JP6274320B2 - 送信回路及び半導体集積回路 - Google Patents

送信回路及び半導体集積回路 Download PDF

Info

Publication number
JP6274320B2
JP6274320B2 JP2016546264A JP2016546264A JP6274320B2 JP 6274320 B2 JP6274320 B2 JP 6274320B2 JP 2016546264 A JP2016546264 A JP 2016546264A JP 2016546264 A JP2016546264 A JP 2016546264A JP 6274320 B2 JP6274320 B2 JP 6274320B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
voltage
resistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016546264A
Other languages
English (en)
Other versions
JPWO2016035192A1 (ja
Inventor
延正 長谷川
延正 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2016035192A1 publication Critical patent/JPWO2016035192A1/ja
Application granted granted Critical
Publication of JP6274320B2 publication Critical patent/JP6274320B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Description

本発明は、送信回路及び半導体集積回路に関する。
差動データ入力端に依存する電流をステアリングするための電流源に結合した複数のスイッチを有する差動ドライバが知られている（特許文献１参照）。第１の差動出力端及び第２の差動出力端は、複数のスイッチのうちの少なくとも２つの間で結合する抵抗によって形成される。第１のソースフォロワ及び第２のソースフォロワは、出力インピーダンスを制御するために、第１の差動出力端及び第２の差動出力端に結合している。
また、定電流で駆動され、差動的な伝送信号入力のビットレートに応じて出力インピーダンスが制御される電流出力バッファ回路を有する半導体集積回路が知られている（特許文献２参照）。電流出力バッファ回路から信号伝送路に出力される信号波形は、伝送信号のビットレートに応じて制御される。
また、バイアス電流に依存して相互コンダクタンスが変化する増幅部を有する増幅回路が知られている（特許文献３参照）。定電圧源は、定電圧を出力する。定電流源は、定電流を出力する。差動対は、定電圧が入力される差動入力を有する一対のトランジスタから成り、一対のトランジスタの一方の出力端から定電流が供給される。一対の入力電流端子は、一対のトランジスタの出力端に接続される。差電流検出手段は、差動対の差出力電流に比例する電圧信号を出力する。第１及び第２の電圧−電流変換手段は、電圧信号を入力信号とし電圧信号に比例する電流を夫々出力する。第１及び第２の電圧−電流変換手段の出力電流は、夫々差動対及び増幅部のバイアス電流を構成する。
特表２００９−５３１９２５号公報 特開２００８−１４７９４０号公報 特開２００１−２５１１４９号公報
送信回路は、出力信号の振幅を大きくしようとすると、出力インピーダンスが小さくなってしまい、インピーダンス整合をとることが困難になってしまう。インピーダンス整合をとるために、出力インピーダンスを所定値（例えば５０Ω）に維持しつつ、送信回路の出力信号の振幅を大きくすることは困難である。
本発明の目的は、出力インピーダンスを所定値に維持しつつ、出力信号の振幅を大きくすることができる送信回路及び半導体集積回路を提供することである。
送信回路は、ドライバ回路と、バイアス回路とを有し、前記ドライバ回路は、出力インピーダンスを調整するための第１のトランジスタと、前記第１のトランジスタに接続され、差動出力のための出力極性を切り替える切り替え回路とを有し、前記バイアス回路は、前記第１のトランジスタに対応する第２のトランジスタを含む第１のレプリカ回路を有し、前記第１のトランジスタの電流及び電圧特性が第１の出力インピーダンス値に対応するようなゲート電圧を生成し、前記ゲート電圧を前記第１のトランジスタのゲートに供給し、前記第１のトランジスタは、出力インピーダンスを調整するための第３のトランジスタと、前記第３のトランジスタにカスコード接続され、ゲートに固定電圧が供給される第４のトランジスタとを含み、前記第２のトランジスタは、前記第３及び第４のトランジスタに対応する第５及び第６のトランジスタを含み、前記バイアス回路は、前記第３及び第４のトランジスタの電流及び電圧特性が前記第１の出力インピーダンス値に対応するようなゲート電圧を生成し、前記ゲート電圧を前記第３のトランジスタのゲートに供給する。
バイアス回路を設けることにより、出力インピーダンスを所定値に維持しつつ、出力信号の振幅を大きくすることができる。
図１は、本実施形態による通信システムの構成例を示す図である。 図２は、送信回路及び受信回路の基本構成例を示す図である。 図３は、図２の送信回路の等価回路図である。 図４は、図８のドライバ回路の構成例を示す等価回路図である。 図５は、ｎチャネル電界効果トランジスタのカスコード接続の電流及び電圧特性を示すグラフである。 図６は、図８のバイアス回路の基本構成例を示す回路図である。 図７は、図８のバイアス回路の構成例を示す回路図である。 図８は、本実施形態による送信回路の構成例を示す図である。 図９は、本実施形態による送信回路の特性を示す図である。
図１は、本実施形態による通信システムの構成例を示す図である。通信システムは、半導体集積回路１０１，１０２及び伝送路１０５，１０６を有する。半導体集積回路１０１及び１０２は、それぞれ、例えば中央処理ユニット（ＣＰＵ）であり、図示しない内部回路に加えて、送信装置１０３及び受信装置１０４を有する。送信装置１０３は、パラレルシリアル変換回路１０７及び送信回路１０８を有する。受信装置１０４は、受信回路１０９及びシリアルパラレル変換回路１１０を有する。半導体集積回路１０１及び１０２は、伝送路１０５及び１０６により接続される。
パラレルシリアル変換回路１０７は、例えば、内部回路から出力された３２ビットのパラレルデータを１ビットのシリアルデータに変換し、送信回路１０８に出力する。半導体集積回路１０１内の送信回路１０８は、シリアルデータを、伝送路１０５を介して、半導体集積回路１０２内の受信回路１０９に送信する。半導体集積回路１０２内の送信回路１０８は、シリアルデータを、伝送路１０６を介して、半導体集積回路１０１内の受信回路１０９に送信する。受信回路１０９は、シリアルデータを受信し、受信したシリアルデータをシリアルパラレル変換回路１１０に出力する。シリアルパラレル変換回路１１０は、１ビットのシリアルデータを例えば３２ビットのパラレルデータに変換して、内部回路に出力する。
伝送路１０５及び１０６は、それぞれ、特性インピーダンスが５０Ωである。伝送路１０５及び１０６が長く、送信する信号の周波数が高い場合、伝送路１０５及び１０６の損失が大きくなるため、送信回路１０８は信号を大振幅で出力することが求められる。また、受信回路１０９の入力終端抵抗と整合を取るため、送信回路１０８の出力インピーダンスを５０Ω（差動出力の場合には１００Ω）にすることが規格として定まっている。
図２は、送信回路１０８及び受信回路１０９の基本構成例を示す図である。まず、送信回路１０８の構成を説明する。ｐチャネル電界効果トランジスタ２０１は、ソースが電源電位ノードに接続され、ゲートが差動入力端子ＩＮ１に接続され、ドレインが抵抗２０５を介して差動出力端子ＯＵＴｐに接続される。ｎチャネル電界効果トランジスタ２０２は、ソースがグランド電位ノードに接続され、ゲートが差動入力端子ＩＮ１に接続され、ドレインが抵抗２０６を介して差動出力端子ＯＵＴｐに接続される。
ｐチャネル電界効果トランジスタ２０３は、ソースが電源電位ノードに接続され、ゲートが差動入力端子ＩＮ２に接続され、ドレインが抵抗２０７を介して差動出力端子ＯＵＴｎに接続される。ｎチャネル電界効果トランジスタ２０４は、ソースがグランド電位ノードに接続され、ゲートが差動入力端子ＩＮ２に接続され、ドレインが抵抗２０８を介して差動出力端子ＯＵＴｎに接続される。
差動入力端子ＩＮ１及びＩＮ２には、パラレルシリアル変換回路１０７（図１）から入力するシリアルデータに基づく差動信号が入力される。差動入力端子ＩＮ１及びＩＮ２には、相互に論理レベルが反転した２値のデジタルデータが入力される。
差動入力端子ＩＮ１がハイレベルであり、差動入力端子ＩＮ２がローレベルである場合、ｎチャネル電界効果トランジスタ２０２及びｐチャネル電界効果トランジスタ２０３がオンし、ｐチャネル電界効果トランジスタ２０１及びｎチャネル電界効果トランジスタ２０４がオフする。これにより、差動出力端子ＯＵＴｐはローレベルになり、差動出力端子ＯＵＴｎはハイレベルになる。
これに対し、差動入力端子ＩＮ１がローレベルであり、差動入力端子ＩＮ２がハイレベルである場合、ｐチャネル電界効果トランジスタ２０１及びｎチャネル電界効果トランジスタ２０４がオンし、ｎチャネル電界効果トランジスタ２０２及びｐチャネル電界効果トランジスタ２０３がオフする。これにより、差動出力端子ＯＵＴｐはハイレベルになり、差動出力端子ＯＵＴｎはローレベルになる。
差動出力端子ＯＵＴｐ及びＯＵＴｎは、相互に論理レベルが反転した２値のデジタルデータの差動信号を出力する。差動出力端子ＯＵＴｐは、伝送路１０５ａを介して、受信回路１０９に接続される。差動出力端子ＯＵＴｎは、伝送路１０５ｂを介して、受信回路１０９に接続される。伝送路１０５ａ及び１０５ｂは、図１の伝送路１０５に対応する。
受信回路１０９は、入力終端抵抗２０９及び２１０の直列接続を有する。入力終端抵抗２０９及び２１０は、それぞれ、５０Ωである。入力終端抵抗２０９及び２１０の直列接続は、１００Ωであり、差動出力端子ＯＵＴｐ及びＯＵＴｎ間に接続される。
図３は、図２の送信回路１０８の等価回路図である。送信回路１０８は、ｐチャネル電界効果トランジスタ２０１，２０３、ｎチャネル電界効果トランジスタ２０２，２０４、及び抵抗２０５〜２０８を有する。入力終端抵抗２０９及び２１０は、受信回路１０９内に設けられ、送信回路１０８の負荷になる。
ｐチャネル電界効果トランジスタ２０１は、ソースが電源電位ノードＶＤＤに接続され、ドレインが抵抗２０５を介して差動出力端子ＯＵＴｐに接続される。ｎチャネル電界効果トランジスタ２０２は、ソースがグランド電位ノードに接続され、ドレインが抵抗２０６を介して差動出力端子ＯＵＴｐに接続される。ｐチャネル電界効果トランジスタ２０３は、ソースが電源電位ノードＶＤＤに接続され、ドレインが抵抗２０７を介して差動出力端子ＯＵＴｎに接続される。ｎチャネル電界効果トランジスタ２０４は、ソースがグランド電位ノードに接続され、ドレインが抵抗２０８を介して差動出力端子ＯＵＴｎに接続される。入力終端抵抗２０９及び２１０の直列接続は、差動出力端子ＯＵＴｐ及びＯＵＴｎ間に接続される。
抵抗２０５〜２０８は、それぞれ、５０Ωである。入力終端抵抗２０９及び２１０も、それぞれ、５０Ωである。そのため、差動出力端子ＯＵＴｐ及びＯＵＴｎから出力される差動出力信号の振幅を大きくすることが困難である。例えば、電源電位ノードＶＤＤは１．２Ｖであり、差動出力端子ＯＵＴｐは０．９Ｖであり、差動出力端子ＯＵＴｎは０．３Ｖである。抵抗２０５〜２０８を小さくすれば、差動出力端子ＯＵＴｐ及びＯＵＴｎから出力される差動出力信号の振幅を大きくすることができるが、送信回路１０８の出力インピーダンスを５０Ω（差動出力の場合には１００Ω）に保つことができない。その結果、インピーダンス整合をとることができなくなってしまう。そこで、出力インピーダンスを所定値に維持しつつ、出力信号の振幅を大きくすることができる送信回路１０８を、図８を参照しながら説明する。
図８は、本実施形態による送信回路１０８の構成例を示す図である。送信回路１０８は、バイアス回路８０１、ドライバ回路８０２、抵抗８０３〜８０５及び容量８０６〜８０８を有する。バイアス回路８０１は、ノードＶｇｐ１ｂ、Ｖｇｎ１ｂ及びＶｇｎ２ｂを有する。ドライバ回路８０２は、ノードＶｇｐ１、Ｖｇｎ１及びＶｇｎ２を有する。
抵抗８０３は、バイアス回路８０１のノードＶｇｐ１ｂ及びドライバ回路８０２のノードＶｇｐ１間に接続される。容量８０６は、電源電位ノードＶＤＤ及びドライバ回路８０２のノードＶｇｐ１間に接続される。抵抗８０４は、バイアス回路８０１のノードＶｇｎ２ｂ及びドライバ回路８０２のノードＶｇｎ２間に接続される。容量８０７は、グランド電位ノード及びドライバ回路８０２のノードＶｇｎ２間に接続される。抵抗８０５は、バイアス回路８０１のノードＶｇｎ１ｂ及びドライバ回路８０２のノードＶｇｎ１間に接続される。容量８０８は、グランド電位ノード及びドライバ回路８０２のノードＶｇｎ１間に接続される。
バイアス回路８０１のノードＶｇｐ１ｂは、ドライバ回路８０２のノードＶｇｐ１に電圧を出力する。バイアス回路８０１のノードＶｇｎ２ｂは、ドライバ回路８０２のノードＶｇｎ２に電圧を出力する。バイアス回路８０１のノードＶｇｎ１ｂは、ドライバ回路８０２のノードＶｇｎ１に電圧を出力する。
図４は、図８のドライバ回路８０２の構成例を示す等価回路図である。図４のドライバ回路８０２は、図３の送信回路に対して、抵抗２０５〜２０８を削除し、ｐチャネル電界効果トランジスタ２１１、ｎチャネル電界効果トランジスタ２１２，２１３及び第２の抵抗２１４を追加したものである。
ドライバ回路８０２は、ｐチャネル電界効果トランジスタ２０１，２０３，２１１、ｎチャネル電界効果トランジスタ２０２，２０４，２１２，２１３、及び第２の抵抗２１４を有する。入力終端抵抗２０９及び２１０は、図２に示すように、受信回路１０９内に設けられ、ドライバ回路８０２の負荷になる。
図４のｐチャネル電界効果トランジスタ２０１，２０３及びｎチャネル電界効果トランジスタ２０２，２０４は、図２のｐチャネル電界効果トランジスタ２０１，２０３及びｎチャネル電界効果トランジスタ２０２，２０４に対応する。図４の入力終端抵抗２０９及び２１０は、図２の入力終端抵抗２０９及び２１０に対応する。
ｐチャネル電界効果トランジスタ２１１は、第７のトランジスタであり、ソースが電源電位ノードＶＤＤに接続され、ゲートがノードＶｇｐ１に接続され、ドレインがノードＶｄｐに接続される。第２の抵抗２１４は、５０Ωであり、電源電位ノードＶＤＤ及びノードＶｄｐ間に接続される。すなわち、第２の抵抗２１４は、ｐチャネル電界効果トランジスタ２１１に並列に接続される。
ｐチャネル電界効果トランジスタ２０１は、ソースがノードＶｄｐに接続され、ドレインが差動出力端子ＯＵＴｐに接続される。ｎチャネル電界効果トランジスタ２０２は、ソースがノードＶｄｎに接続され、ドレインが差動出力端子ＯＵＴｐに接続される。ｐチャネル電界効果トランジスタ２０３は、ソースがノードＶｄｐに接続され、ドレインが差動出力端子ＯＵＴｎに接続される。ｎチャネル電界効果トランジスタ２０４は、ソースがノードＶｄｎに接続され、ドレインが差動出力端子ＯＵＴｎに接続される。入力終端抵抗２０９及び２１０の直列接続は、差動出力端子ＯＵＴｐ及びＯＵＴｎ間に接続される。ｐチャネル電界効果トランジスタ２０１，２０３及びｎチャネル電界効果トランジスタ２０２，２０４は、差動出力のための出力極性を切り替える切り替え回路である。
ｎチャネル電界効果トランジスタ２１２は、第１のトランジスタであり、ドレインがノードＶｄｎに接続され、ゲートがノードＶｇｎ２に接続される。ｎチャネル電界効果トランジスタ２１３は、第２のトランジスタであり、ドレインがｎチャネル電界効果トランジスタ２１２のソースに接続され、ゲートがノードＶｇｎ１に接続され、ソースがグランド電位ノードに接続される。すなわち、ｎチャネル電界効果トランジスタ２１３は、ｎチャネル電界効果トランジスタ２１２にカスコード接続される。
ｎチャネル電界効果トランジスタ２１２及び２１３のカスコード接続の抵抗が５０Ωになるように、ノードＶｇｎ２の電圧が調整される。これにより、ドライバ回路８０２を含む送信回路１０８の出力インピーダンスは５０Ωに調整される。
図５は、ｎチャネル電界効果トランジスタ２１２及び２１３のカスコード接続の電流及び電圧特性を示すグラフである。横軸は、ｎチャネル電界効果トランジスタ２１２のドレイン電圧（ノードＶｄｎの電圧）を示す。縦軸は、ｎチャネル電界効果トランジスタ２１２のドレイン電流を示す。なお、ｎチャネル電界効果トランジスタ２１３のゲートに接続されるノードＶｇｎ１の電圧は固定されている。
特性線５０１は、ｎチャネル電界効果トランジスタ２１２のゲートに接続されるノードＶｇｎ２が０．４Ｖの場合の特性を示す。特性線５０２は、ｎチャネル電界効果トランジスタ２１２のゲートに接続されるノードＶｇｎ２が０．５Ｖの場合の特性を示す。特性線５０３は、ｎチャネル電界効果トランジスタ２１２のゲートに接続されるノードＶｇｎ２が０．５５Ｖの場合の特性を示す。特性線５０４は、ｎチャネル電界効果トランジスタ２１２のゲートに接続されるノードＶｇｎ２が０．６Ｖの場合の特性を示す。特性線５０５は、ｎチャネル電界効果トランジスタ２１２のゲートに接続されるノードＶｇｎ２が０．７Ｖの場合の特性を示す。特性線５０６は、ｎチャネル電界効果トランジスタ２１２のゲートに接続されるノードＶｇｎ２が０．８Ｖの場合の特性を示す。
ｎチャネル電界効果トランジスタ２１２のドレイン電圧（ノードＶｄｎの電圧）を例えば０．２Ｖに定めた場合、ゲート電圧が０．５５Ｖの特性線５０３で電流及び電圧特性の傾きがΔＩ／ΔＶ＝２０ｍＳ（ΔＶ／ΔＩ＝５０Ω）となっている。この時、ｎチャネル電界効果トランジスタ２１２のドレイン電流は、電流Ｉ１である。したがって、ΔＶ／ΔＩ＝５０Ωになるように、バイアス回路８０１（図８）がｎチャネル電界効果トランジスタ２１２のゲートに接続されるノードＶｇｎ２の電圧を調整すればよい。これにより、ｎチャネル電界効果トランジスタ２１２及び２１３のカスコード接続の抵抗は５０Ωになる。
図６は、図８のバイアス回路８０１の基本構成例を示す回路図である。バイアス回路８０１は、第１のレプリカ回路６００及び第２のレプリカ回路６３０を有する。
第１のレプリカ回路６００は、ｎチャネル電界効果トランジスタ６１２及び６１３を有する。第１のレプリカ回路６００は、図４のｎチャネル電界効果トランジスタ２１２及び２１３のカスコード接続のレプリカ回路である。ｎチャネル電界効果トランジスタ６１２は、第３のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１２に対応する。ｎチャネル電界効果トランジスタ６１３は、第４のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１３に対応する。
第２のレプリカ回路６３０は、ｎチャネル電界効果トランジスタ７１２及び７１３を有する。第２のレプリカ回路６３０は、図４のｎチャネル電界効果トランジスタ２１２及び２１３のカスコード接続のレプリカ回路である。ｎチャネル電界効果トランジスタ７１２は、第５のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１２に対応する。ｎチャネル電界効果トランジスタ７１３は、第６のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１３に対応する。
電流源６２１は、電源電位ノードＶＤＤ及びノードＮ１間に接続される。抵抗６２２は、ノードＮ１及びグランド電位ノード間に接続される。第２のオペアンプ６２３は、負入力端子がノードＮ１の基準電圧を入力し、正入力端子がノードＶｄｎの電圧を入力し、出力端子がノードＶｇｐ１ｂにゲート電圧を出力する。
ｐチャネル電界効果トランジスタ６１１は、ソースが電源電位ノードＶＤＤに接続され、ゲートがノードＶｇｐ１ｂに接続され、ドレインがノードＶｄｎに接続される。ｎチャネル電界効果トランジスタ６１２は、ドレインがノードＶｄｎに接続され、ゲートがノードＶｇｎ２ｂに接続される。ｎチャネル電界効果トランジスタ６１３は、ドレインがｎチャネル電界効果トランジスタ６１２のソースに接続され、ゲートがノードＶｇｎ１ｂに接続され、ソースがグランド電位ノードに接続される。ノードＶｇｎ１ｂには、固定の電圧が供給される。ｎチャネル電界効果トランジスタ６１２及び６１３には第１の電流Ｉ１（図５）が流れるように、ノードＶｇｎ２ｂの電圧が調整される。
ｐチャネル電界効果トランジスタ７１１は、ソースが電源電位ノードＶＤＤに接続され、ゲートがノードＶｇｐ１ｂに接続され、ドレインがノードＮ２に接続される。ｎチャネル電界効果トランジスタ７１２は、ドレインがノードＮ２に接続され、ゲートがノードＶｇｎ２ｂに接続される。ｎチャネル電界効果トランジスタ７１３は、ドレインがｎチャネル電界効果トランジスタ７１２のソースに接続され、ゲートがノードＶｇｎ１ｂに接続され、ソースがグランド電位ノードに接続される。
電流源６２４は、電源電位ノードＶＤＤ及びノードＮ２間に接続され、第２の電流ΔＩ（図５）を流す。ｐチャネル電界効果トランジスタ６１１及び７１１には、それぞれ、第１の電流Ｉ１が流れる。ｎチャネル電界効果トランジスタ７１２及び７１３には、第１の電流Ｉ１及び第２の電流ΔＩが加算された電流Ｉ１＋ΔＩが流れる。
第１のオペアンプ６２５は、正入力端子がノードＮ２の電圧を入力し、負入力端子がノードＮ３の電圧を入力し、出力端子がゲート電圧をノードＶｇｎ２ｂに出力する。第３のオペアンプ６２６は、正入力端子がノードＶｄｎに接続され、出力端子及び負入力端子がノードＮ４に接続される。
電流源６２７は、電源電位ノードＶＤＤ及びノードＮ３間に接続され、第２の電流ΔＩを流す。第１の抵抗６２８は、５０Ωであり、ノードＮ３及びＮ４間に接続される。電流源６２９は、ノードＮ４及びグランド電位ノード間に接続され、第２の電流ΔＩを流す。
抵抗６２２には電流源６２１の電流が流れるため、ノードＮ１には基準電圧（例えば０．２Ｖ）が生成される。ノードＶｄｎの電圧は、ｎチャネル電界効果トランジスタ６１２のドレイン電圧である。第２のオペアンプ６２３は、ノードＶｄｎの電圧がノードＮ１の基準電圧と同じになるように、ノードＶｇｐ１ｂの電圧を制御する。これにより、ノードＶｄｎの電圧は、例えば０．２Ｖ（図５）の固定電圧になる。
ｎチャネル電界効果トランジスタ７１２のドレイン電流が第２の電流ΔＩ増加した時のｎチャネル電界効果トランジスタ７１２のドレイン電圧の増加分をΔＶ（図５）とする。その場合、ノードＮ２の電圧は、ノードＶｄｎの電圧に対してΔＶが加算された電圧Ｖｄｎ＋ΔＶである。
また、図５のΔＶ／ΔＩ＝５０Ωを実現するために、電流源６２７及び６２９は、５０Ωの第１の抵抗６２８に第２の電流ΔIを流す。ノードＮ４の電圧は、第３のオペアンプ６２６のボルテージフォロアにより、ノードＶｄｎの電圧と同じ電圧になる。これにより、ノードＮ３の電圧は、ノードＮ４の電圧に対してΔＩ×５０Ωの電圧が加算された電圧Ｖｄｎ＋ΔＩ×５０Ωになる。
第１のオペアンプ６２５は、ノードＮ２の電圧Ｖｄｎ＋ΔＶとノードＮ３の電圧Ｖｄｎ＋ΔＩ×５０Ωが同じになるように、ノードＶｇｎ２ｂの電圧を制御する。これにより、ΔＶ＝ΔＩ×５０Ωになり、ｎチャネル電界効果トランジスタ６１２及び６１３のカスコード接続の抵抗が５０Ωになる。
バイアス回路８０１は、上記のように生成されたノードＶｇｐ１ｂ、Ｖｇｎ１ｂ及びＶｇｎ２ｂの電圧を、ドライバ回路８０２に出力する。ドライバ回路８０２は、図４に示すように、ｐチャネル電界効果トランジスタ２１１のゲートにはノードＶｇｐ１ｂの電圧が印加され、ｎチャネル電界効果トランジスタ２１２のゲートにはノードＶｇｎ２ｂの電圧が印加され、ｎチャネル電界効果トランジスタ２１３のゲートにはノードＶｇｎ１ｂの電圧が印加される。ｐチャネル電界効果トランジスタ２１１は、図６のｐチャネル電界効果トランジスタ６１１に対応する。ｎチャネル電界効果トランジスタ２１２は、図６のｎチャネル電界効果トランジスタ６１２に対応する。ｎチャネル電界効果トランジスタ２１３は、図６のｎチャネル電界効果トランジスタ６１３に対応する。
したがって、ｎチャネル電界効果トランジスタ２１２及び２１３は、図６のｎチャネル電界効果トランジスタ６１２及び６１３と同様に、抵抗が５０Ωになる。すなわち、送信回路１０８の出力インピーダンスが５０Ωになり、インピーダンス整合をとることができる。
また、図４のドライバ回路８０２は、図３の送信回路に対して、抵抗２０５〜２０８が削除されているので、出力信号の振幅を大きくすることができる。図３の送信回路では、電源電位ノードＶＤＤが１．２Ｖの場合、差動出力端子ＯＵＴｐは０．９Ｖであり、差動出力端子ＯＵＴｎは０．３Ｖである。これに対し、図４のドライバ回路８０２では、電源電位ノードＶＤＤが１．２Ｖの場合、差動出力端子ＯＵＴｐは１．０Ｖであり、差動出力端子ＯＵＴｎは０．２Ｖである。したがって、図４のドライバ回路８０２の差動出力端子ＯＵＴｐ及びＯＵＴｎの出力信号の振幅を大きくすることができる。
図４のドライバ回路８０２の等価回路は、受信回路１０９の入力終端抵抗２０９及び２１０に接続されている。また、ドライバ回路８０２は、ノードＶｄｐの電圧の安定化のため、第２の抵抗２１４を有する。そこで、図６のバイアス回路８０１を図４のドライバ回路８０２に対応させるため、図６のバイアス回路８０１に対して、上記の入力終端抵抗２０９，２１０及び第２の抵抗２１４を考慮したバイアス回路８０１を、図７に示す。
図７は、図８のバイアス回路８０１の構成例を示す回路図である。図７のバイアス回路８０１は、図６のバイアス回路８０１に対して、第３の抵抗６１４、第５の抵抗６０９，６１０、第４の抵抗７１４、及び第６の抵抗７０９，７１０を追加したものである。以下、図７のバイアス回路８０１が図６のバイアス回路８０１と異なる点を説明する。
第３の抵抗６１４は、５０Ωであり、電源電位ノードＶＤＤ及びノードＶｄｐ間に接続される。すなわち、第３の抵抗６１４は、ｐチャネル電界効果トランジスタ６１１に並列に接続される。第５の抵抗６０９及び６１０は、それぞれ、５０Ωである。第５の抵抗６０９及び６１０の直列接続は、ノードＶｄｐ及びＶｄｎ間に接続される。
第４の抵抗７１４は、５０Ωであり、電源電位ノードＶＤＤ及びｐチャネル電界効果トランジスタ７１１のドレイン間に接続される。すなわち、第４の抵抗７１４は、ｐチャネル電界効果トランジスタ７１１に並列に接続される。第６の抵抗７０９及び７１０は、それぞれ、５０Ωである。第６の抵抗７０９及び７１０の直列接続は、ｐチャネル電界効果トランジスタ７１１のドレイン及びノードＮ２間に接続される。
第１のレプリカ回路７００は、ｐチャネル電界効果トランジスタ６１１、第３の抵抗６１４、第５の抵抗６０９，６１０、及びｎチャネル電界効果トランジスタ６１２，６１３を有する。第１のレプリカ回路７００は、図４のドライバ回路８０２のレプリカ回路である。
ｐチャネル電界効果トランジスタ６１１は、第８のトランジスタであり、図４のｐチャネル電界効果トランジスタ２１１に対応する。第３の抵抗６１４は、図４の第２の抵抗２１４に対応する。第５の抵抗６０９及び６１０は、図４の入力終端抵抗２０９及び２１０に対応する。ｎチャネル電界効果トランジスタ６１２は、第３のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１２に対応する。ｎチャネル電界効果トランジスタ６１３は、第４のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１３に対応する。
第２のレプリカ回路７２０は、ｐチャネル電界効果トランジスタ７１１、第４の抵抗７１４、第６の抵抗７０９，７１０、及びｎチャネル電界効果トランジスタ７１２，７１３を有する。第２のレプリカ回路７２０は、図４のドライバ回路８０２のレプリカ回路である。
ｐチャネル電界効果トランジスタ７１１は、第９のトランジスタであり、図４のｐチャネル電界効果トランジスタ２１１に対応する。第４の抵抗７１４は、図４の第２の抵抗２１４に対応する。第６の抵抗７０９及び７１０は、図４の入力終端抵抗２０９及び２１０に対応する。ｎチャネル電界効果トランジスタ７１２は、第５のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１２に対応する。ｎチャネル電界効果トランジスタ７１３は、第６のトランジスタであり、図４のｎチャネル電界効果トランジスタ２１３に対応する。
図７の各ノードの電圧は、図６の各ノードの電圧と同じである。ノードＶｄｎは、ノードＮ１の電圧と同じ電圧（例えば０．２Ｖ）に固定される。ｎチャネル電界効果トランジスタ６１２及び６１３には、第１の電流Ｉ１が流れる。ｎチャネル電界効果トランジスタ７１２及び７１３には、電流Ｉ１＋ΔＩが流れる。ノードＮ２の電圧は、電圧Ｖｄｎ＋ΔＶである。ノードＮ４の電圧は、ノードＶｄｎの電圧と同じ電圧である。ノードＮ３の電圧は、電圧Ｖｄｎ＋ΔＩ×５０Ωである。図７のバイアス回路８０１は、図６のバイアス回路８０１と同様の動作を行う。
図７のバイアス回路８０１は、ｎチャネル電界効果トランジスタ２１２及び２１３の電流及び電圧特性（図５）が５０Ωの出力インピーダンスに対応するようなゲート電圧を生成し、ノードＶｇｎ２ｂを介して、そのゲート電圧をｎチャネル電界効果トランジスタ２１２のゲートに供給する。
ｎチャネル電界効果トランジスタ６１２及び６１３には、第１の電流Ｉ１が流れる。ｎチャネル電界効果トランジスタ７１２及び７１３には、第１の電流Ｉ１及び第２の電流ΔＩが加算された電流Ｉ１＋ΔＩが流れる。第１の抵抗６２８には、第２の電流ΔＩが流れる。
第１のオペアンプ６２５は、ｎチャネル電界効果トランジスタ６１２のドレイン電圧（ノードＶｄｎの電圧）に第１の抵抗６２８の電圧ΔＩ×５０Ωを加算した電圧Ｖｄｎ＋ΔＩ×５０Ωと、ｎチャネル電界効果トランジスタ７１２のドレイン電圧Ｖｄｎ＋ΔＶとを入力し、ノードＶｇｎ２ｂを介して、ｎチャネル電界効果トランジスタ２１２，６１２，７１２のゲートに電圧を出力する。
第２のオペアンプ６２３は、ｎチャネル電界効果トランジスタ６１２のドレイン電圧（ノードＶｄｎの電圧）及びノードＮ１の基準電圧を入力し、ノードＶｇｐ１ｂを介して、ｐチャネル電界効果トランジスタ２１１，６１１，７１１のゲートに電圧を出力する。
第１のオペアンプ６２５は、ノードＮ２の電圧Ｖｄｎ＋ΔＶとノードＮ３の電圧Ｖｄｎ＋ΔＩ×５０Ωが同じになるように、ノードＶｇｎ２ｂの電圧を制御する。これにより、ΔＶ＝ΔＩ×５０Ωになり、ｎチャネル電界効果トランジスタ６１２及び６１３は、抵抗が５０Ωになる。
図７のバイアス回路８０１は、上記のように生成されたノードＶｇｐ１ｂ、Ｖｇｎ１ｂ及びＶｇｎ２ｂの電圧を、ドライバ回路８０２に出力する。図４のｐチャネル電界効果トランジスタ２１１は、図７のｐチャネル電界効果トランジスタ６１１に対応する。図４のｎチャネル電界効果トランジスタ２１２は、図７のｎチャネル電界効果トランジスタ６１２に対応する。図４のｎチャネル電界効果トランジスタ２１３は、図７のｎチャネル電界効果トランジスタ６１３に対応する。
したがって、ｎチャネル電界効果トランジスタ２１２及び２１３は、図７のｎチャネル電界効果トランジスタ６１２及び６１３と同様に、抵抗が５０Ωになる。すなわち、送信回路１０８の出力インピーダンスが５０Ωになり、インピーダンス整合をとることができる。
また、図４のドライバ回路８０２は、図３の送信回路に対して、抵抗２０５〜２０８が削除されているので、出力信号の振幅を大きくすることができる。図４のドライバ回路８０２では、電源電位ノードＶＤＤが１．２Ｖの場合、差動出力端子ＯＵＴｐは１．０Ｖであり、差動出力端子ＯＵＴｎは０．２Ｖである。図４のドライバ回路８０２の差動出力端子ＯＵＴｐ及びＯＵＴｎの出力信号の振幅を大きくすることができる。
図９は、本実施形態による送信回路１０８の特性を示す図である。参考値は、図３の送信回路１０８の理想特性を示す。２５℃の代表値、２５℃の最遅値、２５℃の最速値、１１０℃の代表値及び０℃の代表値は、本実施形態による図８の送信回路１０８（図４のドライバ回路８０２及び図７のバイアス回路８０１を含む）の特性のシミュレーション結果を示す。
本実施形態による送信回路１０８の出力インピーダンス（差動）は、ほぼ１００Ωであり、規格範囲内である。したがって、インピーダンス整合をとることができる。
参考値の出力振幅（差動）について説明する。図３の送信回路１０８では、電源電位ノードＶＤＤが１．２Ｖであり、差動出力端子ＯＵＴｐがハイレベルの場合、差動出力端子ＯＵＴｐが０．９Ｖであり、差動出力端子ＯＵＴｎが０．３Ｖである。その場合、ＯＵＴｐ−ＯＵＴｎ＝０．９Ｖ−０．３Ｖ＝＋０．６Ｖである。これに対し、電源電位ノードＶＤＤが１．２Ｖであり、差動出力端子ＯＵＴｐがローレベルの場合、差動出力端子ＯＵＴｐが０．３Ｖであり、差動出力端子ＯＵＴｎが０．９Ｖである。その場合、ＯＵＴｐ−ＯＵＴｎ＝０．３Ｖ−０．９Ｖ＝−０．６Ｖである。したがって、差動出力端子ＯＵＴｐがハイレベルの場合とローレベルの場合の差分である振幅は、＋０．６Ｖ−（−０．６Ｖ）＝１．２Ｖである。
次に、本実施形態の出力振幅（差動）について説明する。図４のドライバ回路８０２では、電源電位ノードＶＤＤが１．２Ｖであり、差動出力端子ＯＵＴｐがハイレベルの場合、差動出力端子ＯＵＴｐが１．０Ｖであり、差動出力端子ＯＵＴｎが０．２Ｖである。その場合、ＯＵＴｐ−ＯＵＴｎ＝１．０Ｖ−０．２Ｖ＝＋０．８Ｖである。これに対し、電源電位ノードＶＤＤが１．２Ｖであり、差動出力端子ＯＵＴｐがローレベルの場合、差動出力端子ＯＵＴｐが０．２Ｖであり、差動出力端子ＯＵＴｎが１．０Ｖである。その場合、ＯＵＴｐ−ＯＵＴｎ＝０．２Ｖ−１．０Ｖ＝−０．８Ｖである。したがって、差動出力端子ＯＵＴｐがハイレベルの場合とローレベルの場合の差分である振幅は、＋０．８Ｖ−（−０．８Ｖ）＝１．６Ｖである。本実施形態の出力振幅（差動）のシミュレーション結果は、ほぼ１．６Ｖであり、参考値（１．２Ｖ）に比べ、大きくなっている。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
バイアス回路を設けることにより、出力インピーダンスを所定値に維持しつつ、出力信号の振幅を大きくすることができる。

Claims (10)

  1. ドライバ回路と、
    バイアス回路とを有し、
    前記ドライバ回路は、
    出力インピーダンスを調整するための第１のトランジスタと、
    前記第１のトランジスタに接続され、差動出力のための出力極性を切り替える切り替え回路とを有し、
    前記バイアス回路は、
    前記第１のトランジスタに対応する第２のトランジスタを含む第１のレプリカ回路を有し、
    前記第１のトランジスタの電流及び電圧特性が第１の出力インピーダンス値に対応するようなゲート電圧を生成し、前記ゲート電圧を前記第１のトランジスタのゲートに供給し、
    前記第１のトランジスタは、
    出力インピーダンスを調整するための第３のトランジスタと、
    前記第３のトランジスタにカスコード接続され、ゲートに固定電圧が供給される第４のトランジスタとを含み、
    前記第２のトランジスタは、
    前記第３及び第４のトランジスタに対応する第５及び第６のトランジスタを含み、
    前記バイアス回路は、
    前記第３及び第４のトランジスタの電流及び電圧特性が前記第１の出力インピーダンス値に対応するようなゲート電圧を生成し、前記ゲート電圧を前記第３のトランジスタのゲートに供給することを特徴とする送信回路。
  2. 前記バイアス回路は、
    前記第３及び第４のトランジスタに対応する第７及び第８のトランジスタを含む第２のレプリカ回路を有し、
    前記第５のトランジスタには第１の電流が流れ、
    前記第１の電流及び第２の電流が加算された電流が前記第７のトランジスタに流れ、
    前記バイアス回路は、
    前記第２の電流が流れる第１の抵抗と、
    前記第５のトランジスタのドレイン電圧に前記第１の抵抗の電圧を加算した電圧と、前記第７のトランジスタのドレイン電圧とを入力し、前記第３、第５及び第７のトランジスタのゲートに電圧を出力する第１のオペアンプを有することを特徴とする請求項１記載の送信回路。
  3. 前記第３及び第４のトランジスタのカスコード接続は、前記切り替え回路及びグランド電位ノード間に接続され、
    前記ドライバ回路は、
    前記切り替え回路及び電源電位ノード間に接続される第９のトランジスタと、
    前記第９のトランジスタに並列に接続される第２の抵抗とを有することを特徴とする請求項１記載の送信回路。
  4. 前記第１のレプリカ回路は、
    前記第９のトランジスタに対応する第１０のトランジスタと、
    前記第２の抵抗に対応する第３の抵抗とを有し、
    前記ドライバ回路は、前記第５のトランジスタのドレイン電圧及び基準電圧を入力し、前記第９及び第１０のトランジスタのゲートに電圧を出力する第２のオペアンプを有することを特徴とする請求項３記載の送信回路。
  5. 前記第３及び第４のトランジスタのカスコード接続は、前記切り替え回路及びグランド電位ノード間に接続され、
    前記ドライバ回路は、
    前記切り替え回路及び電源電位ノード間に接続される第９のトランジスタと、
    前記第９のトランジスタに並列に接続される第２の抵抗とを有し、
    前記第１のレプリカ回路は、
    前記第９のトランジスタに対応する第１０のトランジスタと、
    前記第２の抵抗に対応する第３の抵抗とを有し、
    前記第２のレプリカ回路は、
    前記第９のトランジスタに対応する第１１のトランジスタと、
    前記第２の抵抗に対応する第４の抵抗とを有し、
    前記ドライバ回路は、前記第５のトランジスタのドレイン電圧及び基準電圧を入力し、前記第９、第１０及び第１１のトランジスタのゲートに電圧を出力する第２のオペアンプを有することを特徴とする請求項２記載の送信回路。
  6. 前記第１のレプリカ回路は、前記第５及び第１０のトランジスタ間に接続され、受信回路の入力終端抵抗に対応する第５の抵抗を有することを特徴とする請求項４記載の送信回路。
  7. 前記第１のレプリカ回路は、前記第５及び第１０のトランジスタ間に接続され、受信回路の入力終端抵抗に対応する第５の抵抗を有し、
    前記第２のレプリカ回路は、前記第７及び第１１のトランジスタ間に接続され、受信回路の入力終端抵抗に対応する第６の抵抗を有することを特徴とする請求項５記載の送信回路。
  8. 内部回路と、
    前記内部回路からデータを受けとる送信回路を有し、
    前記送信回路は、
    ドライバ回路と、
    バイアス回路とを有し、
    前記ドライバ回路は、
    出力インピーダンスを調整するための第１のトランジスタと、
    前記第１のトランジスタに接続され、差動出力のための出力極性を切り替える切り替え回路とを有し、
    前記バイアス回路は、
    前記第１のトランジスタに対応する第２のトランジスタを含む第１のレプリカ回路を有し、
    前記第１のトランジスタの電流及び電圧特性が第１の出力インピーダンス値に対応するようなゲート電圧を生成し、前記ゲート電圧を前記第１のトランジスタのゲートに供給し、
    前記第１のトランジスタは、
    出力インピーダンスを調整するための第３のトランジスタと、
    前記第３のトランジスタにカスコード接続され、ゲートに固定電圧が供給される第４のトランジスタとを含み、
    前記第２のトランジスタは、
    前記第３及び第４のトランジスタに対応する第５及び第６のトランジスタを含み、
    前記バイアス回路は、
    前記第３及び第４のトランジスタの電流及び電圧特性が前記第１の出力インピーダンス値に対応するようなゲート電圧を生成し、前記ゲート電圧を前記第３のトランジスタのゲートに供給することを特徴とする半導体集積回路。
  9. ドライバ回路と、
    バイアス回路とを有し、
    前記ドライバ回路は、
    出力インピーダンスを調整するための第１のトランジスタと、
    前記第１のトランジスタに接続され、差動出力のための出力極性を切り替える切り替え回路とを有し、
    前記バイアス回路は、
    前記第１のトランジスタに対応する第２のトランジスタを含む第１のレプリカ回路と、
    前記第１のトランジスタに対応する第３のトランジスタを含む第２のレプリカ回路とを有し、
    前記第２のトランジスタには第１の電流が流れ、
    前記第１の電流及び第２の電流が加算された電流が前記第３のトランジスタに流れ、
    前記バイアス回路は、
    前記第２の電流が流れる第１の抵抗と、
    前記第２のトランジスタのドレイン電圧に前記第１の抵抗の電圧を加算した電圧と、前記第３のトランジスタのドレイン電圧とを入力し、前記第１、第２及び第３のトランジスタのゲートに電圧を出力する第１のオペアンプとを有することを特徴とする送信回路。
  10. 内部回路と、
    前記内部回路からデータを受けとる送信回路を有し、
    前記送信回路は、
    ドライバ回路と、
    バイアス回路とを有し、
    前記ドライバ回路は、
    出力インピーダンスを調整するための第１のトランジスタと、
    前記第１のトランジスタに接続され、差動出力のための出力極性を切り替える切り替え回路とを有し、
    前記バイアス回路は、
    前記第１のトランジスタに対応する第２のトランジスタを含む第１のレプリカ回路と、
    前記第１のトランジスタに対応する第３のトランジスタを含む第２のレプリカ回路とを有し、
    前記第２のトランジスタには第１の電流が流れ、
    前記第１の電流及び第２の電流が加算された電流が前記第３のトランジスタに流れ、
    前記バイアス回路は、
    前記第２の電流が流れる第１の抵抗と、
    前記第２のトランジスタのドレイン電圧に前記第１の抵抗の電圧を加算した電圧と、前記第３のトランジスタのドレイン電圧とを入力し、前記第１、第２及び第３のトランジスタのゲートに電圧を出力する第１のオペアンプとを有することを特徴とする半導体集積回路。
JP2016546264A 2014-09-04 2014-09-04 送信回路及び半導体集積回路 Active JP6274320B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/073367 WO2016035192A1 (ja) 2014-09-04 2014-09-04 送信回路及び半導体集積回路

Publications (2)

Publication Number Publication Date
JPWO2016035192A1 JPWO2016035192A1 (ja) 2017-04-27
JP6274320B2 true JP6274320B2 (ja) 2018-02-07

Family

ID=55439291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016546264A Active JP6274320B2 (ja) 2014-09-04 2014-09-04 送信回路及び半導体集積回路

Country Status (3)

Country Link
US (1) US9628076B2 (ja)
JP (1) JP6274320B2 (ja)
WO (1) WO2016035192A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016035192A1 (ja) * 2014-09-04 2016-03-10 株式会社ソシオネクスト 送信回路及び半導体集積回路
US9837965B1 (en) 2016-09-16 2017-12-05 Peregrine Semiconductor Corporation Standby voltage condition for fast RF amplifier bias recovery
US9843293B1 (en) 2016-09-16 2017-12-12 Peregrine Semiconductor Corporation Gate drivers for stacked transistor amplifiers
US10250199B2 (en) 2016-09-16 2019-04-02 Psemi Corporation Cascode amplifier bias circuits
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10892923B2 (en) 2018-02-08 2021-01-12 Socionext Inc. Signal output circuit, transmission circuit and integrated circuit

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111431A (en) * 1998-05-14 2000-08-29 National Semiconductor Corporation LVDS driver for backplane applications
JP4033275B2 (ja) * 1998-10-23 2008-01-16 株式会社ルネサステクノロジ 半導体集積回路装置
US6826390B1 (en) * 1999-07-14 2004-11-30 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
JP3849839B2 (ja) 2000-03-08 2006-11-22 横河電機株式会社 増幅回路
JP4676646B2 (ja) * 2001-05-11 2011-04-27 ルネサスエレクトロニクス株式会社 インピーダンス調整回路および半導体装置
US7133485B1 (en) * 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
EP1465343A1 (en) * 2001-12-07 2004-10-06 Thine Electronics, Inc. Semiconductor integrated circuit
JP2005064455A (ja) * 2003-07-30 2005-03-10 Matsushita Electric Ind Co Ltd 半導体集積回路及び信号送受信システム
CN101411149A (zh) 2006-03-27 2009-04-15 Nxp股份有限公司 具有匹配输出阻抗的低电压和低功耗差分驱动器
JP4836125B2 (ja) * 2006-04-20 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US7576567B2 (en) * 2006-05-31 2009-08-18 Fujitsu Limited Low-voltage differential signal driver for high-speed digital transmission
JP2008147940A (ja) 2006-12-08 2008-06-26 Toshiba Corp 半導体集積回路
JP5000292B2 (ja) * 2006-12-28 2012-08-15 株式会社リコー シリアル伝送出力装置
JP2008182418A (ja) * 2007-01-24 2008-08-07 Sharp Corp 半導体集積回路
US7911244B2 (en) * 2007-11-30 2011-03-22 Sony Corporation Differential drive circuit and communication device
US7924096B2 (en) * 2009-03-06 2011-04-12 Analog Devices, Inc. Input buffer with impedance cancellation
US7898295B1 (en) * 2009-03-19 2011-03-01 Pmc-Sierra, Inc. Hot-pluggable differential signaling driver
US8866500B2 (en) * 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
WO2011020085A1 (en) * 2009-08-14 2011-02-17 That Corporation Dynamic switch driver for low-distortion programmable-gain amplifier
JP2011124647A (ja) * 2009-12-08 2011-06-23 Panasonic Corp 可変利得増幅器
US8823267B2 (en) * 2011-06-10 2014-09-02 Cypress Semiconductor Corporation Bandgap ready circuit
US8421536B2 (en) * 2011-09-21 2013-04-16 Analog Devices, Inc. Apparatus and methods for electronic amplification
US8611437B2 (en) * 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
US8823457B1 (en) * 2012-12-17 2014-09-02 Google Inc. Short circuit current protection in an amplifier
WO2016035192A1 (ja) * 2014-09-04 2016-03-10 株式会社ソシオネクスト 送信回路及び半導体集積回路

Also Published As

Publication number Publication date
WO2016035192A1 (ja) 2016-03-10
US9628076B2 (en) 2017-04-18
JPWO2016035192A1 (ja) 2017-04-27
US20160241235A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP6274320B2 (ja) 送信回路及び半導体集積回路
KR100885141B1 (ko) 출력 회로를 구비하는 반도체 집적 회로
US8581628B2 (en) Low voltage transmitter with high output voltage
US20100231266A1 (en) Low voltage and low power differential driver with matching output impedances
KR101759340B1 (ko) 스큐 정정을 갖는 serdes 전압-모드 드라이버
JP4235433B2 (ja) 受信回路及びそれを備えた差動回路
JP5581913B2 (ja) ドライバアンプ回路および通信システム
JP2017511061A (ja) コモンレベルシフティングためのシステム及び方法
KR20110114470A (ko) 반도체 장치
AU2014202097B2 (en) Mismatched differential circuit
US7551006B2 (en) Low voltage differential signalling driver
US9484912B2 (en) Resistance element generator and output driver using the same
CN104716948A (zh) 高速串行数据发送端tmds信号驱动器电路
CN106873693A (zh) 电压‑电流转换器和射频收发器
US8988106B2 (en) Voltage mode driver with current booster (VMDCB)
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
JP2005223872A (ja) 差動駆動回路およびそれを内蔵する電子機器
US9559697B2 (en) Transmitter circuit and semiconductor integrated circuit
JP6314725B2 (ja) 受信回路
JP2015091092A (ja) ドライバ回路および半導体集積回路装置
JP6359928B2 (ja) ドライバ回路
US7514969B2 (en) Driver circuit and method of controlling the same
US9998120B1 (en) Circuit for and method of shifting a high range input common mode voltage
US11031916B2 (en) Circuit with wide range input common mode voltage operation
US20150008969A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171225

R150 Certificate of patent or registration of utility model

Ref document number: 6274320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150