JP3849839B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP3849839B2 JP3849839B2 JP2000063265A JP2000063265A JP3849839B2 JP 3849839 B2 JP3849839 B2 JP 3849839B2 JP 2000063265 A JP2000063265 A JP 2000063265A JP 2000063265 A JP2000063265 A JP 2000063265A JP 3849839 B2 JP3849839 B2 JP 3849839B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential
- pair
- amplifier circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、入力電圧を増幅して出力する増幅回路に関し、特に増幅回路におけるバイアス電流回路の改良に関する。
【0002】
【従来の技術】
一般に差動増幅器では、差動対(差動ペア)を構成する一対のトランジスタに対して、定電流源(基準電流源)から一定のバイアス電流を供給し、入力差動電圧を増幅して差出力電圧又は差出力電流に変換している。
【0003】
図11に従来の差動増幅回路を示す。差動増幅回路100Aは、入力差動電圧がゲートに印加される一対のトランジスタQ1、Q2から成る差動対と、差動対にそのバイアス電流を供給する定電流源5とから構成される。差動増幅回路100Aは、正入力端子及び負入力端子から入力する差動入力信号を差動対によって増幅し、差動対から取り出した出力差動電流を、一対の電流端子を有する負荷7に与えている。
【0004】
上記差動増幅回路では、入力差動電圧がゼロの場合には、差動対の出力電流IP、INは、
IP=IN=ISS/2 (1)
である。入力差動電圧がゼロからVdに変化する場合には、各トランジスタ(増幅素子)Q1、Q2のゲートに印加される電圧はそれぞれVd/2ずつ上昇又は下降する。
【0005】
つまり、トランジスタQ1のゲートに現れる電圧変化をΔVgs1、トランジスタQ2のゲートに現れる電圧変化をΔVgs2とすれば
ΔVgs1=+Vd/2、ΔVgs2=−Vd/2 (2)
となる。
【0006】
従って各増幅素子Q1、Q2の相互コンダクタンスをgmとすれば、出力電流IP、INの変化ΔIP、ΔINは
ΔIP=gmΔVgs1=(1/2)×gmVd (3)
ΔIN=gmΔVgs2=−(1/2)×gmVd (4)
となる。従って差出力電流Idは
【0007】
以上から、差動増幅回路100Aの相互コンダクタンスGMは
GM=Id/Vd=gm
であり、各増幅素子を成すトランジスタQ1、Q2単体の相互コンダクタンスgmと等しくなる。
【0008】
【発明が解決しようとする課題】
上記従来の差動増幅回路では、バイアス電流Issが一定であるために、各増幅素子を成すトランジスタQ1、Q2の相互コンダクタンスgmが温度によって変化するという問題があった。また、増幅素子Q1、Q2を製造するプロセス条件のばらつきにより、同じバイアス電流Issを与えても、得られる相互コンダクタンスgmの値がばらつくという問題もあった。これらの問題により、差動増幅回路では、相互コンダクタンスGMがばらつき、或いは、温度によって大きく変動するという問題を生じていた。
【0009】
上記問題は、差動増幅回路に限らず、例えば図12に示す、いわゆる電圧フォロワと呼ばれる出力バッファ回路でも存在する。電圧フォロワは、入力電圧とほぼ等しい出力電圧を出力する増幅回路であり、高い入力インピダンスを低い出力インピダンスに変換する。この出力バッファ回路でも、増幅素子Q3を製造するプロセス条件のばらつきにより、出力抵抗がばらつき、或いは、温度によって変動するという問題があった。
【0010】
上記に鑑み、本発明は、増幅回路におけるバイアス電流の供給手段を改良し、もって製造するプロセス条件のばらつき増幅率や出力抵抗のばらつき及び変動を抑制することを可能にした増幅回路を提供すること目的とする。
【0011】
【課題を解決するための手段】
上記課題を達成するために、本発明の増幅回路はバイアス電流に依存して相互コンダクタンスが変化する増幅部を備える増幅回路において、
定電圧を出力する定電圧源と、
定電流を出力する定電流源と、前記定電圧が入力される差動入力を有する一対のトランジスタから成り、該一対のトランジスタの一方の出力端に前記定電流が供給される差動対と、
前記一対のトランジスタの出力端に接続される一対の入力電流端子を有し、前記差動対の差出力電流に比例する電圧信号を出力する差電流検出手段と、
前記電圧信号を入力信号とし該電圧信号に比例する電流を夫々出力する第1及び第2の電圧−電流変換手段とを備え、
前記第1及び第2の電圧−電流変換手段の出力電流が夫々前記差動対及び増幅部のバイアス電流を構成することを特徴とする。
【0012】
本発明の増幅回路によると、増幅部の相互コンダクタンスが定電流と定電圧の比率によって一義的に定まるので、周囲温度や製造時のプロセス条件に依存しない増幅率や出力抵抗値が得られ、安定な特性を有する増幅回路が得られる。
【0013】
ここで、本発明の増幅回路における増幅部の構成に特別の制限はなく、例えば差動増幅器や電圧フォロワを始めとする、バイアス電流に依存して相互コンダクタンスが変化する増幅器が採用される。
【0014】
本発明の好ましい増幅回路では、前記定電圧源が、定電流源と、該定電流源から定電流が供給される抵抗体とを有し、該抵抗体の両端から前記定電圧が出力される。この場合、定電流源としては、前述の定電流源又は別の定電流源が採用できる。
【0015】
前記差電流検出手段を、カレントミラー回路、又は、カレントミラー回路とカスコード回路とから構成することが出来る。或いは、差電流検出手段を、一対の負荷抵抗と、各負荷抵抗の接続端に入力が接続された演算増幅器とから構成することも出来る。
【0016】
【発明の実施の形態】
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図1は、本発明の一実施形態例に係る増幅回路を成す差動増幅回路の回路図である。差動増幅回路は、基準電圧/電流発生回路200、基準電圧増幅部400、及び、差電流検出部300から成るバイアス電流制御回路と、バイアス電流制御回路の出力でバイアス電流が制御される差動増幅部100とを備える。本差動増幅回路は、差動増幅部100に入力される差動入力信号を増幅し、増幅された差出力電流IP、INを、差動増幅部100に接続された負荷7に与える。
【0017】
基準電圧/電流発生回路200は、基準電圧(定電圧)VREFを発生する基準電圧部E1、及び、基準電流(定電流)IREFを発生する基準電流部J1を有する。基準電圧増幅部400は、第1の差動対を構成する一対のトランジスタQ11、Q12、及び、この差動対のためのバイアス電流を発生する第1の電圧−電流変換回路VI2から構成される。各トランジスタQ11、Q12のゲート間には、基準電圧部E1が接続され、共通に接続されたソースは、第1の電圧−電流変換回路VI2を介して接地側に接続される。各トランジスタQ11、Q12の出力端を成すドレインは、差電流検出部300の一対の電流端子を経て電源ラインに接続される。差電流検出部300は、カレントミラー回路として構成されており、その出力側の出力電位が、第1の電圧−電流変換回路VI2の入力電圧として供給される。基準電流部J1の出力は、トランジスタQ11のドレインに接続され、トランジスタQ11に基準電流IREFを供給する。
【0018】
差動増幅部100は、差動入力信号が入力される一対のトランジスタQ1、Q2から成る第2の差動対と、第2の差動対にバイアス電流を供給する第2の電圧−電流変換回路VI1とを有する。第2の電圧−電流変換回路VI1の入力には、差電流検出部300のカレントミラー回路の出力側の出力電位が入力される。
【0019】
上記構成により、第1の差動対を成すトランジスタQ11、Q12は、基準電圧E1を増幅し、差出力電流IPR、INRに変換して出力する機能を有する。つまり、正基準電圧端子11と負基準電圧端子12の電位差VREFを増幅し、出力電流IPR、INRを出力する。差電流検出手段300は、一対の入力端子に入力する入力電流I1とI2の差I1−I2を増幅して電圧信号として出力する機能を有し、この電圧信号は、第1及び第2の電圧−電流変換回路VI2、VI1の入力電圧端子に入力されており、VI1、VI2の出力電流の比を一定に保つ。つまり、VI1の出力が増加すればVI2の出力も増加し、VI1の出力が減少すればVI2の出力も減少する。
【0020】
上記差動増幅回路では、差電流検出手段300の入力電流I1、I2は次式で表すことができる。
I1=IPR+IREF (7)
I2=INR (8)
ここで、IPR及びINRは、トランジスタQ1、Q2を流れる電流である。従って、次式
I1−I2=IPR−INR+IREF (9)
が成立する。
【0021】
一方、第1の差動対Q11、Q12の相互コンダクタンスをGMRとすれば、その出力電流IPRとINRの関係は、通常の差動増幅器の電流と同様に計算でき、
IPR−INR=GMR×VREF (10)
これを(9)式に代入すると、
I1−I2=GMR×VREF−IREF (11)
となる。いま、差電流検出手段300の増幅率、すなわち伝達インピーダンスが非常に大きいと仮定すれば、その出力は第1電圧−電流変換器VI2を介して差動対Q11、Q12の相互コンダクタンスを加減することになり、フィードバック動作をする。この結果、I1とI2の差がほぼゼロになるように作用する。
【0022】
従って、
I1−I2=GMR×VREF−IREF≒0 (12)
から、
GMR=IREF/VREF (13)
が得られる。
【0023】
上式(13)は、差動対Q11、Q12の相互コンダクタンスGMRが、周囲温度や製造プロセスの条件に依存することなく、基準電圧VREFと基準電流IREFの比のみによって一定値に決まることを意味している。
【0024】
いま、第1及び第2の電圧−電流変換器VI2、VI1における電圧−電流変換のゲインが等しく、且つ、増幅素子Q1、Q2、Q11、Q12に同構造のトランジスタを使用したとすれば、差動増幅部100の相互コンダクタンスGMと、基準電圧増幅部400の差動対Q11、Q12の相互コンダクタンスGMRとは等しい。つまり、
GM=GMR (14)
これに、式(13)を代入すれば
GM≒IREF/VREF (15)
【0025】
以上から、図1の差動増幅部100の相互コンダクタンスGMは、周囲温度や製造時のプロセス条件のばらつきの影響を受けることなく、基準電圧VREFと基準電流IREFの比のみによって決まる一定値であることが理解できる。
【0026】
なお、上記実施形態例では、説明の便宜上、増幅素子Q1、Q2、Q11、Q12に同構造のトランジスタを採用する旨を想定したが、必ずしもその必要はなく、また第1及び第2の電圧−電流変換器VI2、VI1も、必ずしも同じ変換ゲインを有する必要もない。例えば、増幅素子Q1、Q2のトランジスタサイズが、増幅素子Q11、Q12のトランジスタサイズに比してk倍の大きさであれば、VI1の変換ゲインをVI2の変換ゲインのk倍に設定しておけば
GM=k×IREF/VREF
の特性が得られる。定数kの値が周囲温度や製造時のプロセス条件に依存しないように半導体装置を作成することは容易である。また、増幅素子の種類によっては、必ずしもトランジスタQ1、Q2のサイズとトランジスタQ11、Q12のサイズの比と、VI1とVI2の各変換ゲインの比とを同じにする必要はない。
【0027】
増幅素子Q1、Q2,Q11、Q12には、例えば、MOSFET、接合形FET、バイポーラトランジスタなどが採用される。また、本発明は、差動増幅回路に限らず、バイアス電流によって相互コンダクタンスが変化する増幅素子を有する増幅回路ならば、どのような型式の増幅回路にも適用可能である。
【0028】
図2は、上記第1の実施形態例に係る増幅回路の変形例の増幅回路を示す。本増幅回路は、基準電圧源E1に代えて、基準電流源J2と基準電流源J2から基準電流が供給される基準抵抗R1とを採用し、基準抵抗R1の電圧降下をVREFとして用いている。
【0029】
ここで、定電流源J1とJ2の値が等しく、これらをIREFとすると、差動増幅部100の相互コンダクタンスGMは
GM≒IREF/VREF=IREF/(R1×IREF)=1/R1 (16)
となり、相互コンダクタンスGMは、IREFに依存せず、抵抗R1の値によって決まることになる。つまり、J1とJ2のマッチングさえとれれば、仮にIREFが変動しても、差動増幅部100の相互コンダクタンスは抵抗R1の逆数と等しく、一定値を保つ。
【0030】
図3は、図2に示した増幅回路の変形例の増幅回路を示す。本増幅回路では、基準電流源J1を削除し、負基準電圧端子12と基準電流端子13とを短絡用配線S1で短絡してある。この結果、R1に流れる電流IREFがそのまま基準電流として利用できる。本増幅回路は、図2の増幅回路と同様に動作するが、図2の増幅回路の利点に加えて、基準電流源J1とJ2のマッチングの影響を受けないという利点を有する。
【0031】
図4及び図5に示した増幅回路は、差電流検出手段300の構成が異なる点を除けば図1の差動増幅回路と同様な構成を有する。図1の増幅回路では、差電流検出回路300にカレントミラー回路を使用していたが、図4の増幅回路では、これに一対の負荷抵抗から成るカスコード回路を付加し、差動対Q11、Q12の動作電位を安定化している。また、図5の増幅回路では、カレントミラー回路に代えて、差動対の負荷を成す2本の抵抗R11、R12と、それらの電圧降下の差を増幅する演算増幅器A1とを使用している。
【0032】
図6は、本発明の第2の実施形態例に係る増幅回路を示す。本実施形態例の増幅回路は、図1の差動増幅回路における差動増幅部100に代えて、電圧フォロワを成す出力バッファ回路500を有し、入力電圧信号を同じ電圧値の出力電圧信号として出力する。その他の構成は図1の構成と同様である。
【0033】
本実施形態例では、第1の実施形態例と同様に、差電流検出回路300の増幅率、すなわち伝達インピーダンスが非常に大きいと仮定すれば、その出力が第1の電圧−電流変換器VI2を介して差動対Q11、Q12の相互コンダクタンスを加減することで、フィードバック作動をする。この結果、I1とI2の差がほぼゼロになるように作用する。したがって差動対Q11、Q12の相互コンダクタンスGMRが、温度や製造時のプロセス条件に依存することなく、基準電圧VREFと基準電流IREFの比のみによって決まる一定値をとるように制御される。
【0034】
いま、第2及び第1の電圧−電流変換器VI1とVI2の各電変換ゲインの比率が1:2で、且つ、増幅素子Q1、Q11、Q12に同構造のトランジスタを採用したとする。差動対の相互コンダクタンスGMRは、トランジスタQ11、Q12単体の相互コンダクタンスgmに等しく、gmは増幅素子Q1の相互コンダクタンスGMと等しいので、結果としてGMとGMRは等しくなる。つまり、
GM=gm=GMR
である。これに、式(13)を代入すると、
GM≒IREF/VREF
となり、出力バッファ回路の出力抵抗Roは
Ro=1/GM=VREF/IREF
となる。
【0035】
以上から、図6の構成の出力バッファ回路500の出力抵抗Roは、温度や製造プロセス条件のばらつきの影響を受けることなく、基準電圧VREFと基準電流IREFの比のみによって決まる一定値をとることが理解できる。なお、説明の便宜上で、増幅素子Q1、Q11、Q12に同構造のトランジスタを想定したが、必ずしもその必要はなく、また電圧−電流変換器VI1とVI2の各変換ゲインの比が1:2である必要もない。例えば、増幅素子Q1のトランジスタサイズが増幅素子Q11、Q12のトランジスタサイズのk倍の大きさであれば、VI1の変換ゲインをVI2の変換ゲインのk/2倍にしておけば、
Ro=k×(VREF/IREF)
なる特性が得られる。
【0036】
定数kの値は、周囲温度や製造時のプロセス条件に依存しない一定値となるように作成可能である。なお、増幅素子の種類によっては、必ずしも増幅素子Q1のトランジスタサイズと増幅素子Q11、Q12のトランジスタサイズの比と、VI1とVI2の各変換ゲインの比とを同じ値にする必要はない。
【0037】
増幅素子Q1、Q11、Q12としては、第1の実施形態例と同様に、MOSFET、接合形FET、バイポーラトランジスタなどが採用でき、何れの導電型のトランジスタでもよい。また、本発明は、バイアス電流によって相互コンダクタンスが変化する増幅素子(増幅部)を有する増幅回路ならば何れの増幅回路にも適用可能である。
【0038】
図7及び8に示した増幅回路は、図6の増幅回路の変形例であり、図6の増幅回路に対して夫々、図2及び3と同様な変形を施している。つまり、図7の増幅回路では、基準電圧源E1に代えて、基準電流源J2とその基準電流源J2から基準電流が供給される基準抵抗R1とを採用し、基準抵抗R1の電圧降下を基準電圧VREFとして用いている。図7において、定電流源J1とJ2の値が等しく、これをIREFとすると、出力バッファ回路の出力抵抗Roは
Ro=VREF/IREF=R1
となり、出力抵抗Roは、IREFにもよらず、抵抗R1の値のみによって決まる。ここで、J1、J2のマッチングを十分良くできれば、仮にIREFが変動したとしても、出力抵抗Roは、抵抗R1と等しく一定値を保つ。このような例を図8に示している。
【0039】
図9及び図10に示した増幅回路は、図6の増幅回路の変形例であり、図6から夫々、図4及び図5と同様な変形を施している。図9及び図10に示した増幅回路は夫々、図4及び図5の増幅回路と同様な利点を有する。
【0040】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の増幅回路は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【0041】
【発明の効果】
以上、詳細に説明したとおり、本発明に係る増幅回路は、周囲温度の変化や製造時のプロセス条件のばらつきに依存しない一定の相互コンダクタンスを有するため、安定な増幅率や出力抵抗が容易に得られる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態例に係る増幅回路の回路図。
【図2】図1の増幅回路の変形例の増幅回路の回路図。
【図3】図1の増幅回路の別の変形例の増幅回路の回路図。
【図4】図1の増幅回路の更に別の変形例の増幅回路の回路図。
【図5】図1の増幅回路の更に別の変形例の増幅回路の回路図。
【図6】本発明の第2の実施形態例に係る増幅回路の回路図。
【図7】図6の増幅回路の変形例の増幅回路の回路図。
【図8】図6の増幅回路の別の変形例の増幅回路の回路図。
【図9】図6の増幅回路の更に別の変形例の増幅回路の回路図。
【図10】図6の増幅回路の更に別の変形例の増幅回路の回路図。
【図11】従来の差動増幅回路の回路図。
【図12】従来のボルテージフォロワの回路図。
【符号の説明】
100:差動増幅部
200:基準電圧電流発生回路
300:差電流検出手段
400:基準電圧増幅部
500:バッファ回路
1:正入力端子
2:負入力端子
3:正出力端子
4:負出力端子
7:負荷
11:正基準電圧端子
12:負基準電圧端子
13:基準電流端子
E1:基準電圧原
J1、J2:基準電流源
R1:基準抵抗
S1:短絡配線
Q1、Q2、Q3、Q11、Q12:増幅素子
VI1、VI2:電圧−電流変換回路
Claims (8)
- バイアス電流に依存して相互コンダクタンスが変化する増幅部を備える増幅回路において、
定電圧を出力する定電圧源と、
定電流を出力する定電流源と、
前記定電圧が入力される差動入力を有する一対のトランジスタから成り、該一対のトランジスタの一方の出力端に前記定電流が供給される差動対と、
前記一対のトランジスタの出力端に接続される一対の入力電流端子を有し、前記差動対の差出力電流に比例する電圧信号を出力する差電流検出手段と、
前記電圧信号を入力信号とし該電圧信号に比例する電流を夫々出力する第1及び第2の電圧−電流変換手段とを備え、
前記第1及び第2の電圧−電流変換手段の出力電流が夫々前記差動対及び増幅部のバイアス電流を構成することを特徴とする増幅回路。 - 前記定電圧源が、別の定電流源と、該別の定電流源から別の定電流が供給される抵抗体とを有し、該抵抗体の両端から前記定電圧が出力されることを特徴とする、請求項1に記載の増幅回路。
- 前記定電圧源が、前記定電流を流し両端から前記定電圧を出力する抵抗体として構成されることを特徴とする、請求項1に記載の増幅回路。
- 前記差電流検出手段が、カレントミラー回路を有し、前記一方の出力端から前記電圧信号を出力することを特徴とする、請求項1〜3の何れかに記載の増幅回路。
- 前記差電流検出手段が、カレントミラー回路と、該カレントミラー回路と直列に接続される一対の負荷から成るカスコード回路とを有し、前記カレントミラー回路と前記一対の負荷との接続端の一方から前記電圧信号を出力することを特徴とする、請求項1〜3の何れかに記載の増幅回路。
- 前記差電流検出手段が、前記一対のトランジスタに接続される一対の負荷抵抗と、前記一対のトランジスタと前記一対の負荷抵抗の各接続端に入力が接続された演算増幅器とを有することを特徴とする、請求項1〜3の何れかに記載の増幅回路。
- 前記増幅部が差動増幅回路として構成されることを特徴とする、請求項1〜6の何れかに記載の増幅回路。
- 前記増幅部が電圧フォロワとして構成されることを特徴とする、請求項1〜6の何れかに記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000063265A JP3849839B2 (ja) | 2000-03-08 | 2000-03-08 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000063265A JP3849839B2 (ja) | 2000-03-08 | 2000-03-08 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001251149A JP2001251149A (ja) | 2001-09-14 |
JP3849839B2 true JP3849839B2 (ja) | 2006-11-22 |
Family
ID=18583158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000063265A Expired - Fee Related JP3849839B2 (ja) | 2000-03-08 | 2000-03-08 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3849839B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7486140B2 (en) | 2004-04-02 | 2009-02-03 | Fujitsu Limited | Differential amplifier |
JP2008219761A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 入力信号検出回路 |
JP5428766B2 (ja) * | 2009-11-04 | 2014-02-26 | 株式会社リコー | 電圧−電流変換回路 |
JP5118685B2 (ja) * | 2009-12-09 | 2013-01-16 | 旭化成エレクトロニクス株式会社 | 周波数変換回路 |
JP5404473B2 (ja) * | 2010-02-26 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | 高周波電力増幅器およびその動作方法 |
JP6274320B2 (ja) | 2014-09-04 | 2018-02-07 | 株式会社ソシオネクスト | 送信回路及び半導体集積回路 |
CN105549675B (zh) * | 2015-12-22 | 2017-01-18 | 上海贝岭股份有限公司 | 一种温度调节放大电路 |
-
2000
- 2000-03-08 JP JP2000063265A patent/JP3849839B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001251149A (ja) | 2001-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3984780A (en) | CMOS voltage controlled current source | |
US6437645B1 (en) | Slew rate boost circuitry and method | |
JP3875392B2 (ja) | 演算増幅器 | |
JPS63153903A (ja) | 増幅回路 | |
JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
US7317358B2 (en) | Differential amplifier circuit | |
JP5085656B2 (ja) | 信号調整回路、そのような調整回路を含むコンパレータ、およびそのような回路を含む逐次近似変換器 | |
JP3848683B2 (ja) | 増幅器 | |
KR0177511B1 (ko) | 선형 cmos 출력단 | |
JP3849839B2 (ja) | 増幅回路 | |
US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
US7825734B2 (en) | Amplifier having an output protection, in particular operational amplifier for audio application | |
US7453104B2 (en) | Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit | |
US8344804B2 (en) | Common-mode feedback circuit | |
JP4371618B2 (ja) | 差動増幅回路 | |
CN115498970A (zh) | 放大电路、差分放大电路和放大器 | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JPH08213856A (ja) | Cmos演算増幅器の入力ステージとその方法 | |
JP3123094B2 (ja) | 演算増幅器 | |
US4333025A (en) | N-Channel MOS comparator | |
US6903607B2 (en) | Operational amplifier | |
JP4331550B2 (ja) | 位相補償回路 | |
EP1921747B1 (en) | Amplifier arrangement and method for amplication | |
JP4867066B2 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |