JP5404473B2 - 高周波電力増幅器およびその動作方法 - Google Patents

高周波電力増幅器およびその動作方法 Download PDF

Info

Publication number
JP5404473B2
JP5404473B2 JP2010041615A JP2010041615A JP5404473B2 JP 5404473 B2 JP5404473 B2 JP 5404473B2 JP 2010041615 A JP2010041615 A JP 2010041615A JP 2010041615 A JP2010041615 A JP 2010041615A JP 5404473 B2 JP5404473 B2 JP 5404473B2
Authority
JP
Japan
Prior art keywords
bias
circuit
field effect
amplifier
power amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010041615A
Other languages
English (en)
Other versions
JP2011182018A (ja
Inventor
生馬 太田
範雄 林
孝幸 筒井
文雅 森沢
昌俊 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010041615A priority Critical patent/JP5404473B2/ja
Priority to US13/029,184 priority patent/US8183925B2/en
Priority to CN201110048769.7A priority patent/CN102170270B/zh
Publication of JP2011182018A publication Critical patent/JP2011182018A/ja
Application granted granted Critical
Publication of JP5404473B2 publication Critical patent/JP5404473B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/27—A biasing circuit node being switched in an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、高周波電力増幅器およびその動作方法に関し、特に高周波電力増幅器の電力増幅電界効果トランジスタのトランスコンダクタンスｇｍのゲート長の依存性による電力利得の変動を軽減するのに有効な技術に関するものである。
従来から、電源電圧変動に対する電力増幅特性を安定化するために、カレントミラー回路バイアス方式を使用して定電流源からの定電流によりバイアスされるソース接地ｎチャネルＭＯＳトランジスタのチャネル長変調効果による電流増加分が、ｐチャネルＭＯＳトランジスタで構成されたカレントミラー回路とｎチャネルＭＯＳトランジスタで構成されたカレントミラー回路とで検出される(例えば、下記特許文献１参照)。
また従来から、高周波電力増幅器のＭＯＳＦＥＴの短チャネル効果によるバイアスのずれを自動的に補正するため、電力増幅トランジスタと同一チャネル長で同一プロセスで形成された電流複製用トランジスタを使用する技術があった(例えば、下記特許文献２参照）。
さらに、従来から、高周波電力増幅器のＦＥＴの短チャネル効果によるバイアスのずれを補正するために、カレントミラー回路の出力側の電力増幅トランジスタのゲート端子に接続されたパッドと別個に、カレントミラー回路の入力側のバイアストランジスタのゲート端子に接続されたパッドを高周波電力増幅器の半導体チップに設ける技術があった(例えば、下記特許文献３参照)。
特開２００５−１５０９１７号 公報 特開２００５−１２３８６１号 公報 特開２００５−０２０５１８号 公報
近年の携帯電話端末の小型化に伴い、送信機の高周波(ＲＦ)電力増幅器の小型化が要求されている。ＲＦ電力増幅器の増幅素子としてＭＯＳ-ＦＥＴを例に取ると、ゲート長を微細化することで、高周波特性が改善されて、高集積化によってＲＦ電力増幅器の小型化を実現可能となる。しかしながら、ゲート長の微細化による短チャネル効果によって、しきい値のばらつきとチャネル長変調効果とが大きくなる。その結果、ＲＦ電力増幅器にバイアス誤差が発生して、電力利得のばらつきの原因となる。
一般的に、ＲＦ電力増幅器では、カレントミラー回路バイアス方式によって増幅用ＭＯＳトランジスタにバイアスが設定される。従って、カレントミラー回路の入力側のバイアス電流が一定の値に設定されると、カレントミラー回路のＭＯＳトランジスタのしきい値が変動しても、カレントミラー回路の出力側の増幅用ＭＯＳトランジスタに安定したアイドル電流が供給されることが可能となる。しかし、チャネル長変調係数λを考慮した場合には、バイアス電流を一定の値に設定しても、増幅用ＭＯＳトランジスタのアイドル電流がチャネル長変調係数λの値に応じて変化して、電力利得のばらつき発生の一因となる。すなわち、増幅用ＭＯＳトランジスタが集積化された半導体集積回路の製造誤差によって、ＭＯＳトランジスタのゲート長が誤差を持ち、その結果チャネル長変調係数λもばらつきを持つので、増幅用ＭＯＳトランジスタのバイアス電流がばらつきを持ち、電力利得のばらつきが発生するものである。尚、本願明細書では、ＲＦ電力増幅器に高周波入力信号が供給されない無信号の状態で、カレントミラー回路バイアス方式によって増幅用ＭＯＳトランジスタにバイアスが設定する際に、カレントミラー回路の入力側のトランジスタに流れる電流をバイアス電流と称する一方、カレントミラー回路の出力側の増幅用トランジスタに流れる電流をアイドル電流と称する。
上記特許文献１には、電源電圧変動に対する電力増幅特性を安定化するために、カレントミラー回路バイアス方式を使用して定電流源からの定電流によりバイアスされるソース接地ｎチャネルＭＯＳトランジスタのチャネル長変調効果による電流増加分を、ｐチャネルＭＯＳトランジスタで構成されたカレントミラー回路とｎチャネルＭＯＳトランジスタで構成されたカレントミラー回路とで検出することが記載されている。他の定電流源からの他の定電流から検出電流が差し引かれ、出力側の電力増幅ＭＯＳトランジスタとカレントミラー回路を構成する入力側のＭＯＳトランジスタに差し引き電流が供給される。ｎチャネルＭＯＳトランジスタで構成されたカレントミラー回路の２個のｎチャネルＭＯＳトランジスタのサイズ比とチャネル長変調係数λとによって、電源電圧変動による出力側の電力増幅ＭＯＳトランジスタに流れる電流の変動幅が低減されることが可能となる。
上記特許文献２には、高周波電力増幅器のＭＯＳＦＥＴの短チャネル効果によるバイアスのずれを自動的に補正するため、電力増幅トランジスタと同一チャネル長で同一プロセスで形成された電流複製用トランジスタを使用することが記載されている。電流複製用トランジスタに流れる電流は、ＰチャネルＭＯＳトランジスタで構成されたカレントミラー回路とダイオード接続のＮチャネルＭＯＳトランジスタとによって電圧に変換される。基準バイアス回路は、他のＰチャネルＭＯＳトランジスタによって構成された他のカレントミラー回路と、他のカレントミラー回路の入力側の外部端子と接地電位との間に接続された外部抵抗と、他のカレントミラー回路の出力側と接地電位との間に接続された他のダイオード接続のＮチャネルＭＯＳトランジスタを含む。基準バイアス回路の他のダイオード接続のＮチャネルＭＯＳトランジスタの電圧と、電流複製用トランジスタに流れる電流に依存するダイオード接続のＮチャネルＭＯＳトランジスタの電圧とは、差動増幅器によって比較される。差動増幅器の出力電圧が電力増幅トランジスタと電流複製用トランジスタのゲートに供給され、電力増幅トランジスタのアイドル電流が短チャネル効果で変化することが抑制される。
上記特許文献３には、高周波電力増幅器のＦＥＴの短チャネル効果によるバイアスのずれを補正するために、カレントミラー回路の出力側の電力増幅トランジスタのゲート端子に接続されたパッドと別個に、カレントミラー回路の入力側のバイアストランジスタのゲート端子に接続されたパッドを高周波電力増幅器の半導体チップに設けることが記載されている。入力側のバイアストランジスタのゲートにバイアス電圧を供給しない状態で、出力側の電力増幅トランジスタのゲートのバイアス電圧を変化して電力増幅トランジスタに電流が流れ始めるしきい値電圧を測定する。チャネル長変調係数λを直接測定できないので、しきい値電圧の変化量ＤＩＢＬ(Drain-Induced Barrier Lowering)とチャネル長変調係数λが相関を持つことを利用して、しきい値電圧の変化量ＤＩＢＬを測定する。測定されたしきい値電圧と変化量ＤＩＢＬとに基づいて、電力増幅トランジスタのバイアスのずれを補正するのに最適な外部抵抗の抵抗値が算出される。この外部抵抗は半導体チップの外部端子と接地電位との間に接続されて、この外部端子と電源電圧との間には他のカレントミラー回路の入力側のＰチャネルＭＯＳトランジスタが接続され、電源電圧とカレントミラー回路の入力側のバイアストランジスタの間には他のカレントミラー回路の出力側のＰチャネルＭＯＳトランジスタが接続される。ＲＦパワーモジュールの組み立て工程で、最適な抵抗値の外部抵抗が選択される。
本発明者等は本発明に先立って、ＬＤ型ＭＯＳトランジスタの微細化で高周波特性を改善した高集積化・小型化のＲＦ電力増幅器の研究・開発に従事した。尚、ＬＤは、Laterally Diffusedの略である。従って、ＬＤ型ＭＯＳトランジスタの微細化によって、ゲート長が微細化されている。その結果、ＬＤ型ＭＯＳトランジスタを集積化した半導体集積回路の製造誤差によって、ＭＯＳトランジスタのゲート長が大きな誤差を持ちチャネル長変調係数λも大きな製造ばらつきを持つので、ＬＤ型ＭＯＳトランジスタのバイアス電流が大きなばらつきを持ち、電力利得の大きなばらつきが発生する。
また更に本発明者等による本発明に先立った検討によって、ＭＯＳトランジスタの増幅利得であるトランスコンダクタンスｇｍによってＲＦ電力増幅器の電力利得が決定されるが、トランスコンダクタンスｇｍそれ自体がゲート長に依存することが明らかとされた。
すなわち、ＭＯＳトランジスタのトランスコンダクタンスｇｍは、次式で与えられる。
Figure 0005404473
上記(１)式で、ｋはＭＯＳトランジスタの構造から決定される定数、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯＳトランジスタのゲート長、λはチャネル変調係数、ＶｄｓはＭＯＳトランジスタのドレイン・ソース間電圧、ＩｄｓはＭＯＳトランジスタのアイドル電流である。
従って、上記特許文献１に記載されたように電源電圧変動による出力側の電力増幅ＭＯＳトランジスタに流れる電流の変動幅を低減しても、トランスコンダクタンスｇｍ自体のゲート長の依存性とそれによる電力利得の変動は補償されないことが、本発明者等による本発明に先立った検討によって明らかとされた。
また、上記特許文献２に記載されたように電力増幅トランジスタのアイドル電流の短チャネル効果による変化を抑制しても、トランスコンダクタンスｇｍ自体のゲート長の依存性と電力利得の変動は補償されないことが、本発明者等による本発明に先立った検討によって明らかとされた。
更に、上記特許文献３に記載されたように、高周波電力増幅器のＦＥＴの短チャネル効果によるバイアスのずれを補正するために、測定したしきい値電圧と変化量ＤＩＢＬとに基づいて算出されたバイアスのずれを補正するのに最適な外部抵抗を使用しても、トランスコンダクタンスｇｍ自体のゲート長の依存性と電力利得の変動は補償されないことが、本発明者等による本発明に先立った検討によって明らかとされた。また更に上記特許文献３に記載された方法は、パッドの増加と、しきい値電圧と変化量ＤＩＢＬの測定と、ＲＦパワーモジュールの組み立て工程で最適な抵抗値の外部抵抗の選択とが必要となると言う問題がある。
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
従って、本発明の目的とするところは、高周波電力増幅器の電力増幅電界効果トランジスタのトランスコンダクタンスｇｍのゲート長の依存性による電力利得の変動を軽減することにある。
また、本発明の他の目的とするところは、パット数の増加と検査工程と外部抵抗の選択とを不必要とすることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の代表的な実施の形態は、カレントミラー接続されたバイアス電界効果トランジスタ(５１６)および電力増幅電界効果トランジスタ(５１３)と、バイアス制御回路(１１２)を半導体チップ上に具備する高周波電力増幅器(１００)である。
前記電力増幅電界効果トランジスタ(５１３)は、高周波入力信号を増幅可能とされる。
前記バイアス電界効果トランジスタ(５１６)に前記バイアス制御回路(１１２)のバイアス電流(Ｉｂｉａｓ３)が供給され、前記バイアス電界効果トランジスタ(５１６)のゲート・ソース間電圧は前記電力増幅電界効果トランジスタ(５１３)の前記ゲート端子と前記ソース端子の間に供給される。
前記半導体チップ上に、増幅器複製トランジスタ(４２１ａ)を有するゲート長モニタ回路(１０１)を、更に具備する。
前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは前記半導体チップ上に同一半導体製造プロセスで形成され、前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは略同一のゲート長のばらつきを有する。
前記ゲート長モニタ回路は、前記増幅器複製トランジスタによって検出される前記ゲート長(Ｌ)に依存した検出電圧(Ｖｍｏｎ)を生成する。
前記ゲート長(Ｌ)がばらつきを持つ際に、前記検出電圧に従って前記バイアス制御回路が前記バイアス電流(Ｉｂｉａｓ３)の値を制御することによって前記電力増幅電界効果トランジスタのトランスコンダクタンスの前記ゲート長(Ｌ)の依存性を補償することを特徴とする(図１、図２、図３参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、本発明によれば、高周波電力増幅器の電力増幅電界効果トランジスタのトランスコンダクタンスｇｍのゲート長の依存性による電力利得の変動を軽減することができる。
図１は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態１による高周波電力増幅器の構成を示す図である。 図２は、図１に示した本発明の実施の形態１による高周波電力増幅器に含まれたゲート長モニタ回路１０１の構成を示す図である。 図３は、図１に示した本発明の実施の形態１による高周波電力増幅器に含まれた電力増幅器１０３の構成を示す図である。 図４は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態２による他の高周波電力増幅器の構成を示す図である。 図５は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態３による更に他の高周波電力増幅器の構成を示す図である。 図６は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態４によるまた更に他の高周波電力増幅器の構成を示す図である。 図７は、図６に示した本発明の実施の形態４による高周波電力増幅器に含まれたゲート長モニタ回路１０１の構成を示す図である。 図８は、図１、図２、図３、図９を参照して説明した本発明の実施の形態１による高周波電力増幅器モジュール１００で、ゲート長Ｌの変動に対するゲート長モニタ回路１０１のモニタ出力である電圧差出力回路４４０の信号電圧Ｖｍｏｎの依存性とバイアストランジスタ５１４、５１５、５１６のバイアス電流Ｉｂｉａｓの依存性とモニタ出力信号電圧Ｖｍｏｎとバイアス電流Ｉｂｉａｓとの関係を示した図である。 図９は、ゲート長Ｌの変動に対するＮチャネル型ＬＤＭＯＳトランジスタの種々のパラメータの依存性を示す図である。 図１０は、図１、図２、図３、図８、図９を参照して説明した本発明の実施の形態１の高周波電力増幅器モジュール１００で、ゲート長Ｌの変動に対する利得ばらつきの補正効果を示す図である。
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
［１］本発明の代表的な実施の形態は、カレントミラー接続されたバイアス電界効果トランジスタ(５１６)および電力増幅電界効果トランジスタ(５１３)と、バイアス制御回路(１１２)とを半導体チップ上に具備する高周波電力増幅器(１００)である。
前記電力増幅電界効果トランジスタ(５１３)は、接地電位に接続可能なソース端子と、高周波入力信号が供給可能なゲート端子と、高周波増幅出力信号が生成可能なドレイン端子とを持つ。
前記バイアス電界効果トランジスタ(５１６)には前記バイアス制御回路(１１２)から生成されるバイアス電流(Ｉｂｉａｓ３)が供給可能とされ、前記バイアス電界効果トランジスタ(５１６)のゲート・ソース間電圧は前記電力増幅電界効果トランジスタ(５１３)の前記ゲート端子と前記ソース端子の間に供給可能とされる。
前記半導体チップ上に、増幅器複製トランジスタ(４２１ａ)を有するゲート長モニタ回路(１０１)を、更に具備する。
前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは前記半導体チップ上に同一半導体製造プロセスで形成されることによって、前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは略同一のゲート長のばらつきを有する。
前記ゲート長モニタ回路は、前記増幅器複製トランジスタによって検出される前記ゲート長(Ｌ)に依存した検出電圧(Ｖｍｏｎ)を生成する。
前記ゲート長モニタ回路によって生成された前記検出電圧が前記バイアス制御回路(１１２)を制御して、前記ゲート長(Ｌ)がばらつきを持つ際に、前記検出電圧に従って前記バイアス制御回路が前記バイアス電流(Ｉｂｉａｓ３)の値を制御することによって前記電力増幅電界効果トランジスタのトランスコンダクタンスの前記ゲート長(Ｌ)の依存性を補償することを特徴とする(図１、図２、図３参照)。
前記実施の形態によれば、高周波電力増幅器の電力増幅電界効果トランジスタのトランスコンダクタンスｇｍのゲート長の依存性による電力利得の変動を軽減することができる。
好適な実施の形態では、前記ゲート長が減少する際には、前記検出電圧の増加に従って前記バイアス制御回路が前記バイアス電流の前記値を減少することによって前記電力増幅電界効果トランジスタの前記トランスコンダクタンスの増大を補償することを特徴とする(図１参照)。
他の好適な実施の形態では、前記電力増幅電界効果トランジスタは、前記高周波電力増幅器の多段増幅器(１０３)を構成する複数の電力増幅電界効果トランジスタ(５１１、５１２、５１３)である。
前記バイアス電界効果トランジスタは、前記高周波電力増幅器の前記多段増幅器の前記複数の電力増幅電界効果トランジスタとそれぞれカレントミラー接続された複数のバイアス電界効果トランジスタ(５１４、５１５、５１６)である。
前記バイアス制御回路の前記バイアス電流は、前記複数のバイアス電界効果トランジスタに供給可能な複数のバイアス電流(Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３)であることを特徴とする(図１参照)。
より好適な実施の形態では、前記高周波電力増幅器の前記多段増幅器は、各段間に整合回路(５３１、５３２、５３３)を含むことを特徴とする(図３参照)。
他のより好適な実施の形態では、前記ゲート長モニタ回路によって生成された前記検出電圧は、前記増幅器複製トランジスタのドレイン端子に相違する電圧レベルのドレイン電圧を供給した際に前記増幅器複製トランジスタに流れる相違するドレイン電流の差分が電圧に変換されたことを特徴とする(図２、図７参照)。
具体的な実施の形態は、前記ゲート長モニタ回路によって生成された前記検出電圧はＡＤ変換器(１１０)の入力端子に供給可能とされ、前記ＡＤ変換器の出力端子に変換デジタル値が生成可能とされる。
前記変換デジタル値は変換テーブル(１１１)の入力端子に供給可能とされ、前記変換テーブルの出力端子にバイアスデジタル情報が生成可能とされる。
前記バイアスデジタル情報が、前記バイアス制御回路(１１２)に供給可能とされたことを特徴とする(図１参照)。
より具体的な実施の形態では、前記半導体チップ上に、前記ＡＤ変換器と前記変換テーブル(１１１)とを更に具備することを特徴とする(図１参照)。
他のより具体的な実施の形態では、前記半導体チップ上に、温度モニタ回路と電源電圧モニタ回路とを更に具備する。
前記温度モニタ回路は、前記半導体チップのチップ温度をモニタすることによってチップ温度モニタ出力信号を生成する。
前記電源電圧モニタ回路は、前記多段増幅器(１０３)に供給される電源電圧をモニタすることによって電源電圧モニタ出力信号を生成する。
前記ＡＤ変換器は、前記ゲート長モニタ回路によって生成された前記検出電圧と、前記チップ温度モニタ出力信号と、前記電源電圧モニタ出力信号とを時分割でそれぞれデジタル信号に変換することを特徴とする(図５参照)。
更に他のより具体的な実施の形態では、前記半導体チップ上に、前記ＡＤ変換器と制御ロジック回路(１１３)とを更に具備する。
前記制御ロジック回路は、前記半導体チップの外部の無線周波数半導体集積回路(２００)とデジタルインターフェイスによって接続可能される。
前記制御ロジック回路は、前記無線周波数半導体集積回路(２００)の半導体チップに内蔵される前記変換テーブル(１１１)の前記入力端子に前記デジタルインターフェイスによって前記ＡＤ変換器の前記変換デジタル値を供給可能とされる。
前記制御ロジック回路は、前記変換テーブル(１１１)の前記バイアスデジタル情報を前記デジタルインターフェイスによって前記バイアス制御回路(１１２)に供給可能とされたことを特徴とする(図４参照)。
最も具体的な実施の形態では、前記半導体チップ上に、制御ロジック回路(１１３)を更に具備する。
前記制御ロジック回路は、前記半導体チップの外部の無線周波数半導体集積回路(２００)とデジタルインターフェイスによって接続可能される。
前記無線周波数半導体集積回路(２００)の半導体チップには、前記ＡＤ変換器と前記変換テーブル(１１１)とが内蔵可能とされる。
前記ゲート長モニタ回路によって生成された前記検出電圧は、前記無線周波数半導体集積回路の前記半導体チップの前記ＡＤ変換器の前記入力端子に供給可能とされて、前記ＡＤ変換器の前記出力端子に前記変換デジタル値が生成可能とされる。
前記変換デジタル値は前記変換テーブル(１１１)の前記入力端子に供給可能とされ、前記変換テーブルの前記出力端子にバイアスデジタル情報が生成可能とされる。
前記制御ロジック回路は、前記変換テーブル(１１１)の前記バイアスデジタル情報を前記デジタルインターフェイスによって前記バイアス制御回路(１１２)に供給可能とされたことを特徴とする(図６参照)。
〔２〕本発明の別の観点の代表的な実施の形態は、は、カレントミラー接続されたバイアス電界効果トランジスタ(５１６)および電力増幅電界効果トランジスタ(５１３)と、バイアス制御回路(１１２)とを半導体チップ上に具備する高周波電力増幅器(１００)の動作方法である。
前記電力増幅電界効果トランジスタ(５１３)は、接地電位に接続可能なソース端子と、高周波入力信号が供給可能なゲート端子と、高周波増幅出力信号が生成可能なドレイン端子とを持つ。
前記バイアス電界効果トランジスタ(５１６)には前記バイアス制御回路(１１２)から生成されるバイアス電流(Ｉｂｉａｓ３)が供給可能とされ、前記バイアス電界効果トランジスタ(５１６)のゲート・ソース間電圧は前記電力増幅電界効果トランジスタ(５１３)の前記ゲート端子と前記ソース端子の間に供給可能とされる。
前記半導体チップ上に、増幅器複製トランジスタ(４２１ａ)を有するゲート長モニタ回路(１０１)を、更に具備する。
前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは前記半導体チップ上に同一半導体製造プロセスで形成されることによって、前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは略同一のゲート長のばらつきを有する。
前記ゲート長モニタ回路は、前記増幅器複製トランジスタによって検出される前記ゲート長(Ｌ)に依存した検出電圧(Ｖｍｏｎ)を生成する。
前記ゲート長モニタ回路によって生成された前記検出電圧が前記バイアス制御回路(１１２)を制御して、前記ゲート長(Ｌ)がばらつきを持つ際に、前記検出電圧に従って前記バイアス制御回路が前記バイアス電流(Ｉｂｉａｓ３)の値を制御することによって前記電力増幅電界効果トランジスタのトランスコンダクタンスの前記ゲート長(Ｌ)の依存性を補償することを特徴とする(図１、図２、図３参照)。
前記実施の形態によれば、高周波電力増幅器の電力増幅電界効果トランジスタのトランスコンダクタンスｇｍのゲート長の依存性による電力利得の変動を軽減することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
［実施の形態１］
《高周波電力増幅器の構成》
図１は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態１による高周波電力増幅器の構成を示す図である。
図１に示すように、高周波電力増幅器モジュール１００は、基本的に電力増幅器１０３と、利得ばらつき補正バイアス供給回路１０２と、ゲート長モニタ回路１０１とを、半導体集積回路の半導体チップ上に具備している。更に、詳細に説明すると、高周波電力増幅器モジュール１００は、ＲＦ信号入力端子１５１、ＲＦ信号出力端子１５２、電源端子１５３、ゲート長モニタ回路１０１、利得ばらつき補正バイアス供給回路１０２、電力増幅器１０３、ＡＤ変換器１１０、バイアステーブル１１１、バイアス制御回路１１２を含むものである。
ゲート長モニタ回路１０１は１つの出力端子を有する回路であり、そのゲート長モニタ値出力端子はＡＤ変換器１１０の入力端子に接続されている。
ＡＤ変換器１１０は１入力１出力を有する２端子の回路であり、その入力端子はゲート長モニタ回路１０１のゲート長モニタ値出力端子に接続され、その出力端子はバイアステーブル１１１の入力端子へ接続されている。
バイアステーブル１１１は１入力１出力を有する２端子の回路であり、その入力端子はＡＤ変換器１１０の出力端子に接続され、その出力端子はバイアス制御回路１１２の入力端子へ接続されている。
バイアス制御回路１１２は１入力３出力を有する３端子の回路であり、その入力端子はバイアステーブル１１１の出力端子に接続され、その３つのバイアス制御出力端子は電力増幅器１０３の３つのバイアス制御入力端子に接続されている。
電力増幅器１０３は５入力１出力を有する６端子の回路であり、その３つのバイアス制御入力端子はバイアス制御回路１１２の３つのバイアス制御出力端子に接続され、その１つの入力端子はＲＦ信号入力端子１５１に接続され、その電源電圧供給端子は電源端子１５３に接続され、その出力端子はＲＦ信号出力端子１５２に接続されている。
利得ばらつき補正バイアス供給回路１０２は、ＡＤ変換器１１０と、バイアステーブル１１１と、バイアス制御回路１１２とを含んでいる。
《ゲート長モニタ回路》
図２は、図１に示した本発明の実施の形態１による高周波電力増幅器に含まれたゲート長モニタ回路１０１の構成を示す図である。
図２に示すゲート長モニタ回路１０１は、参照電圧端子４０１、昇圧回路４１０a、４１０ｂ、４１０ｃ、ゲート電圧端子４５０、ドレイン電圧端子４５１ａ、４５１ｂ、増幅器複製トランジスタ電流検出回路４２０ａ、４２０ｂ、増幅器複製トランジスタ電流モニタ電圧端子４５５ａ、４５５ｂ、電圧差出力回路４４０、ゲート長モニタ回路出力端子４０２を含んでいる。
更に図２に示すゲート長モニタ回路１０１は、差動増幅器４１１a、４１１ｂ、４１１ｃ、４４１、抵抗４１２a、４１２ｂ、４１２ｃ、４１３a、４１３ｂ、４１３ｃ、４２４a、４２４ｂ、４４２、４４３、４４４、４４５、Ｐチャネル型ＭＯＳトランジスタ４２２a、４２２ｂ、４２３a，４２３ｂ、Ｎチャネル型ＬＤＭＯＳトランジスタ４２１a、４２１ｂを含むものである。尚、Ｎチャネル型ＬＤＭＯＳトランジスタ４２１ａ、４２１ｂのゲート長は、例えばゲート長ばらつきの影響が顕著な３００ｎｍに設定される一方、Ｐチャネル型ＭＯＳトランジスタ４２２a、４２２ｂ、４２３a，４２３ｂのゲート長は十分に大きい値(例えば２μｍ)に設定されている。
昇圧回路４１０ａ〜ｃは1入力1出力を有する２端子の回路であり、それぞれ差動増幅器４１１ａ〜ｃ、抵抗４１２ａ〜ｃ、抵抗４１３ａ〜ｃを具備している。差動増幅器４１１ａ〜ｃは２入力１出力を有する３端子の回路であり、非反転入力端子は参照電圧端子４０１に接続され、反転入力端子は抵抗４１２ａ〜ｃと抵抗４１３ａ〜ｃとの共通接続ノードに接続されている。差動増幅器４１１の出力端子ａ〜ｃは、抵抗４１３ａ〜ｃと抵抗４１２ａ〜ｃとの直列接続を介して接地電位に接続されている。昇圧回路４１０a、４１０ｂの出力側の端子はドレイン電圧端子４５１a、４５１ｂに接続されて、昇圧回路４１０ｃの出力側の端子はゲート電圧端子４５０に接続されている。
増幅器複製トランジスタ電流検出回路４２０ａ〜ｂは２入力1出力を有する３端子の回路であり、それぞれ増幅器複製トランジスタ４２１ａ〜ｂ、Ｐチャネル型ＭＯＳトランジスタ４２２ａ〜ｂ、Ｐチャネル型ＭＯＳトランジスタ４２３ａ〜ｂ、抵抗４２４ａ〜ｂを含んでいる。増幅器複製トランジスタ４２１ａ〜ｂのゲートはゲート電圧端子４５０に接続され、ソース端子は接地され、ドレイン端子はＰチャネル型ＭＯＳトランジスタ４２２ａ〜ｂのドレイン端子とゲート端子およびＰチャネル型ＭＯＳトランジスタ４２３ａ〜ｂのゲート端子に接続されている。Ｐチャネル型ＭＯＳトランジスタ４２２ａ〜ｂとＰチャネル型ＭＯＳトランジスタ４２３ａ〜ｂとはカレントミラー接続されており、そのソース端子はドレイン電圧端子４５１ａ〜ｂに接続されている。Ｐチャネル型ＭＯＳトランジスタ４２３ａ〜ｂのドレイン端子は、抵抗４２４ａ〜ｂを介して接地電位に接続される一方、増幅器複製トランジスタ電流モニタ電圧端子４５５ａ〜ｂに接続されている。
電圧差出力回路４４０は２入力１出力を有する３端子の回路であり、差動増幅器４４１と、抵抗４４２〜４４５を含んでいる。抵抗４４２の一端は増幅器複製トランジスタ電流モニタ電圧端子４５５ａに接続され、抵抗４４２の他端は差動増幅器４４１の反転入力端子に接続されており抵抗４４３を介して差動増幅器４４１の出力端子に接続されている。抵抗４４４の一端は増幅器複製トランジスタ電流モニタ電圧端子４５５ｂに接続され、抵抗４４２の他端は差動増幅器４４１の非反転入力端子に接続されており抵抗４４５を介して接地電位に接続される。差動増幅器４４１の出力端子は、ゲート長モニタ回路出力端子４０２に接続されており、抵抗４４３を介して反転入力端子に接続されている。
《電力増幅器》
図３は、図１に示した本発明の実施の形態１による高周波電力増幅器に含まれた電力増幅器１０３の構成を示す図である。
図３に示す電力増幅器１０３は、ＲＦ入力端子５０１、ＲＦ出力端子５０２、電源電圧端子５０３、バイアス電流端子５０４、５０５、５０６、１段目電力増幅器５１１、２段目電力増幅器５１２、３段目電力増幅器５１３、Ｎチャネル型ＬＤＭＯＳトランジスタ５１４、５１５、５１６、抵抗５１７、５１８、５１９、チョークインダクタ５２０、５２１、５２２、整合回路５３０、５３１、５３２、５３３を含むものである。尚、１段目電力増幅器５１１、２段目電力増幅器５１２、３段目電力増幅器５１３は、それぞれ短チャネルのＬＤＭＯＳトランジスタであり、１段目電力増幅器５１１、２段目電力増幅器５１２、３段目電力増幅器５１３およびＮチャネル型ＬＤＭＯＳトランジスタ５１４，５１５，５１６は半導体集積回路の半導体チップの同一半導体製造プロセスで形成され、ゲート長サイズは例えばゲート長ばらつきの影響が顕著な３００ｎｍに設定されるものとする。
ＲＦ入力端子５０１は入力整合回路５３０を介して１段目増幅器５１１のゲート端子と抵抗５１７の一端とに接続される。抵抗５１７の他端はＮチャネル型ＬＤＭＯＳトランジスタ５１４のゲート端子およびドレイン端子とバイアス電流端子５０４に接続される。Ｎチャネル型ＬＤＭＯＳトランジスタ５１４のソース端子は接地される。すなわち、Ｎチャネル型ＬＤＭＯＳトランジスタ５１４と１段目増幅器５１１とは、抵抗５１７を介してカレントミラー接続されている。
１段目電力増幅器５１１のソース端子は接地されて、ドレイン端子はチョークインダクタ５２０を介して電源電圧端子５０３に接続されるとともに１段−２段間の整合回路５３１を介して２段目電力増幅器５１２のゲート端子および抵抗５１８の一端に接続されている。抵抗５１８の他端はＮチャネル型ＬＤＭＯＳトランジスタ５１５のゲート端子およびドレイン端子とバイアス電流端子５０５に接続されている。Ｎチャネル型ＬＤＭＯＳトランジスタ５１５のソース端子は接地される。すなわち、Ｎチャネル型ＬＤＭＯＳトランジスタ５１５と２段目電力増幅器５１２とは、抵抗５１８を介してカレントミラー接続されている。
２段目電力増幅器５１２のソース端子は接地されて、ドレイン端子はチョークインダクタ５２１を介して電源電圧端子５０３に接続されるとともに２段−３段間の整合回路５３２を介して３段目電力増幅器５１３のゲート端子および抵抗５１９の一端に接続されている。抵抗５１９の他端はＮチャネル型ＬＤＭＯＳトランジスタ５１６のゲート端子およびドレイン端子とバイアス電流端子５０６に接続されている。Ｎチャネル型ＬＤＭＯＳトランジスタ５１６のソース端子は接地される。すなわち、Ｎチャネル型ＬＤＭＯＳトランジスタ５１６と３段目電力増幅器５１３とは、抵抗５１９を介してカレントミラー接続されている。
３段目電力増幅器５１３のソース端子は接地されて、ドレイン端子はチョークインダクタ５２２を介して電源電圧端子５０３に接続されるとともに出力整合回路５３３を介してＲＦ出力端子５０２に接続される。
《高周波電力増幅器の動作》
次に、図１と図３とを参照して、本発明の実施の形態１による高周波電力増幅器の動作を説明する。
図１に示す本発明の実施の形態１による高周波電力増幅器モジュール１００で、ＲＦ信号は、図示しない信号源からＲＦ信号入力端子１５１を介して多段電力増幅器１０３へ入力される。入力整合回路５３０は、図示しない信号源の出力インピーダンスと1段目電力増幅器５１１の入力インピーダンスとを整合する機能を有する。
図３に示す本発明の実施の形態１による電力増幅器１０３では、多段電力増幅器１０３に入力されたＲＦ信号は入力整合回路５３０を介して１段目電力増幅器５１１のゲート端子へ入力される。
1段目電力増幅器５１１のドレイン端子にはチョークインダクタ５２０を介して電源端子５０３から電源電圧Ｖｄｄが供給され、1段目電力増幅器５１１のアイドル電流はバイアス制御回路１１２によってゲート長ばらつきが補正されたバイアス電流Ｉｂｉａｓ１と増幅段のカレントミラー構成とによって決定される。抵抗５１７は、１段目電力増幅器５１１のゲート端子のＲＦ入力信号がバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１４に流入しないように、例えば１ｋΩの抵抗値に設定されている。
１段目増幅器５１１のゲート端子へ入力されたＲＦ信号は１段目増幅器５１１によって増幅され、１段目増幅器５１１のドレイン端子から出力される。１段目増幅器５１１のドレイン端子から出力されたＲＦ信号は１段−２段間の整合回路５３１を介して２段目電力増幅器５１２のゲート端子へと入力される。１段−２段間の整合回路５３０は、1段目電力増幅器５１１の出力インピーダンスと２段目電力増幅器５１２の入力インピーダンスとを整合する機能を有する。
２段目電力増幅器５１２のドレイン端子にはチョークインダクタ５２１を介して電源端子５０３から電源電圧Ｖｄｄが供給され、２段目電力増幅器５１２のアイドル電流はバイアス制御回路１１２によってゲート長ばらつきが補正されたバイアス電流Ｉｂｉａｓ２と増幅段のカレントミラー構成とによって決定される。抵抗５１８は、２段目電力増幅器５１２のゲート端子のＲＦ増幅信号がバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１５に流入しないように、例えば１ｋΩの抵抗値に設定されている。
２段目増幅器５１２のゲート端子へ入力されたＲＦ信号は２段目増幅器５１２によって増幅され、２段目増幅器５１２のドレイン端子から出力される。２段目増幅器５１２のドレイン端子から出力されたＲＦ信号は２段−３段間の整合回路５３２を介して３段目電力増幅器５１３のゲート端子へと入力される。２段−３段間の整合回路５３２は、２段目電力増幅器５１２の出力インピーダンスと３段目電力増幅器５１３の入力インピーダンスとを整合する機能を有する。
３段目電力増幅器５１３のドレイン端子にはチョークインダクタ５２２を介して電源端子５０３から電源電圧Ｖｄｄが供給され、３段目電力増幅器５１３のアイドル電流はバイアス制御回路１１２によってゲート長ばらつきが補正されたバイアス電流Ｉｂｉａｓ３と増幅段のカレントミラー構成とによって決定される。抵抗５１９は、３段目電力増幅器５１３のゲート端子のＲＦ増幅信号がバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１６に流入しないように、例えば１ｋΩの抵抗値に設定されている。
３段目増幅器５１３のゲート端子へ入力されたＲＦ信号は３段目増幅器５１３によって増幅され、３段目増幅器５１３のドレイン端子から出力される。３段目増幅器５１３のドレイン端子から出力されたＲＦ信号は、出力整合回路５３３を介してＲＦ出力端子５０２へと出力される。
《ゲート長モニタ回路の動作》
次に、図２を参照して、本発明の実施の形態１によるゲート長モニタ回路の動作を説明する。
図２に示した本発明の実施の形態１によるゲート長モニタ回路１０１で、増幅段を複製(replicate)するＮチャネル型ＬＤＭＯＳトランジスタ４２１ａ、４２１ｂは電力増幅器１０３中の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３と半導体集積回路の同一半導体製造プロセスで形成される。また、増幅段を複製するＮチャネル型ＬＤＭＯＳトランジスタ４２１ａ、４２１ｂは、電力増幅器１０３中の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３と同一のゲート長のばらつきプロファイルを有している。
ゲート長モニタ回路１０１の増幅段複製トランジスタ４２１ａ、４２２ｂのゲート端子に昇圧回路４１０ｃで参照電圧Ｖｒｅｆを基準に昇圧された同一のゲート電圧Ｖｇｇが供給される一方、増幅段複製トランジスタ４２１ａ、４２２ｂのドレイン端子に昇圧回路４１０ａ、４１０ｂで昇圧されたドレイン電圧Ｖｄｓ１、Ｖｄｓ２がそれぞれ供給される。この際に、ドレイン電圧Ｖｄｓ１、Ｖｄｓ２には、Ｖｄｓ１＞Ｖｄｓ２の関係が設定されている。従って、増幅段複製トランジスタ４２１ａ、４２２ｂのドレイン電流Ｉｄｓ１、Ｉｄｓ２は、次式で与えられる。
Figure 0005404473
Figure 0005404473
ここでλは増幅段複製Ｎチャネル型ＭＯＳトランジスタのチャネル長変調係数、Ｗは増幅段複製Ｎチャネル型ＭＯＳトランジスタのゲート幅、Ｖｔｈは増幅段複製Ｎチャネル型ＭＯＳトランジスタのしきい値、ｋは増幅段複製Ｎチャネル型ＭＯＳトランジスタのプロセスパラメータに依存した値である。
ドレイン電流Ｉｄｓ１とドレイン電流Ｉｄｓ２とは、それぞれＰチャネル型ＭＯＳトランジスタ４２２ａ、４２３ａによって形成されるカレントミラーもしくはＰチャネル型ＭＯＳトランジスタ４２２ｂ、４２３ｂによって形成されるカレントミラーによってミラーされるので、抵抗４２４ａ、４２４ｂによって電圧信号Ｖｄｅｔ１、Ｖｄｅｔ２に変換される。簡単のために、カレントミラーのサイズ比を１：１として、電圧信号Ｖｄｅｔ１、Ｖｄｅｔ２は次式で与えられる。
Figure 0005404473
Figure 0005404473
ここで、Ｒは抵抗４２４ａ、４２４ｂの抵抗値である。
電圧信号Ｖｄｅｔ１、Ｖｄｅｔ２は電圧差出力回路４４０に入力されるので、電圧差出力回路４４０はＶｄｅｔ１−Ｖｄｅｔ２に比例した信号電圧Ｖｍｏｎを出力する。この信号電圧Ｖｍｏｎは、与えられる。
Figure 0005404473
ここで、ΔＶｄｓはＶｄｓ１とＶｄｓ２の差である。上記(６)式より、ゲート長モニタ出力電圧Ｖｍｏｎは、ゲート長Ｌに対する依存性を持つことが理解される。
《アイドル電流とバイアス電流の決定方法》
図１に示す本発明の実施の形態１による高周波電力増幅器モジュール１００の利得ばらつき補正バイアス供給回路１０２において、ゲート長モニタ回路１０１から出力されるゲート長モニタ出力電圧はＡＤ変換器１１０を介してデジタル値に変換され、変換デジタル値はバイアステーブル１１１に入力される。バイアステーブル１１１はゲート長を反映したデジタル入力値に応答して、バイアス制御回路１１２にバイアスデジタル出力情報を供給する。このバイアスデジタル出力情報に応答して、バイアス制御回路１１２は電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスを略一定にするのに最適なバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３を発生する。バイアス制御回路１１２から発生されたバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３はバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１４、５１５、５１６に供給されるので、カレントミラー回路バイアス方式によって電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値が設定される。このアイドル電流の値によって、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍが略一定に設定される。
次に、バイアステーブル１１１に格納されるゲート長を反映したデジタル入力値とバイアスデジタル出力情報との変換データの作成方法を説明する。
上記(１)式から、ゲート長Ｌの変動にもかかわらず、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍを略一定に制御するための増幅段トランジスタのアイドル電流の値を設定することができる。
図９は、ゲート長Ｌの変動に対するＮチャネル型ＬＤＭＯＳトランジスタの種々のパラメータの依存性を示す図である。
図９(ａ)は、上記(１)式で与えられるトランジスタのトランスコンダクタンスｇｍの二乗の半分の値の２ｋＷ／Ｌ(１＋λＶｄｓ)のゲート長Ｌの変動に対する依存性を示している。図９(ａ)に示すように、ゲート長Ｌが短くなると、トランスコンダクタンスｇｍの二乗の半分の値は大幅に増大する。
図９(ｂ)は、ゲート長Ｌの変動に対し電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値を略一定に制御した場合の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍのゲート長Ｌの変動に対する依存性を示している。図９(ｂ)に示すように、ゲート長Ｌが短くなると、トランスコンダクタンスｇｍは増大するので、電力増幅器１０３の電力利得が増大することとなる。
図９(ｃ)は、ゲート長Ｌの減少に際して本発明の実施の形態１によって電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値を減少する場合の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍのゲート長Ｌの変動に対する依存性を示している。図９(ｃ)に示すようにゲート長Ｌが短くなっても、トランスコンダクタンスｇｍは略一定となるので、電力増幅器１０３の電力利得の増大を軽減する可能となる。
電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値とバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１４、５１５、５１６のバイアス電流の値の対応関係は、増幅段トランジスタ５１１、５１２、５１３のゲート幅Ｗとバイアストランジスタ５１４、５１５、５１６のゲート幅Ｗとのデバイスレシオによって略決定される。また更に、この精密な対応関係は、このデバイスレシオを電子回路シミュレーターに入力することによって導出することが可能となる。
図８は、図１、図２、図３、図９を参照して説明した本発明の実施の形態１による高周波電力増幅器モジュール１００で、ゲート長Ｌの変動に対するゲート長モニタ回路１０１のモニタ出力である電圧差出力回路４４０の信号電圧Ｖｍｏｎの依存性とバイアストランジスタ５１４、５１５、５１６のバイアス電流Ｉｂｉａｓの依存性とモニタ出力信号電圧Ｖｍｏｎとバイアス電流Ｉｂｉａｓとの関係を示した図である。
図８(ａ)から、ゲート長Ｌの減少によりゲート長モニタ回路１０１のモニタ出力信号電圧Ｖｍｏｎが増大することが理解される。
図８(ｂ)から、ゲート長Ｌの減少に際して、本発明の実施の形態１によって電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流を減少するため、バイアストランジスタ５１４、５１５、５１６のバイアス電流Ｉｂｉａｓの値がゲート長モニタ回路１０１のモニタ出力信号電圧Ｖｍｏｎに応答した利得ばらつき補正バイアス供給回路１０２により減少されることが理解される。
すなわち、図８(ｃ)に示すように、ゲート長Ｌの減少によるゲート長モニタ回路１０１のモニタ出力信号電圧Ｖｍｏｎの増大に応答して、利得ばらつき補正バイアス供給回路１０２のＡＤ変換器１１０とバイアステーブル１１１とバイアス制御回路１１２はバイアストランジスタ５１４、５１５、５１６のバイアス電流Ｉｂｉａｓの電流値を減少させるものである。
図１０は、図１、図２、図３、図８、図９を参照して説明した本発明の実施の形態１の高周波電力増幅器モジュール１００で、ゲート長Ｌの変動に対する利得ばらつきの補正効果を示す図である。
図１０の縦軸は電力増幅器１０３の利得ばらつきを示す一方、図１０の横軸は電力増幅器１０３の出力パワーを示している。尚、図１０では、電力増幅器１０３のＮチャネル型ＬＤＭＯＳトランジスタのゲート長Ｌが±１０％のばらつきを示した場合を想定したものである。
上記特許文献１、２、３に記載されたように従来は、ゲート長Ｌが変動した場合にはバイアス電流やアイドル電流を略一定に制御しために、ＭＯＳトランジスタのトランスコンダクタンスｇｍ自体のゲート長Ｌの依存性によって大きな利得ばらつきを示すものである。
それに対して図１、図２、図３、図８、図９を参照して説明した本発明の実施の形態１による高周波電力増幅器モジュール１００では、ゲート長Ｌが減少した場合にはバイアス電流やアイドル電流を減少するように制御するので、ＭＯＳトランジスタのトランスコンダクタンスｇｍは略一定となって、電力増幅器１０３の電力利得の増大を軽減する可能となる。
更に図１０から、略１０ｄＢｍの低出力から略３０ｄＢｍの高出力の広範囲において、利得ばらつき抑制効果があることが理解される。例えば、２８ｄＢｍの出力時で比較すると、本発明の実施の形態１による高周波電力増幅器モジュール１００は、従来と比較して略５０％程度の利得ばらつき抑制が可能であることが理解される。
また本発明の実施の形態１による高周波電力増幅器モジュール１００によれば、ゲート長Ｌの減少によるゲート長モニタ回路１０１のモニタ出力信号電圧Ｖｍｏｎの増大に応答して利得ばらつき補正バイアス供給回路１０２のＡＤ変換器１１０とバイアステーブル１１１とバイアス制御回路１１２とはバイアストランジスタ５１４、５１５、５１６のバイアス電流Ｉｂｉａｓの電流値をオンチップで減少させて、オンチップでＭＯＳトランジスタのトランスコンダクタンスｇｍは略一定として、電力増幅器１０３の電力利得の増大を軽減するものである。その結果、本発明の実施の形態１による高周波電力増幅器モジュール１００によれば、上記特許文献３に記載された方法でのパッドの増加としきい値電圧と変化量ＤＩＢＬの測定とＲＦパワーモジュールの組み立て工程で最適な抵抗値の外部抵抗の選択とを不必要とすることが可能となる。
［実施の形態２］
《他の高周波電力増幅器の構成》
図４は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態２による他の高周波電力増幅器の構成を示す図である。
図４に示す本発明の実施の形態２による他の高周波電力増幅器を搭載した携帯電話端末の送信機が、図１に示した本発明の実施の形態１による高周波電力増幅器を搭載した携帯電話端末の送信機と相違するのは、下記の点である。
まず図４に示す本発明の実施の形態２による携帯電話端末の送信機には、無線周波数半導体集積回路(以下、ＲＦＩＣと言う)２００とパワーマネジメントＩＣ３００とが追加されている。
ＲＦＩＣ２００は、ベースバンドプロセッサ(図示せず)から供給されるデジタル送信ベースバンド信号をアナログ送信ベースバンド信号にＤＡ変換して、更にこのアナログ送信ベースバンド信号を直交周波数アップコンバージョンすることによってＲＦ送信信号を生成する。ＲＦＩＣ２００によって生成されたＲＦ送信信号は、高周波電力増幅器モジュール１００のＲＦ信号入力端子１５１に供給される。
また更にＲＦＩＣ２００は、高周波電力増幅器モジュール１００のＲＦ信号出力端子１５２に接続された携帯電話端末の送受信アンテナ(図示せず)によって受信された基地局からのＲＦ受信信号を低雑音増幅して、更にこのＲＦ増幅信号を直交周波数ダウンコンバージョンすることによってアナログ受信ベースバンド信号を生成する。更にＲＦＩＣ２００はアナログ受信ベースバンド信号をデジタル受信ベースバンド信号にＡＤ変換して、このデジタル受信ベースバンド信号をベースバンドプロセッサ(図示せず)に供給する。
パワーマネジメントＩＣ３００は、携帯電話端末に搭載されるバッテリー(図示せず)から動作電圧が供給される。更にパワーマネジメントＩＣ３００は、ＲＦＩＣ２００から供給される電源電圧制御信号Ｖａｄｊに応答して、電力増幅器１０３の電源電圧Ｖｄｄのレベルを制御する。特に、高周波電力増幅器モジュール１００のＲＦ信号出力端子１５２のＲＦ送信出力信号の信号振幅レベルが低い状態で、電力増幅器１０３の電源電圧Ｖｄｄの電圧レベルが低く制御されることによって低出力時の電力付加効率を改善することが可能となる。
更に図１に示した本発明の実施の形態１では、高周波電力増幅器モジュール１００の内部に配置されていたバイアステーブル１１１は、図４に示す本発明の実施の形態２による携帯電話端末の送信機ではＲＦＩＣ２００の内部に配置が変更されている。この変更に従って、図４に示す本発明の実施の形態２では、高周波電力増幅器モジュール１００の内部に制御ロジック回路１１３が配置されている。
従って、図４に示す本発明の実施の形態２では、高周波電力増幅器モジュール１００のＡＤ変換器１１０とＲＦＩＣ２００のバイアステーブル１１１の間に高周波電力増幅器モジュール１００の制御ロジック回路１１３が接続され、ＲＦＩＣ２００のバイアステーブル１１１と高周波電力増幅器モジュール１００のバイアス制御回路１１２との間には高周波電力増幅器モジュール１００の制御ロジック回路１１３が接続されている。
制御ロジック回路１１３は少なくとも６端子を有する回路であり、４つの端子のロジック電圧端子(ＶＩＯ)１５４とクロック信号端子(ＣＬＫ)１５５とデータ信号端子(ＤＡＴＡ)１５６とイネーブル信号端子(ＥＮＡ)１５７とはＲＦＩＣ２００に接続され、１つのバイアス制御端子はバイアス制御回路１１２に接続され、１つのデジタルゲート長モニタ入力端子はＡＤ変換器１１０に接続される。
従って、図４に示した本発明の実施の形態２では、利得ばらつき補正バイアス供給回路１０２は、高周波電力増幅器モジュール１００の内部のＡＤ変換器１１０と、ＲＦＩＣ２００の内部のバイアステーブル１１１と、高周波電力増幅器モジュール１００の内部の制御ロジック回路１１３およびバイアス制御回路１１２とによって構成されている。その結果、高周波電力増幅器モジュール１００の制御ロジック回路１１３は、利得ばらつき補正に関して、高周波電力増幅器モジュール１００の内部のＡＤ変換器１１０およびバイアス制御回路１１２とＲＦＩＣ２００の内部のバイアステーブル１１１の間のデジタルインターフェイスとして機能するものである。
《デジタルインターフェイスによる利得ばらつき補正》
ＲＦＩＣ２００はクロック信号端子(ＣＬＫ)１５５のクロック信号とイネーブル信号端子(ＥＮＡ)１５７のライト・イネーブル信号とデータ信号端子(ＤＡＴＡ)１５６のデータ信号とを制御ロジック回路１１３に供給することによって、制御ロジック回路１１３の内部メモリにデータを任意に書き込むことが可能である。更にＲＦＩＣ２００はクロック信号端子(ＣＬＫ)１５５のクロック信号とイネーブル信号端子(ＥＮＡ)１５７のリード・イネーブル信号とを制御ロジック回路１１３に供給することによって、制御ロジック回路１１３の内部メモリの格納データを任意に読み出すことが可能である。
ゲート長モニタ回路１０１の出力のゲート長モニタ出力電圧はＡＤ変換器１１０によってデジタルゲート長モニタ信号に変換され、制御ロジック回路１１３の内部メモリ回路に格納される。
ＲＦＩＣ２００は制御ロジック回路１１３の内部メモリ回路に格納されたデジタルゲート長モニタ信号をデータ信号端子(ＤＡＴＡ)１５６から読み出して、読み出したデジタルゲート長モニタ信号はバイアステーブル１１１に供給される。すると、バイアステーブル１１１は、供給されたデジタルゲート長モニタ信号の固有値に対応するエントリーから、対応する固有値を有するバイアスデジタル出力情報を出力する。次に、ＲＦＩＣ２００は、バイアステーブル１１１から出力された固有値のバイアスデジタル出力情報を、高周波電力増幅器モジュール１００の制御ロジック回路１１３の上述のデジタルインターフェイスを利用して制御ロジック回路１１３の内部メモリに格納する。更に制御ロジック回路１１３の内部メモリに格納された固有のバイアスデジタル出力情報値は、バイアス制御回路１１２に供給される。するとこの固有のバイアスデジタル出力情報値に応答して、バイアス制御回路１１２は電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスを略一定にするのに最適なバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３を発生する。バイアス制御回路１１２から発生されたバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３はバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１４、５１５、５１６に供給されるので、カレントミラー回路バイアス方式によって電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値が設定される。このアイドル電流の値によって、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍが略一定に設定される。
以上、図４を参照して説明した本発明の実施の形態２によれば、高周波電力増幅器モジュール１００のＲＦ信号出力端子１５２のＲＦ送信出力信号の信号振幅レベルが低い状態で、ＲＦＩＣ２００とパワーマネジメントＩＣ３００の動作によって電力増幅器１０３の電源電圧Ｖｄｄの電圧レベルが低く制御されることによって低出力時の電力付加効率の改善が可能となる。
一方、パワーマネジメントＩＣ３００の電力増幅器１０３の電源電圧Ｖｄｄの動的制御によって、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３の各ドレイン・ソース間電圧Ｖｄｓの変動が発生する。その結果、上記(１)式に従ってドレイン・ソース間電圧Ｖｄｓの変動により、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３の各トランスコンダクタンスｇｍの値が変動することになる。従って、電力増幅器１０３の電源電圧Ｖｄｄの動的制御により、電源電圧Ｖｄｄの各異なった電圧値における各異なったトランスコンダクタンスｇｍと利得ばらつき補正のための各異なったバイアス電流と各異なったアイドル電流が必要となる。
従って、本発明の実施の形態２の更により好適な実施の形態では、パワーマネジメントＩＣ３００にＲＦＩＣ２００から供給される電源電圧制御信号Ｖａｄｊの複数のレベルに対応して、バイアステーブル１１１には複数の変換ページが準備されている。すなわち、電源電圧制御信号Ｖａｄｊの固有のレベルに対応する固有の電源電圧Ｖｄｄの状態では、電源電圧制御信号Ｖａｄｊによって利得ばらつき補正に最適なバイアステーブル１１１の変換ページが選択される。バイアステーブル１１１で選択された利得ばらつき補正に最適な変換ページから、最適な値を有するバイアスデジタル出力情報が出力されることが可能となる。
［実施の形態３］
図５は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態３による更に他の高周波電力増幅器の構成を示す図である。
図５に示す携帯電話端末の送信機に搭載された本発明の実施の形態３による更に他の高周波電力増幅器が、図４に示した携帯電話端末の送信機に搭載された本発明の実施の形態２による他の高周波電力増幅器と相違するのは、下記の点である。
まず図５に示す本発明の実施の形態２による更に他の高周波電力増幅器としての高周波電力増幅器モジュール１００には、電源電圧モニタ回路１２０と温度モニタ回路１３０とが追加されている。
更に、図５に示す本発明の実施の形態２では、高周波電力増幅器モジュール１００のＡＤ変換器１１０は、ゲート長モニタ回路１０１のアナログ出力信号と電源電圧モニタ回路１２０のアナログ出力信号と温度モニタ回路１３０のアナログ出力信号とを時分割ＡＤ変換によってそれぞれデジタル信号に変換するものである。
電源電圧モニタ回路１２０は電源端子１５３の電源電圧Ｖｄｄをモニタすることによって電源電圧モニタ出力信号を出力して、温度モニタ回路１３０は電力増幅器１０３の半導体集積回路の半導体チップの温度をモニタすることによってチップ温度モニタ出力信号を出力する。図５に示す本発明の実施の形態２の高周波電力増幅器モジュール１００でも、以前の実施の形態と全く同様にゲート長モニタ回路１０１からゲート長モニタ出力電圧が出力される。
従って、利得ばらつき補正バイアス供給回路１０２のＡＤ変換器１１０は、ゲート長モニタ回路１０１のゲート長モニタ出力電圧と電源電圧モニタ回路１２０の電源電圧モニタ出力信号と温度モニタ回路１３０のチップ温度モニタ出力信号を時分割ＡＤ変換によってそれぞれデジタル信号に変換する。従って、ゲート長モニタデジタル信号と電源電圧モニタデジタル信号とチップ温度モニタデジタル信号は、制御ロジック回路１１３の内部メモリ回路に順次に格納される。
ＲＦＩＣ２００は制御ロジック回路１１３の内部メモリ回路に格納されたゲート長モニタデジタル信号と電源電圧モニタデジタル信号とチップ温度モニタデジタル信号とをデータ信号端子(ＤＡＴＡ)１５６から順次に読み出し、順次に読み出したこれらのデジタル信号はバイアステーブル１１１に供給される。すると、バイアステーブル１１１の複数の変換ページから電源電圧モニタデジタル信号とチップ温度モニタデジタル信号に従って最適な変換ページが選択され、この選択された最適な変換ページの供給されたゲート長モニタデジタル信号の固有値に対応するエントリーから対応する固有値を有するバイアスデジタル出力情報が出力される。
次に、ＲＦＩＣ２００は、バイアステーブル１１１から出力された固有値のバイアスデジタル出力情報を、高周波電力増幅器モジュール１００の制御ロジック回路１１３のデジタルインターフェイスを利用して制御ロジック回路１１３の内部メモリに格納する。更に制御ロジック回路１１３の内部メモリに格納された固有のバイアスデジタル出力情報値は、バイアス制御回路１１２に供給される。するとこの固有のバイアスデジタル出力情報値に応答して、バイアス制御回路１１２は電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスを略一定にするのに最適なバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３を発生する。バイアス制御回路１１２からのバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３はバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１４、５１５、５１６に供給され、カレントミラー回路バイアス方式によって電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値が設定される。このアイドル電流の値によって、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍが略一定に設定される。
以上図５を参照して説明した本発明の実施の形態３によれば、利得ばらつき補正バイアス供給回路１０２は、ゲート長Ｌの変動と電源電圧Ｖｄｄの変動と半導体集積回路の半導体チップの変動とにも対して、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値を最適に制御するのでランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍを略一定に制御することが可能となる。
また、ＡＤ変換器１１０は、ゲート長モニタ回路１０１のゲート長モニタ出力電圧と電源電圧モニタ回路１２０の電源電圧モニタ出力信号と温度モニタ回路１３０のチップ温度モニタ出力信号を時分割ＡＤ変換によってそれぞれデジタル信号に変換する。従って、ＡＤ変換器１１０は、３個のアナログ信号のＡＤ変換に共用されている。その結果、複数のアナログ信号のＡＤ変換に際して、ＡＤ変換器のチップ占有面積の増大を回避することが可能となる。
［実施の形態４］
図６は、携帯電話端末の送信機に搭載可能とされた本発明の実施の形態４によるまた更に他の高周波電力増幅器の構成を示す図である。
図６に示す携帯電話端末の送信機に搭載された本発明の実施の形態４による更に他の高周波電力増幅器が、図４に示した携帯電話端末の送信機に搭載された本発明の実施の形態２による他の高周波電力増幅器と相違するのは、下記の点である。
まず、図６に示す本発明の実施の形態４による携帯電話端末の送信機では、図４の本発明の実施の形態２で高周波電力増幅器モジュール１００の内部に配置されていたＡＤ変換器１１０がＲＦＩＣ２００の内部に移動されている。従って、ゲート長モニタ回路１０１のゲート長モニタ出力電圧は、高周波電力増幅器モジュール１００の外部配線を介してＲＦＩＣ２００の内部のＡＤ変換器１１０の入力に供給される。
更に、ＲＦＩＣ２００の内部のＡＤ変換器１１０の出力から生成されるゲート長モニタデジタル信号は、ＲＦＩＣ２００の内部配線を介してバイアステーブル１１１に供給される。するとバイアステーブル１１１は、供給されたデジタルゲート長モニタ信号の固有値に対応するエントリーから、対応する固有値を有するバイアスデジタル出力情報を出力する。次にＲＦＩＣ２００は、バイアステーブル１１１から出力された固有値のバイアスデジタル出力情報を、制御ロジック回路１１３の上述のデジタルインターフェイスを利用して制御ロジック回路１１３の内部メモリに格納する。制御ロジック回路１１３の内部メモリに格納された固有のバイアスデジタル出力情報値は、バイアス制御回路１１２に供給される。するとこの固有のバイアスデジタル出力情報値に応答して、バイアス制御回路１１２は電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスを略一定にするのに最適なバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３を発生する。バイアス制御回路１１２から発生されたバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３はバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１４、５１５、５１６に供給されるので、カレントミラー回路バイアス方式によって電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値が設定される。このアイドル電流の値によって、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍが略一定に設定される。
《ゲート長モニタ回路》
図７は、図６に示した本発明の実施の形態４による高周波電力増幅器に含まれたゲート長モニタ回路１０１の構成を示す図である。
図７に示したゲート長モニタ回路１０１は、参照電圧端子４０１、昇圧回路４１０a、４１０ｃ、ゲート電圧端子４５０、ドレイン電圧端子４５１ａ、増幅器複製トランジスタ電流検出回路４２０ａ、ゲート長モニタ回路出力端子４０２を含んでいる。
更に図７に示すゲート長モニタ回路１０１は、差動増幅器４１１a、４１１ｃ、抵抗４１２ａ、４１２ａ’４１２ｃ、４１３ａ、４１３ｃ、４２４ａ、Ｐチャネル型ＭＯＳトランジスタ４２２ａ、４２３ａ、増幅段複製トランジスタとしてのＮチャネル型ＬＤＭＯＳトランジスタ４２１ａ、スイッチ４６０ａを含むものである。尚、Ｎチャネル型ＬＤＭＯＳトランジスタ４２１ａのゲート長は、例えばゲート長ばらつきの影響が顕著な３００ｎｍに設定される一方、Ｐチャネル型ＭＯＳトランジスタ４２２ａ、４２３ａのゲート長は十分に大きい値(例えば２μｍ) に設定されている。
昇圧回路４１０ａは、差動増幅器４１１ａ、スイッチ４６０ａ、抵抗４１２ａ、４１２ａ’、４１３ａを含んでいる。差動増幅器４１１ａの非反転入力端子は参照電圧端子４０１に接続され、反転入力端子はスイッチ４６０ａを介して抵抗４１２ａ、４１２ａ’の一端に接続される一方、抵抗４１３の一端に接続される。抵抗４１２ａ、４１２ａ’の他端は接地電位に接続されて、抵抗４１３の他端は差動増幅器４１１ａの出力端子とドレイン電圧端子４５１aとに接続されている。
昇圧回路４１０ｃは、差動増幅器４１１ｃ、抵抗４１２ｃ、４１３ｃを含んでいる。差動増幅器４１１ｃの非反転入力端子は参照電圧端子４０１入力側に接続され、反転入力端子は抵抗４１２ｃの一端と抵抗４１３ｃの一端とに接続される。抵抗４１２ｃの他端は接地電位に接続され、抵抗４１３ｃの他端は差動増幅器４１１の出力端子とゲート電圧端子４５０とに接続されている。
増幅器複製トランジスタ電流検出回路４２０ａは、増幅器複製トランジスタ４２１ａ、Ｐチャネル型ＭＯＳトランジスタ４２２ａ、Ｐチャネル型ＭＯＳトランジスタ４２３ａ、抵抗４２４ａを含んでいる。増幅器複製トランジスタ電流検出回路４２１ａのゲート端子はゲート電圧端子４５０に接続されて、ソース端子は接地電位に接続されて、ドレイン端子はＰチャネル型ＭＯＳトランジスタ４２２ａのドレイン端子とゲート端子およびＰチャネル型ＭＯＳトランジスタ４２３ａのゲート端子に接続されている。従って、Ｐチャネル型ＭＯＳトランジスタ４２２ａ、４２３ａはカレントミラー接続されており、そのソース端子はドレイン電圧端子４５１ａに接続されている。またＰチャネル型ＭＯＳトランジスタ４２３ａのドレイン端子は、抵抗４２４ａを介して接地される一方、ゲート長モニタ回路出力端子４０２に接続されている。
図７に示した本発明の実施の形態４によるゲート長モニタ回路１０１で、増幅段を複製するＮチャネル型ＬＤＭＯＳトランジスタ４２１ａは電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３と半導体集積回路の同一半導体製造プロセスで形成される。また増幅段を複製するＮチャネル型ＬＤＭＯＳトランジスタ４２１ａは、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３と同一のゲート長のばらつきプロファイルを有している。
増幅段複製トランジスタ４２１ａのゲート端子には、参照電圧Ｖｒｅｆを基準に昇圧回路４１０ｃで昇圧されたゲート電圧Ｖｇｇが供給される。スイッチ４６０ａは最初抵抗４１２ａに接続され、次のタイミングでは抵抗４１２ａ’に接続される。抵抗４１２ａ、４１２ａ’の抵抗値の差によって、スイッチ４６０ａの切り換え動作に応答して、昇圧回路４１０ａの出力電圧端子４５１ａの電圧が切り換えられる。増幅段複製トランジスタ４２１ａのドレイン端子には第１ドレイン電圧Ｖｄｓ１と第２ドレイン電圧Ｖｄｓ２とが順次かつ交互に供給される。従って、上記(４)式と上記(５)式とで与えられる第１電圧信号Ｖｄｅｔ１と第２電圧信号Ｖｄｅｔ２とがゲート長モニタ回路出力端子４０２に順次かつ交互に出力される。
従って、図７に示したゲート長モニタ回路１０１のゲート長モニタ回路出力端子４０２に順次かつ交互に出力される第１電圧信号と第２電圧信号がゲート長モニタ出力電圧として、高周波電力増幅器モジュール１００の外部配線を介してＲＦＩＣ２００の内部のＡＤ変換器１１０の入力に供給される。ＲＦＩＣ２００は内部にデジタル演算回路(図示せず)を含むもので、このデジタル演算回路はＡＤ変換器１１０の第１電圧信号Ｖｄｅｔ１の第１デジタル変換値から第２電圧信号Ｖｄｅｔ２の第２デジタル変換値の減算を実行する。このデジタル演算回路による減算結果は、上記(６)式に従ったゲート長モニタ出力電圧Ｖｍｏｎと同様なゲート長Ｌに対する依存性を持つことが理解される。
図６に示す本発明の実施の形態４による高周波電力増幅器モジュール１００の利得ばらつき補正バイアス供給回路１０２において、デジタル演算回路による減算結果はバイアステーブル１１１に入力される。バイアステーブル１１１はゲート長を反映したデジタル入力値に応答して、バイアス制御回路１１２にバイアスデジタル出力情報を供給する。バイアスデジタル出力情報に応答して、バイアス制御回路１１２は電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスを略一定にするのに最適なバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３を発生する。バイアス制御回路１１２から発生されたバイアス電流Ｉｂｉａｓ１、Ｉｂｉａｓ２、Ｉｂｉａｓ３はバイアス回路のＮチャネル型ＬＤＭＯＳトランジスタ５１４、５１５、５１６に供給されるので、カレントミラー回路バイアス方式によって電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のアイドル電流の値が設定される。このアイドル電流の値によって、電力増幅器１０３の増幅段Ｎチャネル型ＬＤＭＯＳトランジスタ５１１、５１２、５１３のトランスコンダクタンスｇｍが略一定に設定される。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、電力増幅器１０３の増幅トランジスタと増幅段複製トランジスタとは、Ｎチャネル型ＬＤＭＯＳトランジスタに限定されるものではなく、シリコン半導体以外のＧａＡｓ等の化合物半導体集積回路の半導体チップに集積化可能なＨＥＭＴトランジスタやＭＥＳＦＥＴを使用可能であることは言うまでもない。
また更に本発明による高周波電力増幅器は、携帯電話端末の送信機に搭載可能な高周波電力増幅器に限定されるものではなく、無線ＬＡＮ通信端末に搭載可能な高周波電力増幅器に適応可能であることは言うまでもない。
１００…高周波電力増幅器モジュール
１０１…ゲート長モニタ回路
１０２…利得ばらつき補正バイアス供給回路
１０３…電力増幅器
１１０…ＡＤ変換器
１１１…バイアステーブル
１１２…バイアス制御回路
１１３…制御ロジック回路
１２０…電源電圧モニタ回路
１３０…温度モニタ回路
１５１…ＲＦ信号入力端子
１５２…ＲＦ信号出力端子
１５３…電源電圧端子
１５４…ロジック電圧端子
１５５…クロック信号端子
１５６…データ信号端子
１５７…イネーブル信号端子
２００…無線周波数半導体集積回路(ＲＦＩＣ)
３００…パワーマネジメントＩＣ３００
４０１…参照電圧端子４０１
４０２…ゲート長モニタ回路出力端子
４１０…昇圧回路４１０昇圧回路
４１１…差動増幅器
４１２〜４１３…抵抗
４２０…増幅器複製トランジスタ電流検出回路
４２１…増幅器複製トランジスタ
４２２…Ｐチャネル型ＭＯＳトランジスタ
４２３…Ｐチャネル型ＭＯＳトランジスタ
４２４…抵抗
４４０…電圧差出力回路
４４１…差動増幅器
４５０…ゲート電圧端子
４５１…ドレイン電圧端子
４５５…増幅器複製トランジスタ電流モニタ電圧端子
４６０…スイッチ４６０
５０１…ＲＦ入力端子
５０２…ＲＦ出力端子
５０３…電源電圧端子
５０４〜５０６…バイアス電流端子
５１１…１段目電力増幅器
５１１…２段目電力増幅器
５１３…３段目電力増幅器
５１４〜５１６…Ｎチャネル型ＬＤＭＯＳトランジスタ
５１７〜５１９…抵抗
５２０〜５２２…チョークインダクタ
５３０〜５３３…整合回路

Claims (20)

  1. カレントミラー接続されたバイアス電界効果トランジスタおよび電力増幅電界効果トランジスタと、バイアス制御回路とを半導体チップ上に具備する高周波電力増幅器であって、
    前記電力増幅電界効果トランジスタは、接地電位に接続可能なソース端子と、高周波入力信号が供給可能なゲート端子と、高周波増幅出力信号が生成可能なドレイン端子とを持ち、
    前記バイアス電界効果トランジスタには前記バイアス制御回路から生成されるバイアス電流が供給可能とされ、前記バイアス電界効果トランジスタのゲート・ソース間電圧は前記電力増幅電界効果トランジスタの前記ゲート端子と前記ソース端子の間に供給可能とされ、
    前記半導体チップ上に、増幅器複製トランジスタを有するゲート長モニタ回路を、更に具備して、
    前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは前記半導体チップ上に同一半導体製造プロセスで形成されることによって、前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは略同一のゲート長のばらつきを有して、
    前記ゲート長モニタ回路は、前記増幅器複製トランジスタによって検出される前記ゲート長に依存した検出電圧を生成して、
    前記ゲート長モニタ回路によって生成された前記検出電圧が前記バイアス制御回路を制御して、前記ゲート長がばらつきを持つ際に、前記検出電圧に従って前記バイアス制御回路が前記バイアス電流の値を制御することによって前記電力増幅電界効果トランジスタのトランスコンダクタンスの前記ゲート長の依存性を補償する
    ことを特徴とする高周波電力増幅器。
  2. 請求項１において、
    前記ゲート長が減少する際には、前記検出電圧の増加に従って前記バイアス制御回路が前記バイアス電流の前記値を減少することによって前記電力増幅電界効果トランジスタの前記トランスコンダクタンスの増大を補償する
    ことを特徴とする高周波電力増幅器。
  3. 請求項２において、
    前記電力増幅電界効果トランジスタは、前記高周波電力増幅器の多段増幅器を構成する複数の電力増幅電界効果トランジスタであり、
    前記バイアス電界効果トランジスタは、前記高周波電力増幅器の前記多段増幅器の前記複数の電力増幅電界効果トランジスタとそれぞれカレントミラー接続された複数のバイアス電界効果トランジスタであり、
    前記バイアス制御回路の前記バイアス電流は、前記複数のバイアス電界効果トランジスタに供給可能な複数のバイアス電流である
    ことを特徴とする高周波電力増幅器。
  4. 請求項３において、
    前記高周波電力増幅器の前記多段増幅器は、各段間に整合回路を含む
    ことを特徴とする高周波電力増幅器。
  5. 請求項４において、
    前記ゲート長モニタ回路によって生成された前記検出電圧は、前記増幅器複製トランジスタのドレイン端子に相違する電圧レベルのドレイン電圧を供給した際に前記増幅器複製トランジスタに流れる相違するドレイン電流の差分が電圧に変換される
    ことを特徴とする高周波電力増幅器。
  6. 請求項５において、
    前記ゲート長モニタ回路によって生成された前記検出電圧はＡＤ変換器の入力端子に供給可能とされ、前記ＡＤ変換器の出力端子に変換デジタル値が生成可能とされ、
    前記変換デジタル値は変換テーブルの入力端子に供給可能とされ、前記変換テーブルの出力端子にバイアスデジタル情報が生成可能とされ、
    前記バイアスデジタル情報が、前記バイアス制御回路に供給可能である
    ことを特徴とする高周波電力増幅器。
  7. 請求項６において、
    前記半導体チップ上に、前記ＡＤ変換器と前記変換テーブルとを更に具備する
    ことを特徴とする高周波電力増幅器。
  8. 請求項６において、
    前記半導体チップ上に、温度モニタ回路と電源電圧モニタ回路とを更に具備して、
    前記温度モニタ回路は、前記半導体チップのチップ温度をモニタすることによってチップ温度モニタ出力信号を生成して、
    前記電源電圧モニタ回路は、前記多段増幅器に供給される電源電圧をモニタすることによって電源電圧モニタ出力信号を生成して、
    前記ＡＤ変換器は、前記ゲート長モニタ回路によって生成された前記検出電圧と、前記チップ温度モニタ出力信号と、前記電源電圧モニタ出力信号とを時分割でそれぞれデジタル信号に変換する
    ことを特徴とする高周波電力増幅器。
  9. 請求項６において、
    前記半導体チップ上に、前記ＡＤ変換器と制御ロジック回路とを更に具備して、
    前記制御ロジック回路は、前記半導体チップの外部の無線周波数半導体集積回路とデジタルインターフェイスによって接続可能され、
    前記制御ロジック回路は、前記無線周波数半導体集積回路の半導体チップに内蔵される前記変換テーブルの前記入力端子に前記デジタルインターフェイスによって前記ＡＤ変換器の前記変換デジタル値を供給可能とされ、
    前記制御ロジック回路は、前記変換テーブルの前記バイアスデジタル情報を前記デジタルインターフェイスによって前記バイアス制御回路に供給可能である
    ことを特徴とする高周波電力増幅器。
  10. 請求項９において、
    前記半導体チップ上に、温度モニタ回路と電源電圧モニタ回路とを更に具備して、
    前記温度モニタ回路は、前記半導体チップのチップ温度をモニタすることによってチップ温度モニタ出力信号を生成して、
    前記電源電圧モニタ回路は、前記多段増幅器に供給される電源電圧をモニタすることによって電源電圧モニタ出力信号を生成して、
    前記ＡＤ変換器は、前記ゲート長モニタ回路によって生成された前記検出電圧と、前記チップ温度モニタ出力信号と、前記電源電圧モニタ出力信号とを時分割でそれぞれデジタル信号に変換する
    ことを特徴とする高周波電力増幅器。
  11. 請求項６において、
    前記半導体チップ上に、制御ロジック回路を更に具備して、
    前記制御ロジック回路は、前記半導体チップの外部の無線周波数半導体集積回路とデジタルインターフェイスによって接続可能され、
    前記無線周波数半導体集積回路の半導体チップには、前記ＡＤ変換器と前記変換テーブルとが内蔵可能とされ、
    前記ゲート長モニタ回路によって生成された前記検出電圧は、前記無線周波数半導体集積回路の前記半導体チップの前記ＡＤ変換器の前記入力端子に供給可能とされて、前記ＡＤ変換器の前記出力端子に前記変換デジタル値が生成可能とされ、
    前記変換デジタル値は前記変換テーブルの前記入力端子に供給可能とされ、前記変換テーブルの前記出力端子にバイアスデジタル情報が生成可能とされ、
    前記制御ロジック回路は、前記変換テーブルの前記バイアスデジタル情報を前記デジタルインターフェイスによって前記バイアス制御回路に供給可能である
    ことを特徴とする高周波電力増幅器。
  12. カレントミラー接続されたバイアス電界効果トランジスタおよび電力増幅電界効果トランジスタと、バイアス制御回路とを半導体チップ上に具備する高周波電力増幅器の動作方法であって、
    前記電力増幅電界効果トランジスタは、接地電位に接続可能なソース端子と、高周波入力信号が供給可能なゲート端子と、高周波増幅出力信号が生成可能なドレイン端子とを持ち、
    前記バイアス電界効果トランジスタには前記バイアス制御回路から生成されるバイアス電流が供給可能とされ、前記バイアス電界効果トランジスタのゲート・ソース間電圧は前記電力増幅電界効果トランジスタの前記ゲート端子と前記ソース端子の間に供給可能とされ、
    前記半導体チップ上に、増幅器複製トランジスタを有するゲート長モニタ回路を、更に具備して、
    前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは前記半導体チップ上に同一半導体製造プロセスで形成されることによって、前記増幅器複製トランジスタと前記バイアス電界効果トランジスタと前記電力増幅電界効果トランジスタは略同一のゲート長のばらつきを有して、
    前記ゲート長モニタ回路は、前記増幅器複製トランジスタによって検出される前記ゲート長に依存した検出電圧を生成して、
    前記ゲート長モニタ回路によって生成された前記検出電圧が前記バイアス制御回路を制御して、前記ゲート長がばらつきを持つ際に、前記検出電圧に従って前記バイアス制御回路が前記バイアス電流の値を制御することによって前記電力増幅電界効果トランジスタのトランスコンダクタンスの前記ゲート長の依存性を補償する
    ことを特徴とする高周波電力増幅器の動作方法。
  13. 請求項１２において、
    前記ゲート長が減少する際には、前記検出電圧の増加に従って前記バイアス制御回路が前記バイアス電流の前記値を減少することによって前記電力増幅電界効果トランジスタの前記トランスコンダクタンスの増大を補償する
    ことを特徴とする高周波電力増幅器の動作方法。
  14. 請求項１３において、
    前記電力増幅電界効果トランジスタは、前記高周波電力増幅器の多段増幅器を構成する複数の電力増幅電界効果トランジスタであり、
    前記バイアス電界効果トランジスタは、前記高周波電力増幅器の前記多段増幅器の前記複数の電力増幅電界効果トランジスタとそれぞれカレントミラー接続された複数のバイアス電界効果トランジスタであり、
    前記バイアス制御回路の前記バイアス電流は、前記複数のバイアス電界効果トランジスタに供給可能な複数のバイアス電流である
    ことを特徴とする高周波電力増幅器の動作方法。
  15. 請求項１４において、
    前記高周波電力増幅器の前記多段増幅器は、各段間に整合回路を含む
    ことを特徴とする高周波電力増幅器の動作方法。
  16. 請求項１５において、
    前記ゲート長モニタ回路によって生成された前記検出電圧は、前記増幅器複製トランジスタのドレイン端子に相違する電圧レベルのドレイン電圧を供給した際に前記増幅器複製トランジスタに流れる相違するドレイン電流の差分が電圧に変換される
    ことを特徴とする高周波電力増幅器の動作方法。
  17. 請求項１６において、
    前記ゲート長モニタ回路によって生成された前記検出電圧はＡＤ変換器の入力端子に供給可能とされ、前記ＡＤ変換器の出力端子に変換デジタル値が生成可能とされ、
    前記変換デジタル値は変換テーブルの入力端子に供給可能とされ、前記変換テーブルの出力端子にバイアスデジタル情報が生成可能とされ、
    前記バイアスデジタル情報が、前記バイアス制御回路に供給可能である
    ことを特徴とする高周波電力増幅器の動作方法。
  18. 請求項１７において、
    前記半導体チップ上に、前記ＡＤ変換器と前記変換テーブルとを更に具備する
    ことを特徴とする高周波電力増幅器の動作方法。
  19. 請求項１７において、
    前記半導体チップ上に、前記ＡＤ変換器と制御ロジック回路とを更に具備して、
    前記制御ロジック回路は、前記半導体チップの外部の無線周波数半導体集積回路とデジタルインターフェイスによって接続可能され、
    前記制御ロジック回路は、前記無線周波数半導体集積回路の半導体チップに内蔵される前記変換テーブルの前記入力端子に前記デジタルインターフェイスによって前記ＡＤ変換器の前記変換デジタル値を供給可能とされ、
    前記制御ロジック回路は、前記変換テーブルの前記バイアスデジタル情報を前記デジタルインターフェイスによって前記バイアス制御回路に供給可能である
    ことを特徴とする高周波電力増幅器の動作方法。
  20. 請求項１７において、
    前記半導体チップ上に、制御ロジック回路を更に具備して、
    前記制御ロジック回路は、前記半導体チップの外部の無線周波数半導体集積回路とデジタルインターフェイスによって接続可能され、
    前記無線周波数半導体集積回路の半導体チップには、前記ＡＤ変換器と前記変換テーブルとが内蔵可能とされ、
    前記ゲート長モニタ回路によって生成された前記検出電圧は、前記無線周波数半導体集積回路の前記半導体チップの前記ＡＤ変換器の前記入力端子に供給可能とされて、前記ＡＤ変換器の前記出力端子に前記変換デジタル値が生成可能とされ、
    前記変換デジタル値は前記変換テーブルの前記入力端子に供給可能とされ、前記変換テーブルの前記出力端子にバイアスデジタル情報が生成可能とされ、
    前記制御ロジック回路は、前記変換テーブルの前記バイアスデジタル情報を前記デジタルインターフェイスによって前記バイアス制御回路に供給可能である
    ことを特徴とする高周波電力増幅器の動作方法。
JP2010041615A 2010-02-26 2010-02-26 高周波電力増幅器およびその動作方法 Expired - Fee Related JP5404473B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010041615A JP5404473B2 (ja) 2010-02-26 2010-02-26 高周波電力増幅器およびその動作方法
US13/029,184 US8183925B2 (en) 2010-02-26 2011-02-17 High frequency power amplifier and operating method thereof
CN201110048769.7A CN102170270B (zh) 2010-02-26 2011-02-25 高频功率放大器及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010041615A JP5404473B2 (ja) 2010-02-26 2010-02-26 高周波電力増幅器およびその動作方法

Publications (2)

Publication Number Publication Date
JP2011182018A JP2011182018A (ja) 2011-09-15
JP5404473B2 true JP5404473B2 (ja) 2014-01-29

Family

ID=44491274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010041615A Expired - Fee Related JP5404473B2 (ja) 2010-02-26 2010-02-26 高周波電力増幅器およびその動作方法

Country Status (3)

Country Link
US (1) US8183925B2 (ja)
JP (1) JP5404473B2 (ja)
CN (1) CN102170270B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8608376B2 (en) * 2010-05-26 2013-12-17 Board Of Trustees Of The University Of Arkansas Method for modeling and parameter extraction of LDMOS devices
US8531240B2 (en) * 2011-01-28 2013-09-10 Rf Micro Devices, Inc. Collector boost
US8476979B1 (en) * 2011-07-07 2013-07-02 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration High-efficiency power module
JP5942371B2 (ja) * 2011-09-21 2016-06-29 富士通株式会社 化合物半導体装置及びその製造方法
JP5831511B2 (ja) 2013-08-26 2015-12-09 株式会社村田製作所 高周波電力増幅器
US9568511B2 (en) 2014-03-13 2017-02-14 Applied Micro Circuits Corporation High frequency voltage supply monitor
US9184716B2 (en) * 2014-03-28 2015-11-10 Advanced Semiconductor Engineering Inc. Low noise amplifier and receiver
US9379669B2 (en) * 2014-05-14 2016-06-28 Telefonaktiebolaget Lm Ericsson (Publ) Method for class-B amplifier mismatch correction
US9654063B2 (en) * 2014-11-19 2017-05-16 Panasonic Intellectual Property Management Co., Ltd. Bias circuit for use with amplifier circuit, control method thereof, and signal amplifier
WO2016176673A1 (en) 2015-04-30 2016-11-03 Gigpeak, Inc. Gaas/sige-bicmos-based transceiver system-in-package for e-band frequency applications
CN105337581B (zh) * 2015-05-21 2018-12-04 络达科技股份有限公司 一种提高功率放大电路稳定性的方法
US9685907B2 (en) 2015-06-30 2017-06-20 Texas Instruments Incorporated Variable gain power amplifiers
US9843292B2 (en) * 2015-10-14 2017-12-12 Knowles Electronics, Llc Method and apparatus for maintaining DC bias
KR101746107B1 (ko) * 2016-04-12 2017-06-14 (주)에프씨아이 적응형 전력증폭기 및 이를 포함하는 rf 송신기
JP2018042100A (ja) 2016-09-07 2018-03-15 株式会社村田製作所 送信モジュール及び送受信モジュール
CN107395130B (zh) * 2017-06-12 2023-04-07 唯捷创芯(天津)电子技术股份有限公司 具有高线性度和功率附加效率的射频功放模块及实现方法
CN107154785B (zh) * 2017-06-29 2023-12-01 广州慧智微电子股份有限公司 一种控制电路、功率放大电路及方法
JP2021511722A (ja) * 2018-01-18 2021-05-06 ヴィアサット, インコーポレイテッドViaSat, Inc. モジュール化電力増幅器デバイス及びアーキテクチャ
US10972060B2 (en) * 2018-09-14 2021-04-06 Murata Manufacturing Co., Ltd. Radio frequency power amplifier and power amplifier module
JP7419656B2 (ja) * 2019-02-05 2024-01-23 株式会社村田製作所 電流制御回路及び電力増幅回路
WO2020163821A1 (en) * 2019-02-07 2020-08-13 Tubis Technology Constant gain and self-calibration technique for rf amplifier
CN110311693A (zh) * 2019-08-01 2019-10-08 江西联智集成电路有限公司 一种功率放大器芯片及无线电发射器
US11264954B2 (en) 2019-11-14 2022-03-01 Analog Devices, Inc. Thermal temperature sensors for power amplifiers
CN115360988B (zh) * 2020-04-30 2024-05-28 新唐科技日本株式会社 功率放大装置
CN112803905B (zh) * 2021-04-14 2021-09-28 广州慧智微电子有限公司 一种补偿电路
CN113258888A (zh) * 2021-06-25 2021-08-13 杭州中科微电子有限公司 一种应用于高线性功率放大器的自动调整偏置电路
CN113411054B (zh) * 2021-08-19 2021-11-19 深圳飞骧科技股份有限公司 射频放大器及其输出1dB压缩点动态调整电路
CN117394808B (zh) * 2023-12-06 2024-03-26 烟台睿创微纳技术股份有限公司 一种功率放大器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112614A (ja) * 1996-10-07 1998-04-28 Hitachi Ltd バイアス電流供給方法およびその回路
JP2001203591A (ja) * 2000-01-18 2001-07-27 Hitachi Kokusai Electric Inc 送信装置
JP3543719B2 (ja) * 2000-02-22 2004-07-21 日本電気株式会社 電界効果トランジスタを用いる差動増幅器の変動補償システム及び方法
JP3849839B2 (ja) * 2000-03-08 2006-11-22 横河電機株式会社 増幅回路
JP3659630B2 (ja) * 2000-09-27 2005-06-15 株式会社東芝 電圧参照回路およびそれを用いた半導体回路装置
JP2003037454A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 高周波電力増幅回路
JP2004193846A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 高周波電力増幅用電子部品および無線通信システム
JP2005020518A (ja) 2003-06-27 2005-01-20 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品並びにその製造方法
US7304539B2 (en) * 2003-10-16 2007-12-04 Renesas Technology Corporation High frequency power amplifier circuit and electronic component for high frequency power amplifier
JP2005123861A (ja) * 2003-10-16 2005-05-12 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品
JP4322095B2 (ja) 2003-11-12 2009-08-26 株式会社ルネサステクノロジ 高周波電力増幅器モジュール
JP2005229268A (ja) * 2004-02-12 2005-08-25 Renesas Technology Corp 高周波電力増幅回路および無線通信システム
JP2006094076A (ja) * 2004-09-24 2006-04-06 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品
JP2006352241A (ja) * 2005-06-13 2006-12-28 Renesas Technology Corp 高周波増幅回路および高周波電力増幅モジュール
JP4632882B2 (ja) * 2005-07-05 2011-02-16 ルネサスエレクトロニクス株式会社 高周波電力増幅器および無線通信装置

Also Published As

Publication number Publication date
US20110210795A1 (en) 2011-09-01
CN102170270A (zh) 2011-08-31
CN102170270B (zh) 2016-06-29
US8183925B2 (en) 2012-05-22
JP2011182018A (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5404473B2 (ja) 高周波電力増幅器およびその動作方法
US7443245B2 (en) High frequency power amplifier circuit and electronic component for high frequency power amplifier
US7639081B2 (en) Biasing scheme for low-voltage MOS cascode current mirrors
US8648656B2 (en) Low-noise amplifier with through-mode
JP5833370B2 (ja) 高周波回路
JP3942007B2 (ja) 高周波電力増幅回路
US10637406B2 (en) Power amplifier module
JP5854372B2 (ja) 電力増幅モジュール
US20070008037A1 (en) High frequency power amplifier circuit and radio communication system
US20040090267A1 (en) High-frequency power amplification electronic part and wireless communication system
US7310017B2 (en) Operational amplifier circuit
KR100547236B1 (ko) 전력증폭기에서의 바이어스 안정화 회로
US6426678B1 (en) High power amplifier system having low power consumption and high dynamic range
US7459976B2 (en) Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit
US7425868B2 (en) Apparatus and method for canceling DC output offset
JP2005123861A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
JP5278756B2 (ja) 増幅器およびそれを使用したｒｆパワーモジュール
US20230049170A1 (en) Power amplifier device
KR100475405B1 (ko) 보상회로를 갖는 가변이득증폭기
JP2005123860A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
KR101350555B1 (ko) 부궤환 저잡음 증폭기
JP5858281B2 (ja) 半導体装置
JP2005197904A (ja) 増幅器及び半導体集積回路
US20040072554A1 (en) Automatic-bias amplifier circuit
JP2009171338A (ja) 減衰補償回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees