JP2004193846A - 高周波電力増幅用電子部品および無線通信システム - Google Patents

Abstract

【課題】複数の電力増幅用トランジスタが縦続接続された多段構成の高周波電力増幅回路において、出力電力レベルが低い領域での信号の歪みを小さくし電力効率を向上させる。
【解決手段】複数の電力増幅用トランジスタ（Ｑ１，Ｑ２，Ｑ３）が縦続接続された高周波電力増幅用電子部品において、最終段の電力増幅用トランジスタのゲート入力を１００Ω以下の抵抗値の抵抗素子（Ｒ２）を介してゲート端子に受ける出力レベル検出用トランジスタ（Ｑ４）を設け、該トランジスタにより検出した電流を電圧に変換し、該電圧と出力制御電圧とを誤差アンプ（ＥＲＡ１）で比較して電位差に応じた電圧を各増幅段の電力増幅用トランジスタ（Ｑ１，Ｑ２，Ｑ３）のゲート端子に印加してアイドル電流を流すようにした。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話機等の無線通信システムに使用され高周波信号を増幅して出力する高周波電力増幅回路および該高周波電力増幅回路を組み込んだ電子部品に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行ない検出した出力レベルに応じて多段構成の高周波電力増幅回路の各増幅段にフィードバックをかけてそれぞれのバイアスを制御する無線通信システムにおいて出力電力が低い領域での信号の歪みを小さくし電力効率を向上させる技術に関する。
【０００２】
【従来の技術】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信部には、送信信号を変調する変調回路と変調後の信号を増幅する高周波電力増幅回路（パワーアンプ）とが組み込まれている。従来の無線通信装置には、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの要求出力レベルに応じて高周波電力増幅回路の増幅率を制御するため、アンテナの出力パワー（電力）のレベルを検出して帰還をかけることが行なわれている（例えば、特許文献１参照）。そして、出力パワーレベルの検出は、従来は一般に、カプラや検波回路などを使用して行なっている。
【０００３】
また、従来の無線通信装置における高周波電力増幅回路は、複数の電力増幅用トランジスタが多段（一般には３段が多い）に接続された構成を有しており、高周波電力増幅回路の増幅率の制御は、図８に示すように、出力制御電圧Ｖａｐｃを抵抗Ｒ１１〜Ｒ１９で分割した電圧Ｖｇ１，Ｖｇ２，Ｖｇ３を高周波電力増幅回路の各増幅段のトランジスタＱ１〜Ｑ３のゲート端子（バイポーラ・トランジスタではベース端子）に印加することで行なわれている。
【０００４】
【特許文献１】
特開２００１−７６５７号公報
【０００５】
【発明が解決しようとする課題】
従来の抵抗分割で各増幅段のバイアス電圧を与えるようにしたシステムでは、一般に最大出力電力の時に各増幅段のトランジスタＱ１〜Ｑ３の増幅率が電力効率を良好にするのに最適の比になるよう各ゲートバイアス電圧Ｖｇ１〜Ｖｇ３を生成する抵抗Ｒ１１〜Ｒ１９の比が設定されている。具体的には、図９に示されているように、初段と２段目のゲートバイアス電圧Ｖｇ１，Ｖｇ２は若干Ｖｇ１の方が高いがほぼ等しくされ、最終段のゲートバイアス電圧Ｖｇ３は初段や２段目のゲートバイアス電圧Ｖｇ１，Ｖｇ２よりも高くなるように設定される。そして、抵抗分割で各増幅段のバイアス電圧を与えるようにした上記従来のシステムでは、最大出力電力よりも低い領域では各ゲートバイアス電圧Ｖｇ１〜Ｖｇ３は出力制御電圧Ｖａｐｃに比例して変化することとなる。
【０００６】
しかしながら、多段構成の高周波電力増幅回路においては、各段のバイアス電圧Ｖｇ１〜Ｖｇ３を出力制御電圧Ｖａｐｃに比例して変化させた場合、各段の増幅用トランジスタに流れるアイドル電流（入力信号Ｐｉｎが入っていないときのドレイン電流）Ｉｄｄ１〜Ｉｄｄ３は、図１０に示すように指数関数的に変化する。そのため、上述のように最大出力電力の時に各増幅段のトランジスタＱ１〜Ｑ３の増幅率が最適の比になるよう各ゲートバイアス電圧Ｖｇ１〜Ｖｇ３の比が設定されていると、出力電力が低い領域ではアイドル電流Ｉｄｄ１，Ｉｄｄ２がかなり小さくなってしまい、信号の歪みが大きくなるとともに電力効率も低下するという不具合があることが分かった。
【０００７】
本発明の目的は、複数の電力増幅用トランジスタが縦続接続された多段構成の高周波電力増幅回路において、出力電力レベルが低い領域でも最終段よりも前段にある増幅用トランジスタにアイドル電流が充分に流れるようにして信号の歪みを小さくし電力効率を向上させることができるようにすることにある。
【０００８】
本発明の他の目的は、出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行なう無線通信システムを構成する高周波電力増幅用電子部品において、出力の直流成分のみならず交流成分も考慮して各増幅段にフィードバックをかけることにより、各増幅段のトランジスタのアイドル電流を要求出力レベルが小さい領域から大きい領域に渡って適切な配分で流せるようにして信号の歪みを小さくし電力効率を向上させることにある。
【０００９】
本発明のさらに他の目的は、出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行なう無線通信システムを構成する高周波電力増幅用電子部品において、最終段のトランジスタのアイドル電流に比例したアイドル電流を前段のトランジスタに流せるようにして、出力電力レベルが高い領域における特性をあまり損なわずに出力電力レベルが低い領域における信号の歪みを小さくし電力効率を向上させることにある。
【００１０】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、複数の電力増幅用トランジスタが縦続接続された高周波電力増幅用電子部品において、最終段の電力増幅用トランジスタのゲート入力を１００Ω以下さらに望ましくは５０Ω以下の抵抗値の抵抗素子を介してゲート端子に受ける出力レベル検出用トランジスタを設け、該トランジスタにより検出した電流を電圧に変換し、該電圧と出力制御電圧とを誤差アンプで比較して電位差に応じた電圧を各増幅段の電力増幅用トランジスタのゲート端子に印加してアイドル電流を流すようにしたものである。
【００１２】
上記した手段によれば、最終段の電力増幅用トランジスタのゲート端子と出力レベル検出用トランジスタのゲート端子との間に設けられた抵抗素子の抵抗値が１００Ω以下のような小さな値とされているため、最終段の電力増幅用トランジスタのゲートに入力される信号の直流成分のみならず交流成分も出力レベル検出用トランジスタのゲート端子に伝達され、これにより交流成分を含んでフィードバックをかけることができ、直流成分のみ検出してフィードバックをかける場合に比べて低出力レベルの領域で初段側の増幅段に流れる電流を多くすることができる。その結果、信号の歪みを小さくし電力効率を向上させることができるようになる。
【００１３】
また、望ましくは、上記出力レベル検出用トランジスタにより検出された電圧と出力制御電圧との電位差を増幅する前記誤差アンプの出力は最終段の電力増幅用トランジスタのゲート入力側へフィードバックさせ、上記誤差アンプとは別個の誤差アンプを設けて該誤差アンプには上記最終段用の誤差アンプの出力電圧を基準電圧として入力し前段の電力増幅用トランジスタのゲート入力電圧を他方の比較電圧として入力してそれらの電位差に応じた電圧を前段の電力増幅用トランジスタのゲート入力側へフィードバックさせるように構成する。これにより、製造バラツキに関わらず最終段の電力増幅用トランジスタのアイドル電流に比例した正確なアイドル電流を前段の電力増幅用トランジスタに流すことができる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した高周波電力増幅回路（以下、パワーアンプと称する）とそのバイアス生成回路の第１の実施例を示す。
図１において、Ｑ１は入力高周波信号Ｐｉｎを増幅する１段目の増幅段を構成する電力増幅用トランジスタ、Ｑ２はＱ１のドレイン電圧がゲート端子に入力されるように接続された２段目の増幅段を構成する電力増幅用トランジスタ、Ｑ３はＱ２のドレイン電圧がゲート端子に入力されるように接続された最終増幅段の電力増幅用トランジスタ、Ｌ１〜Ｌ３は電源電圧端子Ｖｄｄと各増幅段の電力増幅用トランジスタＱ１〜Ｑ３のドレイン端子との間に接続されたインダクタンス素子、ＭＮ１〜ＭＮ３は前段の電力増幅用トランジスタと次段の電力増幅用トランジスタとの間に接続されたインピーダンス整合回路、ＣＤＣ１〜ＣＤＣ４は直流成分を遮断する容量素子である。
【００１５】
電力増幅用トランジスタＱ１〜Ｑ３は、図１の実施例ではＭＯＳＦＥＴが使用されているが、バイポーラ・トランジスタやＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等他のトランジスタを用いて良い。インピーダンス整合回路ＭＮ１〜ＭＮ３は、伝送線路と該伝送線路の所定の箇所と接地点との間に接続された容量素子とから構成することができる。インダクタンス素子Ｌ１〜Ｌ３は、基本波の１／４波長の電気長を有するλ／４伝送線路を用いることができる。
【００１６】
また、図１において、Ｑ４は抵抗Ｒ２を介して最終増幅段の電力増幅用トランジスタＱ３と同一の信号がゲート端子に印加されたＭＯＳＦＥＴからなる出力レベル検出用トランジスタ、Ｑ５は抵抗Ｒ３を介してトランジスタＱ４と直列に接続されたカレントミラー用トランジスタ、Ｑ６はトランジスタＱ４とカレントミラー接続されたトランジスタ、Ｒ４は該トランジスタＱ６のドレイン端子と接地点との間に接続された電流−電圧変換用のセンス抵抗である。
【００１７】
さらに、この実施例においては、トランジスタＱ４とゲート共通接続された第２のカレントミラー用トランジスタＱ７と、該トランジスタＱ７のドレイン端子と接地点との間に接続された電流−電圧変換用の抵抗Ｒ５とが設けられている。トランジスタＱ４〜Ｑ７と抵抗Ｒ２〜Ｒ５により電流検出型の出力レベル検出回路ＯＤＴ１が構成される。抵抗Ｒ２〜Ｒ５のうちＲ４とＲ５は比較的精度が高いものが必要であるため、外付け素子で構成されている。
【００１８】
上記出力レベル検出用トランジスタＱ４は、電力増幅用トランジスタＱ３の数十〜数百分の１の大きさに形成されて、電力増幅用トランジスタＱ３のドレイン電流Ｉｄｄが数Ａ（アンペア）のときＱ４の電流が数ｍＡ〜数１０ｍＡとなるように設計される。出力レベル検出用トランジスタＱ４とカレントミラー用トランジスタＱ５は、Ｎ−ＭＯＳとＰ−ＭＯＳの持つ相互コンダクタンスの相違に応じてサイズ比が決定され、最大出力の時にもＱ５が飽和しないように設計される。また、この実施例では、カレントミラー用トランジスタＱ５とＱ６のサイズ比（ゲート長が等しい場合はゲート幅の比）はほぼ１：１である。
【００１９】
これにより、出力レベル検出回路ＯＤＴ１のトランジスタＱ６に流れる電流は、電力増幅用トランジスタＱ３のドレイン電流Ｉｄｄに比べてはるかに小さな値（Ｑ３とＱ４の比によって決まる値）とされる。そして、トランジスタＱ６に流れる電流がセンス抵抗Ｒ４に流されるため、センス抵抗Ｒ４で変換された検出電圧Ｖｄｅｔは電力増幅用トランジスタＱ３の出力電力と相関のある電圧となる。Ｑ６とＱ７とは１：１のようなサイズ比、またはｎ：１（ｎ＞１）のようなサイズ比に設定される。
【００２０】
この出力レベル検出回路ＯＤＴ１により検出された電圧Ｖｄｅｔが誤差アンプＥＲＡ１に供給されて、マイクロプロセッサなどの制御回路などから供給される出力レベルを示す信号Ｖｒａｍｐと比較され、ＶｄｅｔとＶｒａｍｐの電位差に応じた電圧が誤差アンプＥＲＡ１から出力され、抵抗Ｒ１を介して最終段の電力増幅用トランジスタＱ３のゲート端子にバイアス電圧として印加されている。なお、誤差アンプＥＲＡ１の出力がフィードバックされるノードは、電力増幅用トランジスタＱ３のゲート端子に限定されず、インピーダンス整合回路ＭＮ２内の伝送線路と容量素子との接続ノードあるいは直流カットの容量ＣＤＣ３とインピーダンス整合回路ＭＮ２との接続ノードであっても良い。抵抗Ｒ１の値は１ｋΩ程度が望ましい。
【００２１】
さらに、この実施例では、上記電流−電圧変換用の抵抗Ｒ５の変換電圧が非反転入力端子に印加された第２の誤差アンプＥＲＡ２と、初段の電力増幅用トランジスタＱ１の電流を検出する電流検出用トランジスタＱ８と該トランジスタＱ８により検出された電流に比例した電流を流すカレントミラー回路とからなる検出回路ＯＤＴ２と、検出された電流を電圧に変換する電流−電圧変換用抵抗Ｒ９とが設けられている。
【００２２】
そして、この電流−電圧変換用抵抗Ｒ９の変換電圧が第２の誤差アンプＥＲＡ２の反転入力端子に入力され、出力レベル検出回路ＯＤＴ１の抵抗Ｒ５で変換された電圧との電位差に応じた電圧が誤差アンプＥＲＡ２から出力され、抵抗Ｒ６を介して初段の電力増幅用トランジスタＱ１のゲート端子に印加され、Ｑ１のアイドル電流を制御するように構成されている。これにより、抵抗Ｒ９には抵抗Ｒ５に流れる電流と同一の大きさの電流が流され、トランジスタＱ８にはＱ４の電流に比例した電流が流される。これによって、電力増幅用トランジスタＱ１と電流検出用トランジスタＱ８とのサイズ比をＭ：１とすると、Ｑ１にはＱ８に流れる電流のＭ倍の電流が流される。
【００２３】
さらに、この実施例では、特に制限されるものでないが、誤差アンプＥＲＡ２から出力された電圧が抵抗Ｒ７を介して２段目の電力増幅用トランジスタＱ２のゲート端子に印加され、誤差アンプＥＲＡ２の出力によりＱ２のアイドル電流も制御するように構成されている。なお、誤差アンプＥＲＡ１とＥＲＡ２の各出力端子と反転入力端子との間に設けられている容量Ｃ１，Ｃ２は、フィードバックループの発振を防止するための位相補償用容量である。
【００２４】
この実施例のバイアス生成回路においては、カレントミラー回路を構成するＱ６とＱ７のサイズ比が１：１で、Ｑ８とＱ４のサイズ比も１：１の場合、電力増幅用トランジスタＱ１，Ｑ２，Ｑ３にはこれらのサイズ比に応じたアイドル電流を流すことができる。また、Ｑ６とＱ７のサイズ比がｎ：１の場合、Ｑ７にはＱ６の１／ｎ倍の電流が流されるので、Ｑ８とＱ４のサイズ比が１：１の場合、電力増幅用トランジスタＱ１，Ｑ２，Ｑ３のサイズ比と、Ｑ６とＱ７のサイズ比とに応じたアイドル電流をＱ１，Ｑ２，Ｑ３に流すことができる。Ｑ６とＱ７のサイズ比をｎ：１とする代わりに、Ｑ４とＱ８のサイズ比あるいはＱ１０とＱ９のサイズ比をｎ：１としても同様である。
【００２５】
つまり、Ｑ６とＱ７のサイズ比、Ｑ８とＱ４のサイズ比およびＱ１０とＱ９のサイズ比を適宜設定することにより、最終段の電力増幅用トランジスタＱ３に流れる電流を所望の比で比例縮小した電流を初段の電力増幅用トランジスタＱ１に流すことができる。また、２段目の電力増幅用トランジスタＱ２には抵抗Ｒ６とＲ７の比に応じた電流を流すことができる。
【００２６】
さらに、この実施例においては、電力増幅用トランジスタＱ３のドレイン端子と出力レベル検出回路ＯＤＴ１を構成する出力レベル検出用トランジスタＱ４のゲート端子との間に接続される抵抗Ｒ２の抵抗値が５０Ωのような小さな値とされることにより、最終段の電力増幅用トランジスタＱ３の入力信号のＤＣ成分のみならずＡＣ成分を出力レベル検出回路ＯＤＴ１に伝達してＤＣ＋ＡＣのレベルを検出できるように構成されている。また、抵抗Ｒ６は１０Ω程度とされ、初段の入力に含まれているＡＣ成分がトランジスタＱ８により検出できるように構成されている。
【００２７】
なお、本実施例では抵抗Ｒ４の抵抗値として５０Ωを選択したが、抵抗Ｒ４の値は５０Ωに限定されるものでなく、１００Ω以下であればトランジスタＱ４によりトランジスタＱ３の入力のＤＣ成分にＡＣ成分を含めて検出することができる。また、抵抗Ｒ６は５０Ω以下であれば良い。また、抵抗Ｒ６の抵抗値を抵抗Ｒ４の抵抗値よりも小さくしているのは、Ｑ３の入力信号よりもＱ１の入力信号の振幅の方が小さいためである。
【００２８】
従って、本実施例を適用することによって、ＤＣ成分のみ検出して誤差アンプＥＲＡ１で電力増幅用トランジスタＱ１〜Ｑ３のゲートバイアス電圧を制御する場合に比べてより正確なアイドル電流を流すことができる。しかも、この実施例では、出力レベル検出回路ＯＤＴ１で検出したＡＣ成分を含む出力レベルに応じて、最大出力電力の時に最大効率を得るのに最適な比率で各電力増幅用トランジスタＱ１，Ｑ２，Ｑ３にアイドル電流を流すことができるように、トランジスタＱ６とＱ７のサイズ比と、Ｑ４とＱ８のサイズ比およびＱ９とＱ１０のサイズ比が設定されている。
【００２９】
ここで、各段の電力増幅用トランジスタＱ１〜Ｑ３のアイドル電流のＡＣ成分は出力電力が大きいほど大きくなるが、出力電力が大きいほど最終段の電力増幅用トランジスタＱ３のアイドル電流のＡＣ成分の比率よりも前段の電力増幅用トランジスタＱ１，Ｑ２のアイドル電流の方がＡＣ成分の比率の方が相対的に大きくなる。従って、本実施例のバイアス生成回路を使用したパワーアンプでは、最大出力時に最適な電流比となるようにバイアス生成回路を構成するトランジスタのサイズ比を決定すると、出力電力が小さい時に初段や２段目のトランジスタＱ１，Ｑ２に流れる電流が相対的に大きくすることができ、出力電力が小さい時の信号の歪みを減らし電力効率を向上させることができる。
【００３０】
図８に示すような抵抗Ｒ１１〜Ｒ１９からなり出力制御電圧Ｖａｐｃを抵抗比で分割した所定の比率の電圧を各段のトランジスタＱ１，Ｑ２，Ｑ３のゲート端子に印加してアイドル電流を流す従来のバイアス生成回路では、最大出力電力の時に最大効率を得るのに最適な比率で、電力増幅用トランジスタＱ１，Ｑ２，Ｑ３にアイドル電流を流すように抵抗Ｒ１１〜Ｒ１９の比を設定すると、交流成分の影響で出力レベルによって各段のアイドル電流の比が異なるため、出力電力が小さい時に初段や２段目のトランジスタＱ１，Ｑ２に流れる電流が小さくなって信号の歪みが大きくなったり電力効率が低下してしまうが、本実施例のバイアス生成回路を使用したパワーアンプでは、出力電力が小さい時に初段や２段目のトランジスタＱ１，Ｑ２に流れる電流が相対的に大きくすることができる。
【００３１】
しかも、図８に示すような抵抗Ｒ１１〜Ｒ１９からなる従来のバイアス生成回路を使用したパワーアンプでは、出力制御電圧Ｖａｐｃを抵抗比で分割した所定の比率の電圧が各段のトランジスタＱ１，Ｑ２，Ｑ３のゲート端子に印加されるため、抵抗のばらつきによって各段のトランジスタのアイドル電流の比が所望の比からずれてしまうが、本実施例のバイアス生成回路を使用したパワーアンプでは、初段のトランジスタＱ１に流れる電流を検出して誤差アンプＥＲＡ２で最終段の検出電流と比較してゲート電圧を制御するため、抵抗にばらつきがあっても電流比が所望の値になるように正確に制御することができる。
【００３２】
図２には、図１の実施例のバイアス生成回路を使用したパワーアンプと図８の従来のバイアス生成回路を使用したパワーアンプにおけるシミュレーションによって得られた２段目と３段目の増幅用トランジスタＱ２，Ｑ３に流れるアイドル電流Ｉｄｄ２，Ｉｄｄ３を、横軸に出力電力をとって示したものである。このうち図２（Ａ）は３段目の増幅用トランジスタＱ３に流れるアイドル電流Ｉｄｄ３、（Ｂ）は２段目の増幅用トランジスタＱ２に流れるアイドル電流Ｉｄｄ２を、また一点鎖線は実施例のパワーアンプの３段目の増幅用トランジスタＱ３に流れるＡＣ成分を含むトータルのアイドル電流Ｉｄｄ３を、実線は実施例のパワーアンプの２段目と３段目の増幅用トランジスタＱ２，Ｑ３に流れるアイドル電流Ｉｄｄ２，Ｉｄｄ３のＤＣ成分を、破線は従来のパワーアンプにおける２段目と３段目の増幅用トランジスタＱ２，Ｑ３に流れるアイドル電流Ｉｄｄ２，Ｉｄｄ３のＤＣ成分を示す。図示しないが、本実施例のパワーアンプの１段目の増幅用トランジスタＱ１に流れるアイドル電流は、２段目の増幅用トランジスタＱ２に流れるアイドル電流よりも若干少ないだけでほぼ同様な傾向を示す。
【００３３】
図２（Ａ）より、実施例のパワーアンプの３段目の増幅用トランジスタＱ３に流れるアイドル電流Ｉｄｄ３は、従来のパワーアンプの３段目の増幅用トランジスタＱ３に流れるアイドル電流Ｉｄｄ３’よりも少なくなることが、また図２（Ｂ）より、実施例のパワーアンプの２段目の増幅用トランジスタＱ２に流れるアイドル電流Ｉｄｄ２は、従来のパワーアンプの２段目の増幅用トランジスタＱ２に流れるアイドル電流Ｉｄｄ２’よりも多くなることが分かる。つまり、本実施例を適用することにより、最終段の増幅用トランジスタＱ３に流れるアイドル電流Ｉｄｄ３を減らし、１段目と２段目の増幅用トランジスタＱ２，Ｑ３に流れるアイドル電流Ｉｄｄ１，Ｉｄｄ２を増加させることができる。
【００３４】
なお、図１の実施例においては、初段の増幅用トランジスタＱ１のゲート端子とＱ８のゲート端子との間に接続された抵抗Ｒ６として１０Ω程度の抵抗値を有する抵抗を使用しているので、誤差アンプＥＲＡ２は初段の増幅用トランジスタＱ１の入力のＡＣ成分を含めて入力レベルを検出して、出力レベル検出回路ＯＤＴ１の最終段の入力のＡＣ成分を含む検出レベルと比較してＱ１のアイドル電流を制御することができる。これにより精度の高いアイドル電流制御が可能である。
【００３５】
ただし、１段目と２段目のトランジスタＱ１，Ｑ２の入力に含まれるＡＣ成分は、最終段のトランジスタＱ３の入力に含まれるＡＣ成分に比べると非常に小さい。従って、抵抗Ｒ６として１００Ω以上の抵抗値を有する抵抗を使用してＡＣ成分をカットするようにしても１段目と２段目のトランジスタＱ１，Ｑ２のアイドル電流制御の精度がそれほど低下することはなく、出力電力レベルが高い領域でも信号の歪みや電力効率に与える影響は少ない。むしろ、抵抗Ｒ６でＡＣ成分をカットすることにより、出力電力レベルが低い領域での１段目と２段目のトランジスタＱ１，Ｑ２のアイドル電流を増加させて、より一層信号の歪みを少なくし電力効率を向上させることができる。
【００３６】
つまり、抵抗Ｒ６によりＡＣ成分をカットするようにした場合には、ＡＣ成分を通過させる場合に比べて出力電力レベルが高い領域での信号の歪みや電力効率が若干劣化するが、出力電力レベルが低い領域での信号の歪みを少なくし電力効率を向上させることができる。従って、低出力電力領域での性能と高出力電力領域での性能のいずれを重視するかで抵抗Ｒ６の値を決定してやれば良い。なお、図１の実施例においては、この抵抗Ｒ６およびＲ７を通して増幅用トランジスタＱ１，Ｑ２の入力のレベルを検出し、抵抗Ｒ６とＲ７を介してＱ１，Ｑ２のゲート端子にバイアス電圧を与えるようにしているが、抵抗Ｒ６とＲ７以外に、最終段の抵抗Ｒ１に相当する抵抗（図５のＲ１０）をそれぞれ設けて、検出経路とバイアス付与経路とを分離するように構成しても良い。
【００３７】
また、図１の実施例においては、出力レベル検出回路を構成する出力レベル検出用トランジスタＱ４のドレイン端子とカレントミラー用ＭＯＳＦＥＴ Ｑ５のドレイン端子との間に抵抗３が接続されているが、この抵抗Ｒ３は省略することが可能である。抵抗Ｒ３を設けることによって出力レベル検出回路ＯＤＴ１の電源電圧依存性を低減させることができる。直線性改善用の抵抗Ｒ３を設けない場合における出力電力Ｐｏｕｔと検出電流との相関は、電源電圧Ｖｄｄが例えば３．５Ｖのような所定のレベルにあるときはほぼリニアな関係にあるが、電源電圧Ｖｄｄが例えば４．２Ｖのようなレベルに変化すると、出力レベル検出用トランジスタＱ４に流れる電流が出力電力の高い領域では急に増加してしまうが、抵抗Ｒ３を設けると、電源電圧Ｖｄｄが変化してもトランジスタＱ４のドレイン電圧の変動量が小さくされ、結果としてトランジスタＱ４に流れる電流の変動を小さくできる。この直線性改善用抵抗Ｒ３の抵抗値としては、例えば１００Ω程度が妥当である。
【００３８】
図３には、図１の実施例の第１の変形例が示されている。この変形例は、図１の実施例において、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２にバイアスを与える共通の誤差アンプＥＲＡ２を設ける代わりに、別々にバイアスを与える誤差アンプＥＲＡ２，ＥＲＡ３と、検出回路ＯＤＴ２，ＯＤＴ３を設け、誤差アンプＥＲＡ２の反転入力端子には検出回路ＯＤＴ２の検出レベルを、また誤差アンプＥＲＡ３の反転入力端子には検出回路ＯＤＴ３の検出レベルを入力して最終段の検出レベルと比較して電位差に応じてアイドル電流を流すようにしたものである。この変形例に従うと、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２のアイドル電流Ｉｄｄ１，Ｉｄｄ２を別々に制御することができる。従って、トランジスタＱ１とＱ２のばらつきが異なる場合にも、それぞれのばらつきを補償するようにトランジスタＱ１，Ｑ２にのアイドル電流Ｉｄｄ１，Ｉｄｄ２を制御することができる。
【００３９】
なお、図１の実施例では、センス抵抗Ｒ４の電流に比例した電流を流すトランジスタＱ７と抵抗Ｒ５を設けて抵抗Ｒ５で変換した電圧を各誤差アンプＥＲＡ２の非反転入力端子に入力しているが、図３の変形例では、誤差アンプＥＲＡ１の反転入力端子に入力されるセンス抵抗Ｒ４で変換した電圧が、誤差アンプＥＲＡ２，ＥＲＡ３の非反転入力端子に入力されている。これにより図１の実施例に比べて素子数を減らすことができる。
【００４０】
ただし、図１の実施例と同様に、センス抵抗Ｒ４の電流に比例した電流を流すトランジスタＱ７と抵抗Ｒ５を設けて、抵抗Ｒ５で変換した電圧を誤差アンプＥＲＡ２，ＥＲＡ３の非反転入力端子に入力させるように構成しても良い。トランジスタＱ７と抵抗Ｒ５を設けることにより、電力増幅用トランジスタＱ１，Ｑ２，Ｑ３のアイドル電流の電流比の設定を、検出回路ＯＤＴ１〜ＯＤＴ３を構成するトランジスタの比をいじらずに行なうことができる。さらに、トランジスタＱ７と抵抗Ｒ５に相当するトランジスタと抵抗をもう１組設けて、誤差アンプＥＲＡ２，ＥＲＡ３の非反転入力端子に別の電位を入力させるようにしてもよい。また、図１の実施例で説明したのと同様に、抵抗Ｒ６とＲ７以外に、最終段の抵抗Ｒ１に相当する抵抗をそれぞれ設けて、検出経路とバイアス付与経路とを分離するように構成しても良い。
【００４１】
図４には、図１の実施例の第２の変形例が示されている。この変形例は、図１における誤差アンプＥＲＡ２や入力レベル検出用のトランジスタＱ８〜Ｑ１０を省略して、電力増幅用トランジスタＱ１，Ｑ２とそれぞれカレントミラーを構成するトランジスタＱ１１，Ｑ１２を設け、このカレントミラー・トランジスタＱ１１，Ｑ１２のゲート端子に、出力レベル検出回路ＯＤＴの検出レベルに応じて最終段の増幅用トランジスタＱ３にゲートバイアスを与える誤差アンプＥＲＡ１の出力電圧を抵抗Ｒ２１，Ｒ２２を介して印加してトランジスタＱ１１，Ｑ１２に電流を流し、このトランジスタＱ１１，Ｑ１２の電流に比例したアイドル電流Ｉｄｄ１，Ｉｄｄ２を、電力増幅用トランジスタＱ１，Ｑ２に流すようにしたものである。かかる構成の回路においても、抵抗Ｒ２として抵抗値が１００Ω以下の抵抗値のものを使用することにより、ＡＣ成分を含めて最終段の増幅用トランジスタＱ３の出力レベルを検出することができ、この検出結果に応じて各段のアイドル電流を制御することができる。
【００４２】
図５は、本発明を適用した高周波電力増幅回路とそのバイアス生成回路の第２の実施例を示す。この第２実施例は、図１の第１実施例において誤差アンプＥＲＡ１の非反転入力端子に入力されている出力レベル制御電圧Ｖｒａｍｐを誤差アンプＥＲＡ２の非反転入力端子に入力するとともに、最終段の検出回路ＯＤＴ１のカレントミラー・トランジスタＱ７および電流−電圧変換用抵抗Ｒ５を１段目と２段目の増幅段用の検出回路ＯＤＴ２に設け、この検出回路ＯＤＴ２の抵抗Ｒ５で変換された電圧を誤差アンプＥＲＡ１の非反転入力端子に入力させている。また、電力増幅用トランジスタＱ１のゲートと検出用トランジスタＱ８のゲートとの間に設けられている抵抗Ｒ６とは別に、最終段の抵抗Ｒ１に相当する抵抗Ｒ１０を設けて、抵抗Ｒ１０を介して誤差アンプＥＲＡ２の出力を電力増幅用トランジスタＱ１のゲート端子にフィードバックさせることで、検出経路とバイアス付与経路とが分離するように構成されている。
【００４３】
この実施例は、１段目の電力増幅用トランジスタＱ１のゲート入力レベルをＡＣ成分を含めて検出して、その検出レベルと出力レベル制御電圧Ｖｒａｍｐとを誤差アンプＥＲＡ２で比較してその電位差に応じたバイアスを１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２に与え、検出回路ＯＤＴ２の検出レベルを基準電圧として誤差アンプＥＲＡ１に入力して出力レベル検出回路ＯＤＴ１の検出レベルと比較してその電位差に応じたバイアスを最終段の増幅用トランジスタＱ３に与えることで、Ｑ１，Ｑ２のアイドル電流に比例した電流を最終段の最終段の増幅用トランジスタＱ３に流すように動作する。この実施例のパワーアンプは、図１の第１実施例のパワーアンプと同様の作用効果を有する。なお、第１の実施例と第２の実施例とでは、ＣＰＵから供給される出力レベル制御電圧Ｖｒａｍｐの値は異なる。
【００４４】
図６は、本発明を適用した高周波電力増幅回路とそのバイアス生成回路の第３の実施例を示す。この第３実施例は、図１の第１実施例において、初段の電力増幅用トランジスタＱ１としてデュアルゲートのＥＦＴを使用するとともに、誤差アンプＥＲＡ２の出力電圧に応じた電流を流すトランジスタＱ２０と、Ｑ２０と直列に接続された抵抗Ｒ２３，Ｒ２４とを設けたものである。そして、このデュアルゲートのＥＦＴの第１ゲート（グランド側のゲート）に入力高周波信号Ｐｉｎが供給され、Ｒ２３，Ｒ２４で抵抗分割した電圧Ｖｂ１，Ｖｂ２が抵抗Ｒ６，Ｒ１０を介してトランジスタＱ１の第１ゲートと第２ゲートにバイアス電圧としてそれぞれ印加されている。なお、ここでデュアルゲートのＦＥＴとは、１つのチャネル領域に対応して２つのゲート電極がドレイン領域とソース領域との間に直列に設けられている電界効果トランジスタのことである。
【００４５】
この実施例のパワーアンプは、第１の実施例のパワーアンプにおける効果に加えて、デュアルゲートのＥＦＴを使用したより以下のような効果がある。すなわち、第１のバイアス電圧Ｖｂ１で初段の増幅用トランジスタに線形特性を与え得るようなバイアス状態を作り出し、第２のバイアス電圧Ｖｂ２で初段の増幅用トランジスタの利得を抑えるようにすることにより、高周波電力増幅回路を線形動作させるときのゲインを下げることができる。
【００４６】
これにより、２つのゲートの電圧をうまく制御してやることによって、ＦＥＴの持つＡ級増幅特性すなわちリニアティを劣化させることなくゲインを下げることができる。その結果、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＭＳ Ｅｖｏｌｕｔｉｏｎ）モードやＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式のようにパワーアンプを線形動作させる必要がある無線通信システムにおいて、初段の増幅用トランジスタの利得が高くなりすぎて受信帯ノイズが仕様を満たさなくなるのを回避することができる。
【００４７】
また、特に制限されるものでないが、前記実施例の各電力増幅回路およびバイアス生成回路は、全体が１つのモジュールとして構成される。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の電子部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００４８】
具体的には、例えば図１の実施例回路では、１段目と２段目の増幅用トランジスタＱ１，Ｑ２および検出回路ＯＤＴ２（抵抗Ｒ９を除く）と誤差アンプＥＲＡ２と抵抗Ｒ６が１つの半導体集積回路として構成され、出力レベル検出回路ＯＤＴ１（抵抗Ｒ４，Ｒ５を除く）と誤差アンプＥＲＡ１と抵抗Ｒ１，Ｒ２が他の半導体集積回路として構成され、最終段の増幅用トランジスタＱ３は独立した半導体素子として構成され、抵抗Ｒ４，Ｒ５，Ｒ９とインダクタンスＬ１〜Ｌ３はディスクリートの部品により構成され、これらの半導体集積回路および半導体素子と外付け部品が、セラミック基板のような絶縁基板に実装されてパワーモジュールとして構成されている。
【００４９】
なお、回路を構成する直流カット用の容量素子ＣＤＣ１〜ＣＤＣ４はディスクリートの部品もしくは複数の誘電体層が積層されたモジュール基板のいずれかの誘電体層の表面と裏面に形成された導体層により構成され、インピーダンス整合回路ＭＮ１〜ＭＮ３を構成する伝送線路はモジュール基板の表面に形成された銅などの導体層により形成される。本実施例では、抵抗Ｒ４，Ｒ５，Ｒ９は比較的高い精度が要求されるので外付け抵抗が用いられているが、検出回路ＯＤＴ１またはＯＤＴ２が形成された半導体集積回路のチップ上に形成することも可能である。
【００５０】
図７は、本発明を適用した高周波電力増幅回路を利用した無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。
図７において、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調や復調を行なうことができる変復調回路を有する半導体集積回路化された高周波信号処理回路（高周波ＩＣ）１１０や受信信号から不要波を除去する弾性表面波フィルタからなるバンドパスフィルタＳＡＷと受信信号を増幅するロウノイズアンプＬＮＡなどが１つのセラミック基板上に実装されてなる高周波モジュール（以下、ＲＦモジュールと称する）、２００は前記実施例のような構成を有するパワーアンプ２１０およびそのバイアスを与えるバイアス生成回路２３０を構成するＩＣや外付け抵抗、容量などを含む高周波電力増幅用モジュール（パワーモジュール）である。図１の出力レベル検出回路ＯＤＴ１と誤差アンプＥＲＡ１，ＥＲＡ２や抵抗などからなるバイアス生成回路は、図７では１つのブロック２３０で表わされている。
【００５１】
また、３００は送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理したりする半導体集積回路化されたベースバンド回路（ベースバンドＩＣ）、４００はＲＦパワーモジュール２００から出力される送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦや送受信切替えスイッチ、分波器などを含むフロントエンド・モジュール、５００はＲＦＩＣ１１０やベースバンドＩＣ３００に対する制御信号を生成したりパワーモジュール２００に対する出力レベルを示す信号Ｖｒａｍｐを生成したりしてシステム全体を制御するマイクロプロセッサ（ＣＰＵ）である。
【００５２】
図７に示されているように、この実施例では、パワーモジュール２００内にＧＳＭの周波数帯である９００ＭＨｚの送信信号を増幅するパワーアンプ２１０ａと、ＤＣＳの周波数帯である１８００ＭＨｚの送信信号を増幅するパワーアンプ２１０ｂとが設けられている。同様に、ＲＦモジュール１００内にＧＳＭ用のＳＡＷフィルタ１２０ａおよびロウノイズアンプ１３０ａと、ＤＣＳ用のＳＡＷフィルタ１２０ｂおよびロウノイズアンプ１３０ｂとが設けられている。
【００５３】
高周波ＩＣ１１０においては送信したい情報に従って搬送波を位相変調するＧＭＳＫ変調が行なわれ、位相変調された信号が高周波信号Ｐｉｎとしてパワーモジュール２００に入力され増幅される。特に制限されるものでないが、この実施例では高周波ＩＣ１１０は、送信用の変調回路の他に、受信信号を低い周波数の信号にダウンコンバートするミクサ、高ゲインのプログラマブル・ゲインアンプなどからなる受信系回路も含んで構成されている。ロウノイズアンプＬＮＡは、高周波ＩＣ１１０に内蔵させることも可能である。
【００５４】
フロントエンド・モジュール４００には、ＧＳＭ用のロウパスフィルタ４１０ａとＤＣＳ用のロウパスフィルタ４１０ｂおよびＧＳＭの送信と受信を切り替える切替えスイッチ４２０ａとＤＣＳの送信と受信を切り替える切替えスイッチ４２０ｂ、アンテナＡＮＴに接続され受信信号からＧＳＭ用の信号とＤＣＳ用の信号を分離する分波器４３０などが設けられている。図８には示されていないが、パワーモジュール２００またはフロントエンド・モジュール４００には、パワーアンプ２１０ａ，２１０ｂの出力端子またはＲＦパワーモジュール２００の送信出力端子とロウパスフィルタ４１０ａ，４１０ｂとの間に接続されてインピーダンスの整合を行なうインピーダンス整合回路が設けられる。
【００５５】
なお、上記のようなＧＳＭとＤＣＳのデュアルバンド通信システムにおいては、ＧＳＭ側のパワーアンプ２１０ａの出力電力とＤＣＳ側のパワーアンプ２１０ｂの出力電力の最大レベルはそれぞれ規格によって規定されていて異なっているが、高周波電力増幅用トランジスタＱ３と出力レベル検出用トランジスタＱ４とのサイズ比およびカレントミラー回路を構成するトランジスタＱ５とＱ６とのサイズ比をそれぞれ適当に設定することにより、抵抗Ｒ４，Ｒ５および誤差アンプＥＲＡ１，ＥＲＡ２を２つのバンドで共用させることができる。
【００５６】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例の高周波電力増幅回路では、電力増幅ＦＥＴを３段接続しているが、２段構成としたり、４段以上の構成としても良い。
【００５７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭやＤＣＳのような通信方式による送受信が可能な無線通信システムを構成する高周波パワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、他の通信方式や、ＧＭＳとＤＣＳとＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）など３以上の通信方式による送受信が可能なマルチモードの携帯電話機や移動電話機などの無線通信システムを構成する高周波パワーモジュールに利用することができる。
【００５８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、複数の電力増幅用トランジスタが縦続接続された多段構成の高周波電力増幅回路において、最終段の電力増幅用トランジスタのゲートに入力される信号の直流成分のみならず交流成分も出力レベル検出用トランジスタのゲート端子に伝達され、これにより交流成分を含んでフィードバックをかけることができ、直流成分のみ検出してフィードバックをかける場合に比べて低出力レベルの領域で初段側の増幅段に流れる電流を多くすることができ、その結果、出力電力レベルが低い領域でも前段のトランジスタにアイドル電流が充分に流れるようになり、信号の歪みが小さくなり電力効率が向上するという効果がある。
【００５９】
また、出力レベルに応じて最終段の電力増幅用トランジスタのゲートバイアスを与える誤差アンプとは別個に、該誤差アンプの出力電圧を基準電圧とし前段の電力増幅用トランジスタのゲート入力電圧を比較入力とする誤差アンプを設けて、それらの電位差に応じた電圧を前段の電力増幅用トランジスタのゲート入力側へフィードバックさせるように構成されているため、製造バラツキに関わらず最終段の電力増幅用トランジスタのアイドル電流に比例した正確なアイドル電流を前段の電力増幅用トランジスタに流すことができる。
【図面の簡単な説明】
【図１】本発明を適用した高周波電力増幅回路とそのバイアス生成回路の第１の実施例を示す回路図である。
【図２】（Ａ）は出力電力と３段目の増幅用トランジスタＱ３に流れるアイドル電流Ｉｄｄ３との関係を示すグラフ、（Ｂ）は出力電力と２段目の増幅用トランジスタＱ２に流れるアイドル電流Ｉｄｄ２との関係を示すグラフである。
【図３】第１の実施例の第１変形例を示す回路図である。
【図４】第１の実施例の第２変形例を示す回路図である。
【図５】本発明を適用した高周波電力増幅回路とそのバイアス生成回路の第２の実施例を示す回路図である。
【図６】本発明を適用した高周波電力増幅回路とそのバイアス生成回路の第３の実施例を示す回路図である。
【図７】本発明を適用したＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示すブロック図である。
【図８】従来の高周波電力増幅回路とそのバイアス生成回路の構成例を示す回路図である。
【図９】従来の高周波電力増幅回路とそのバイアス生成回路における出力制御電圧とバイアス電圧との関係を示すグラフである。
【図１０】従来の高周波電力増幅回路とそのバイアス生成回路におけるゲートバイアス電圧と各増幅段のアイドル電流との関係を示すグラフである。
【符号の説明】
Ｑ１，Ｑ２，Ｑ３ 増幅用トランジスタ
ＯＤＴ１ 出力レベル検出回路
ＯＤＴ２ 検出回路
ＥＲＡ１，ＥＲＡ２ 誤差アンプ
ＭＮ１〜ＭＮ３ インピーダンス整合回路
１００ ＲＦモジュール
１３０ａ，１３０ｂ ロウノイズ・アンプ
２００ パワーモジュール
２３０ バイアス生成回路
２１０ａ，２１０ｂ 高周波電力増幅回路
３００ ベースバンド回路
４００ フロントエンド・モジュール
４１０ａ，４１０ｂ ロウパスフィルタ

Claims (11)

1. 複数の増幅用トランジスタが縦続接続され入力高周波信号を増幅して出力する多段構成の電力増幅回路と、該電力増幅回路の最終段の増幅用トランジスタの入力信号を受ける出力レベル検出用トランジスタと、該トランジスタの電流に応じて前記電力増幅回路にバイアスを与えるバイアス生成回路とを含む高周波電力増幅用電子部品であって、
   前記バイアス生成回路は、前記最終段の増幅用トランジスタの入力端子と前記出力レベル検出用トランジスタの入力端子との間に接続された抵抗素子と、前記出力レベル検出用トランジスタにより検出された電流を電圧に変換する電流−電圧変換手段と、該電流−電圧変換手段により変換された電圧と外部からの出力レベルを指示する電圧との電位差に応じた電圧を出力する誤差増幅回路とを備え、前記抵抗素子はその抵抗値が前記増幅用トランジスタの入力信号の交流成分を伝達可能な大きさとされ、前記出力レベル検出用トランジスタは前記最終段の増幅用トランジスタの入力信号の直流成分と交流成分に応じた電流を流し、前記誤差増幅回路の出力は前記最終段の増幅用トランジスタの入力側に帰還されるように構成されてなることを特徴とする高周波電力増幅用電子部品。
2. 前記抵抗素子の抵抗値は１００Ω以下であることを特徴とする請求項１に記載の高周波電力増幅用電子部品。
3. 前記誤差増幅回路の出力は第２の抵抗素子を介して前記最終段の増幅用トランジスタの入力側に帰還されることを特徴とする請求項１または２に記載の高周波電力増幅用電子部品。
4. 前記バイアス生成回路は、最終段よりも前段の増幅用トランジスタの入力信号を第３の抵抗素子を介して受ける検出用トランジスタおよび該トランジスタの電流を電圧に変換する第２電流−電圧変換手段と、該第２電流−電圧変換手段により変換された電圧と基準となる電圧との電位差に応じた電圧を出力する第２誤差増幅回路とを備え、該第２誤差増幅回路の出力は最終段よりも前段の増幅用トランジスタの入力側に帰還されるように構成されていることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅用電子部品。
5. 前記電流−電圧変換手段により変換された電圧が前記第２誤差増幅回路に前記基準となる電圧として入力されることを特徴とする請求項４に記載の高周波電力増幅用電子部品。
6. 前記出力レベル検出用トランジスタの電流に比例した電流を流すカレントミラー回路を備え、該カレントミラー回路は、第１の転写電流を生成する第１トランジスタと、第２の転写電流を生成する第２トランジスタとを備え、前記第１の転写電流を前記電流−電圧変換手段により変換した電圧が前記誤差増幅回路に入力され、前記第２の転写電流を前記電流−電圧変換手段により変換した電圧が前記第２誤差増幅回路に基準となる電圧として入力されることを特徴とする請求項４に記載の高周波電力増幅用電子部品。
7. 前記電力増幅回路は３個以上の増幅用トランジスタが縦続接続されてなり、各増幅用トランジスタに対応してそれぞれの入力信号を抵抗素子を介して受ける検出用トランジスタおよび該トランジスタの電流に比例した電流を流すカレントミラー回路と、該カレントミラー回路の転写先の電流を電圧に変換する電流−電圧変換手段と、該電流−電圧変換手段により変換された電圧と基準となる電圧との電位差に応じた電圧を出力し対応する増幅用トランジスタの入力側に帰還する誤差増幅回路とが設けられていることを特徴とする請求項１〜３のいずれかに記載の高周波電力増幅用電子部品。
8. 前記電力増幅回路の初段の増幅用トランジスタは、１つのチャネル領域に対応して２つのゲート電極がドレイン領域とソース領域との間に直列に設けられている電界効果トランジスタであり、前記第２誤差増幅回路の出力に応じた電流を流す抵抗分割回路を備え、該抵抗分割回路で生成された第１の電圧が前記電界効果トランジスタの第１のゲート電極の入力側に印加され、前記抵抗分割回路で生成された第２の電圧が前記電界効果トランジスタの第２のゲート電極の入力側に印加されるように構成されていることを特徴とする請求項４に記載の高周波電力増幅用電子部品。
9. 複数の増幅用トランジスタが縦続接続され入力高周波信号を増幅して出力する多段構成の電力増幅回路と、該電力増幅回路の各増幅用トランジスタにバイアスを与えるバイアス生成回路とを含む高周波電力増幅用電子部品であって、
   前記バイアス生成回路は、前記最終段の増幅用トランジスタの入力信号を第１抵抗素子を介して受ける第１検出用トランジスタと、該第１検出用トランジスタが検出した電流を電圧に変換する第１電流−電圧変換手段と、該第１電流−電圧変換手段により変換された電圧と基準となる電圧との電位差に応じた電圧を出力する第１誤差増幅回路と、最終段よりも前段の増幅用トランジスタの入力信号を第２抵抗素子を介して受ける第２検出用トランジスタと、該第２検出用トランジスタが検出した電流を電圧に変換する第２電流−電圧変換手段と、該第２電流−電圧変換手段により変換された電圧と外部からの出力レベルを指示する電圧との電位差に応じた電圧を出力する第２誤差増幅回路とを備え、
   前記第２抵抗素子はその抵抗値が前記前段の増幅用トランジスタの入力信号の交流成分を伝達可能な大きさとされ、前記第２検出用トランジスタは前記前段の増幅用トランジスタの入力信号の直流成分と交流成分に応じた電流を流し、前記第２誤差増幅回路の出力は最終段よりも前段の増幅用トランジスタの入力側に帰還され、前記第２電流−電圧変換手段により変換された電圧が前記第１誤差増幅回路に基準となる電圧として入力され、該第１誤差増幅回路の出力は前記最終段の増幅用トランジスタの入力側に帰還されるように構成されてなることを特徴とする高周波電力増幅用電子部品。
10. 前記第２検出用トランジスタの電流に比例した電流を流すカレントミラー回路を備え、該カレントミラー回路は、第１の転写電流を生成する第１トランジスタと、第２の転写電流を生成する第２トランジスタとを備え、前記第１の転写電流を前記第２電流−電圧変換手段により変換した電圧が前記第２誤差増幅回路に入力され、前記第２の転写電流を前記電流−電圧変換手段により変換した電圧が前記第１誤差増幅回路に基準となる電圧として入力されることを特徴とする請求項９に記載の高周波電力増幅用電子部品。
11. 請求項１〜１０のいずれかに記載の高周波電力増幅用電子部品と、送信信号と受信信号の切替えを行なう送受信切替え回路を備えた第２電子部品と、送信する信号を変調して前記高周波電力増幅用電子部品へ入力する第３電子部品と、前記高周波電力増幅用電子部品に対して出力レベルを指示する電圧を付与する半導体集積回路とを有することを特徴とする無線通信システム。

Images