JP2005223877A - 高周波電力増幅回路 - Google Patents

Abstract

【課題】 出力電力を検出してフィードバック制御を行なう無線通信システムにおいて、要求出力電力レベルが低い領域でも十分な検出出力を得ることができ、これによって制御ループによる所望の出力電力制御を行なうことができる高周波電力増幅回路を提供する。
【解決手段】 高周波電力増幅回路（２１０）の最終増幅段（２１３）から容量素子を介して入力される交流信号に基づいて出力電力のレベルを検出する出力電力検出回路（２２０）において、出力電力制御電圧（Ｖapc）と基準となる電圧（Ｖref）とに基づいて、出力電力制御電圧があるレベルよりも低い状態では、出力電力制御電圧に応じた電流（Ｉsu）を生成して出力電力検出回路へ与えるとともに、出力電力検出回路は該電流に応じて検出感度が向上するような回路構成を有するようにした。
【選択図】 図１

Description

本発明は、携帯電話機等の無線通信システムに使用され高周波の送信信号を増幅して出力する高周波電力増幅回路を組み込んだ電子部品に適用して有効な技術に関し、特に出力電力のフィードバック制御に必要な出力電力の検出回路に利用して有効な技術に関する。

一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路が設けられている。従来の無線通信装置においては、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路もしくはアンテナの出力電力を検出して帰還をかけることが行なわれている（例えば、特許文献１参照）。そして、出力電力の検出は、従来は一般に、カプラや検波回路などを使用して行なっており、検波回路は高周波電力増幅回路とは別個の半導体集積回路またはディスクリートの部品で構成されることが多い。
特開２０００−１５１３１０号公報

カプラを使用した従来の高周波電力増幅回路の出力電力検出方式にあっては、カプラ自身の大きさもさることながら、その検出出力を検波するためダイオードが必要であり、高周波電力増幅回路とは別の半導体集積回路や電子部品を数多く使用しているため、モジュールの小型化を困難になっていた。また、カプラを使用すると、電力損失も比較的大きいという不具合がある。

さらに、近年の携帯電話機においては、８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Global System for Mobile Communication）と呼ばれる方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Digital Cellular System）のような方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。かかる携帯電話機に使用される高周波電力増幅モジュールでは、出力パワーアンプも各バンドに応じて設けられるため、その出力電力を検出するカプラや検波回路も各バンドに応じてそれぞれ必要になる。そのため、一層モジュールの小型化が困難になる。

無線通信システムにおける高周波電力増幅回路の出力電力検出回路に要求される特性のうち、特に重要な特性は次の５点である。第１に小型であること、第２に高感度であること、第３に挿入損失が低いこと、第４に電源電圧変動や温度変化など使用環境の変化の影響を受けにくいこと、第５に実際の電力増幅回路の出力状態とフィードバック制御による出力制御とのミスマッチにより電力増幅回路に異常な電流が流れたりそれによって電力増幅回路が破壊されないこと、である。従来のカプラを用いた検出方式は、上記第２と第４および第５の特性については、ほぼ要求を満たすものであったが、第１の小型化と第３の低挿入損失に関しては、充分に要求を満たすものではなかった。

そこで、本出願人は、カプラを使用しない高周波電力増幅回路の出力電力の検出方式として、高周波電力増幅回路の最終増幅段の後段に接続されたインピーダンス整合回路の途中から容量素子を介して出力電力の交流成分を取り出して出力電力検出回路で検出するようにした発明をなし、先に出願した（特願２００３−１２３０４０）。

この先願発明にかかる出力電力検出回路は、カプラを使用する検出方式に比べて小型化や低挿入損失に関しては有利であるが、ロウパワーすなわち要求出力電力レベルが低い領域において、検出感度が低く十分な検出電圧が得られないため、所望のパワー制御が行なえない。具体的には、ベースバンド部から供給される出力電力レベル指示信号Ｖrampと前記出力電力検出回路からの検出電圧とを比較してその電位差に応じて高周波電力増幅回路のバイアス電圧すなわちゲインを制御するフィードバック制御ループが、検出電圧が低い領域では検出電圧が「０」に近いためフィードバックがかからずオープンループのように働いて、図６に破線Ｂで示すように、出力電力Ｐｏｕｔが急激に立ち上がってしまい所望のパワー制御が行なえないという課題があることが明らかとなった。

本発明の目的は、出力電力を検出してフィードバック制御を行なう無線通信システムにおいて、要求出力電力レベルが低い領域でも十分な検出出力を得ることができる出力電力検出回路を提供することにある。
本発明の他の目的は、出力電力を検出してフィードバック制御を行なう無線通信システムにおいて、要求出力電力レベルが低い領域でも制御ループによる所望の出力電力制御を行なうことができる高周波電力増幅回路およびそれを用いた高周波電力増幅用電子部品を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、高周波電力増幅回路の出力部（最終増幅段から出力端子まで）から結合容量を介して入力される交流信号に基づいて出力電力のレベルを検出する出力電力検出回路において、出力電力制御電圧と基準となる電圧とに基づいて、出力電力制御電圧があるレベルよりも低い状態では、出力電力制御電圧に応じた電流を生成して出力電力検出回路へ与えるとともに、出力電力検出回路は該電流に応じて検出感度が向上するような回路構成を有するようにしたものである。

より具体的には、高周波電力増幅回路の出力部から結合容量を介して取り出された交流信号を制御端子に受け出力電力に比例した電流を流す出力検出用トランジスタと、該トランジスタの制御端子に動作点を与えるバイアス生成回路と、上記出力検出用トランジスタに流れる電流を転写するカレントミラー回路と、転写された電流を電圧に変換する電流−電圧変換回路とにより出力電力検出回路を構成するとともに、出力電力制御電圧に応じた電流を生成する電流生成回路を設けて、生成された電流を出力電力検出回路の電流−電圧変換回路へ流し込んで出力電力制御電圧が低い状態での出力電力検出回路の検出感度を向上させるようにしたものである。

上記した手段によれば、出力電力制御電圧が低い状態での出力電力検出回路の検出感度が向上されるため、要求出力電力レベルが低いロウパワーの領域で出力電力検出レベルが落ちて出力電力制御ループがオープンループになってしまうのを回避し、出力電力が必要以上に高くなるのを防止することができるとともに、カプラの代わりに結合容量を用いて出力電力を検出する回路を構成するようにした場合に、ロウパワーの領域で出力電力の検出感度が下がって所望の出力電力制御が行なえなくなるような状態を回避して検出回路の小型化を図ることができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、高周波電力増幅回路の出力部から結合容量を介して入力される交流信号に基づいて出力電力のレベルを検出する出力電力検出回路を備え、該出力電力検出回路の検出出力に基づいて高周波電力増幅回路のバイアス電圧のフィードバック制御を行なう無線通信システムにおいて、要求出力電力レベルが低い領域でも十分な検出出力を得ることができ、それによって要求出力電力レベルが低い領域でも制御ループによる所望の出力電力制御を行なうことができる。

以下、本発明の好適な実施例を図面に基づいて説明する。

図１は、本発明の出力電力検出回路を適用した高周波電力増幅器（以下、パワーモジュールと称する）の実施例を示したものである。なお、本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。

この実施例のパワーモジュール２００は、入力高周波信号Ｐｉｎを増幅する電力増幅ＦＥＴを含む高周波電力増幅部２１０と、該高周波電力増幅部２１０の出力電力を検出する出力電力検出回路２２０と、前記高周波電力増幅部２１０の各段の電力増幅ＦＥＴにバイアス電圧を与えて各ＦＥＴに流すアイドル電流を制御するバイアス回路２３０と、外部のベースバンド部から供給される出力電力レベル指示信号Ｖrampと前記出力電力検出回路２２０からの検出電圧Ｖdetとを比較してその電位差に応じた制御電圧Ｖapcを前記バイアス回路２３０へ与える誤差アンプ（ＡＰＣ回路）２５０とからなる。

特に制限されるものでないが、この実施例の高周波電力増幅部２１０は、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖｂ１，Ｖｂ２，Ｖｂ３が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。

本実施例においては、増幅用トランジスタ２１１〜２１３として、チップ上で横方向に電極を拡散させたいわゆるＬＤＭＯＳ（Laterally Diffused MOSFET）と呼ばれるＭＯＳトランジスタが用いられており、出力電力検出回路２２０の検出用ＭＯＳトランジスタＱ１および電圧変換用ＭＯＳトランジスタＱ４は、増幅用トランジスタ２１１〜２１３と同じ構造のＬＤＭＯＳにより構成されている。これにより、増幅用トランジスタ２１１〜２１３が製造ばらつきでその特性がばらついたとしてもトランジスタＱ１，Ｑ４が同じようにばらつくことで検出電圧Ｖdetの精度を高めることができる。

各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれインダクタＬ１，Ｌ２，Ｌ３を介して電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｉｎとの間には、インピーダンス整合回路２４１および直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ２１１のゲート端子に入力される。

初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には、インピーダンス整合回路２４２および直流カットの容量素子Ｃ２が接続されている。また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には、インピーダンス整合回路２４３および直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４４および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。

この実施例の出力電力検出回路２２０は、最終段の電力増幅ＦＥＴ２１３のドレイン端子とモジュールの出力端子ＯＵＴとの間に設けられたインピーダンス整合回路２４４の内部ノードに一方の端子が接続された抵抗Ｒｉおよび該抵抗と直列に接続された容量Ｃｉと、該容量Ｃｉの他方の端子がゲートに接続されたＮチャネルＭＯＳトランジスタＱ１、該トランジスタＱ１と直列に接続されたＰチャネルＭＯＳトランジスタＱ２、該トランジスタＱ２とカレントミラー接続されたＭＯＳトランジスタＱ３、該トランジスタＱ３と直列に接続された電流−電圧変換用ＭＯＳトランジスタＱ４からなる検波部２２１と、Ｑ４により変換された電圧をインピーダンス変換して次段に供給するバッファ回路２２２と、上記ＭＯＳトランジスタＱ１にゲートバイアス電圧を与えるバイアス生成回路２２３と、該バイアス生成回路２２３で生成されたバイアス電圧をインピーダンス変換して次段に供給するバッファ回路２２４と、バッファ回路２２２の出力からバッファ回路２２４の出力を差し引いた電圧を出力する減算回路２２５と、電流−電圧変換用ＭＯＳトランジスタＱ４のドレインへ電流を流し込んで出力パワーが低い状態での出力電力検出回路２２０の検出感度を向上させる感度アップ用電流生成回路２２６とから構成されている。バッファ回路２２２と２２４には、ボルテージフォロワを用いることができる。

上記抵抗Ｒｉの抵抗値としては３０〜３ｋΩ程度が、また容量Ｃｉの容量値としては２〜１００ｐＦ程度が望ましい。なお、インピーダンス整合回路から高周波電力増幅回路の出力電力をモニタする電圧を取り出す場合、交流成分を抽出すれば良いので容量素子のみでも可能であるが、実施例のようにこの容量素子とインピーダンス整合回路の接続ノードとの間に抵抗素子Ｒｉを設けることにより、最終段の電力増幅用トランジスタ２１３からは抵抗Ｒｉの先の容量Ｃｉが見えにくくなるので、結合容量の挿入損失を低減することができる。

バイアス生成回路２２３は、定電圧源からの電圧Ｖccが印加された電源端子と接地点との間に直列に接続された抵抗Ｒ１およびＭＯＳトランジスタＱ５と、該ＭＯＳトランジスタＱ５のゲート端子と上記出力検出用ＭＯＳトランジスタＱ１のゲート端子との間に接続された抵抗Ｒ２と、前記ＭＯＳトランジスタＱ５のゲート端子と接地点との間に接続された容量Ｃ１１とからなる。ＭＯＳトランジスタＱ５は、そのゲート端子とドレイン端子とが結合されてダイオードとして作用するように構成されている。抵抗Ｒ１とトランジスタＱ５に流れる電流IbiasによってＮ１の電位を決定しており、出力検出用ＭＯＳトランジスタＱ１のゲート端子にバイアス電圧として付与する。

本実施例では、このバイアス電圧の値として、上記出力検出用ＭＯＳトランジスタＱ１をＢ級増幅動作させることができるように、Ｑ１のしきい値電圧に近い電圧値が設定されている。これにより、ＭＯＳトランジスタＱ１には、容量Ｃｉを介して入力される交流波形に比例しそれを半波整流したような電流が流され、Ｑ１のドレイン電流は入力交流信号の振幅に比例した直流成分を含むようにされる。

このトランジスタＱ１のドレイン電流ＩｄがＱ２とＱ３のカレントミラー回路によりＱ３側に転写され、ダイオード接続のトランジスタＱ４によって電圧に変換される。ここで、ＭＯＳトランジスタＱ１とＱ４およびＱ２とＱ３は、それぞれ所定のサイズ比になるように設定されている。これにより、例えば製造バラツキでＭＯＳトランジスタＱ１とＱ２の特性（特にしきい値電圧）がばらつくと、これらと対を成すＭＯＳトランジスタＱ４とＱ３の特性も同じようにばらつく。その結果、特性ばらつきによる影響が相殺され、ＭＯＳトランジスタＱ４のドレイン端子にはＭＯＳトランジスタのばらつきの影響を受けない出力検出電圧が現われるようになる。

また、この実施例においては、バッファ回路２２４の入力端子に、上記バイアス生成回路２２３のＭＯＳトランジスタＱ５のゲート端子と抵抗Ｒ２との接続ノードＮ１の電位が入力されている。抵抗Ｒ２と容量Ｃ１１は、容量Ｃｉを介して取り込まれた出力電力の交流成分がバッファ回路２２４の入力に回り込むのを防止するロウパスフィルタとして働く。上記抵抗Ｒ２の抵抗値としては１０ｋ〜３０ｋΩ程度が、また容量Ｃ１１の容量値としては１０〜５０ｐＦ程度が望ましい。

この実施例では、上記バイアス生成回路２２３で生成され出力検出用ＭＯＳトランジスタＱ１のゲート端子に印加されるバイアス電圧と同一の電圧がバッファ回路２２４を介して減算回路２２５に供給され、出力検出電圧からバイアス電圧を差し引いた電圧が減算回路２２５から出力される。これにより、減算回路２２５の出力は、バイアス生成回路２２３により付与される直流成分を含まない純粋な出力電力の交流成分に比例した検出電圧Ｖdetとなる。

また、本実施例の出力電力検出回路２２０は、バイアス生成回路２２３で生成されたバイアス電圧を減算回路２２５に伝えるバッファ２２４の前段に直流オフセットＶoffを与える電圧源２２７が設けられており、減算回路２２５のアンプの反転入力端子の電位を若干低くするようにしている。これは、出力レベル指示信号Ｖrampを供給するベースバンド回路の特性として出力レベルを「０」にしたい場合にも完全に０ＶのＶramp信号を出力することができない場合があり、そのような場合に出力電力検出回路２２０から誤差アンプ２５０の反転入力端子に供給される電圧Ｖdetが０Ｖであると、出力制御電圧Ｖapcが０Ｖよりも高くなって出力電力Ｐoutがでてしまうおそれがあるためである。直流電圧源２２７を設ける位置はバッファ２２４と減算回路２２５との間であっても良い。

なお、この実施例のパワーモジュール２００は、破線で囲まれた部分が半導体集積回路化されている。すなわち電力増幅部２１０の各素子（インダクタＬ１〜Ｌ３およびインピーダンス整合回路２４４を除く）およびバイアス回路２３０の各素子と、出力電力検出回路２２０の各素子（抵抗Ｒｉおよび容量Ｃｉを除く）、直流成分をカットする容量素子Ｃ１，Ｃ２，Ｃ３が、単結晶シリコンのような１個の半導体チップ上に半導体集積回路ＩＣ１として構成されている。そして、この半導体集積回路ＩＣ１と、電力増幅部２１０のインダクタＬ１〜Ｌ３と、出力電力検出回路２２０の抵抗Ｒｉおよび容量Ｃｉとが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インピーダンス整合回路２４１〜２４４を構成するインダクタは、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインにより形成することができる。

このように、本実施例の出力電力検出方式を適用したパワーモジュールにおいては、カプラを使用しないためモジュールを小型化できるとともに、出力電力検出回路２２０を電力増幅部２１０およびそのバイアス回路２３０の主要部とともに半導体集積回路化することが容易となるため、部品点数を減らしモジュールを小型化することができるようになる。また、特に制限されるものでないが、この実施例では、誤差アンプ（ＡＰＣ回路）２５０が電力増幅回路２１０や出力電力検出回路２２０と同一の半導体チップ上に形成されているにもかかわらず、出力電力検出回路２２０により検出された検出電圧Ｖdetをチップ外部へ出力する外部端子Ｐ１が設けられている。この外部端子Ｐ１は、例えば製造後に出力電力検出回路２２０の感度のばらつきを測定したり、制御系のオープンループ特性を調べたりするのに利用することができる。

図２は、出力電力検出回路２２０内の感度アップ用電流生成回路２２６の具体的な回路例を示す。
この実施例の感度アップ用電流生成回路２２６は、前記誤差アンプ２５０からバイアス回路２３０に供給される出力制御電圧Ｖapcを受けて、Ｖapcのレベルに応じて所定の電流Ｉ２，Ｉ３を生成する可変電流生成回路２６１と、基準電圧に基づいて所定の大きさのオフセット電流Ｉoff（＝一定）を生成する定電流生成回路２６２と、前記可変電流生成回路２６１で生成された電流Ｉ２，Ｉ３と前記定電流生成回路２６２で生成された電流Ｉoffとを合成して前記ＭＯＳトランジスタＱ４のドレインに流し込む感度アップ用の電流Ｉsuを生成する電流合成回路２６３とから構成されている。

このうち、定電流生成回路２６２は、バンドギャップリファレンス回路のような電源依存性のない基準電圧Ｖrefを発生する基準電圧発生回路ＲＶＧと、発生された基準電圧Ｖrefが非反転入力端子に印加された差動アンプＡＭＰ１と、電源電圧Ｖddと接地点との間に直列に接続されたＭＯＳトランジスタＱ１１および抵抗Ｒ１１と、ＭＯＳトランジスタＱ１１と同一のゲート電圧をゲートに受けてＱ１１のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ１２とからなる。なお、トランジスタＱ１１と抵抗Ｒ１１は、差動アンプＡＭＰ１の出力段とみなすことができる。

この実施例の定電流生成回路２６２は、トランジスタＱ１１と抵抗Ｒ１１との接続ノードの電位Ｖ０が差動アンプＡＭＰ１の反転入力端子にフィードバックされることにより、Ｖ０を基準電圧Ｖrefに一致させるような定電流Ｉ０がＭＯＳトランジスタＱ１１に流される。そして、トランジスタＱ１１とＱ１２のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ１２にはＩ０に比例した定電流Ｉoffが流され、これが可変電流生成回路２６１へ供給されるようにされている。

可変電流生成回路２６１は、出力制御電圧Ｖapcを比例縮小した電圧を生成する抵抗Ｒ２１，Ｒ２２と、該抵抗Ｒ２１，Ｒ２２により抵抗分割された電圧Ｖ１の上限をＶlimに制限するリミッタ回路ＬＩＭと、抵抗Ｒ２１，Ｒ２２により抵抗分割された電圧Ｖ１が非反転入力端子に印加された差動アンプＡＭＰ２と、電源電圧Ｖddと接地点との間に直列に接続されたＭＯＳトランジスタＱ２１および抵抗Ｒ２３と、ＭＯＳトランジスタＱ２１と同一のゲート電圧をゲートに受けてＱ２１のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ２２，Ｑ２３とからなる。

この実施例の可変電流生成回路２６１は、トランジスタＱ２１と抵抗Ｒ２３との接続ノードの電位Ｖ２が差動アンプＡＭＰ２の反転入力端子にフィードバックされることにより、Ｖ２を入力電圧Ｖ１に一致させるような定電流Ｉ１がＭＯＳトランジスタＱ２１に流される。これによって、定電流Ｉ１はＶ１<Ｖlimの範囲では入力電圧Ｖapcに応じてリニアに変化する電流となる。また、上記トランジスタＱ２１と抵抗Ｒ２３との接続ノードには、前記定電流生成回路２６２で生成された定電流Ｉoffが流し込まれるようにされている。

これにより、トランジスタＱ２１と抵抗Ｒ２３との接続ノードの電位Ｖ２は、図３（Ａ）に示すように、入力電圧Ｖapcに応じてアンプＡＭＰ２の出力Ｖ２がＩoff・Ｒ２３に達するまでは一定で、Ｖ２がＩoff・Ｒ２３以上の範囲では入力電圧Ｖapcに比例した電圧となり、リミッタが働く電圧以上では一定の電圧となる。その結果、トランジスタＱ２１に流れる電流Ｉ１は、図３（Ｂ）に示すように、Ｖ２がＩoff・Ｒ２３以下では「０」で、Ｖ２がＩoff・Ｒ２３以上になると入力電圧Ｖapcに比例してリニアに増加する電流となる。そして、トランジスタＱ２１とＱ２２，Ｑ２３のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ２２，Ｑ２３にはＩ１に比例した電流Ｉ２，Ｉ３が流され、これが後段の電流合成回路２６３へ供給される。なお、この実施例では、トランジスタＱ２２とＱ２３は同一サイズとされることにより、電流Ｉ２とＩ３は同一の電流値となるようにされている。

電流合成回路２６３は、ソース端子が接地点に接続されゲートとドレインが結合されたいわゆるダイオード接続のＭＯＳトランジスタＱ３１、該トランジスタＱ３１とゲート共通接続されてカレントミラー回路を構成するＭＯＳトランジスタＱ３２、該トランジスタＱ３２とドレイン同士が接続されたダイオード接続のＭＯＳトランジスタＱ３３、該トランジスタＱ３３とゲート共通接続されてカレントミラー回路を構成するＭＯＳトランジスタＱ３４、該トランジスタＱ３４とドレイン同士が接続されたダイオード接続のＭＯＳトランジスタＱ３５、該トランジスタＱ３５とゲート共通接続されてカレントミラー回路を構成するＭＯＳトランジスタＱ３６、該トランジスタＱ３６と直列に接続されたダイオード接続のＰチャネルＭＯＳトランジスタＱ３７、該トランジスタＱ３７とゲート共通接続されてカレントミラー回路を構成するＭＯＳトランジスタＱ３８から構成されている。

そして、上記ＭＯＳトランジスタＱ３１に基準となる電流Ｉrefが、またＭＯＳトランジスタＱ３２のドレインに可変電流生成回路２６１で生成された電流Ｉ２が、さらにＭＯＳトランジスタＱ３４のドレインに可変電流生成回路２６１で生成された電流Ｉ３がそれぞれ流し込まれるようにされている。ＭＯＳトランジスタＱ３１〜Ｑ３６は同一素子サイズ、Ｑ３７とＱ３８も同一素子サイズとなるように形成されている。これによって、トランジスタＱ３３には、Ｉref<Ｉ２のときはＩ２−Ｉrefの電流が流され、Ｉref>Ｉ２のときは電流が流れないようにされる。また、トランジスタＱ３５には、Ｉ３−（Ｉ２−Ｉref）の電流が流される。

ここで、前述したように、Ｉ２＝Ｉ３とされているので、トランジスタＱ３５には、Ｉref<Ｉ３のときにはＩref（＝一定）の電流が流され、Ｉref>Ｉ３のときは電流Ｉ３が流れるようにされる。そして、この電流がトランジスタＱ３６に転写され、さらにカレントミラーを構成するトランジスタＱ３７，Ｑ３８によってＱ３８に転写され、感度アップ用電流Ｉsuとして出力される。その結果、感度アップ用電流Ｉsuは、図４に実線で示すように、Ｉ２，Ｉ３がＩrefに達するまではＩsu＝Ｉ３（＝Ｉ２）でＩsuは徐々に増加し、Ｉ２，Ｉ３がＩref以上になるとＩsu＝Ｉref（＝一定）の電流が流されるようになる。

上記のような電流Ｉsuが図１の出力電力検出回路２２０内のＭＯＳトランジスタＱ４のドレインに流し込まれると、Ｑ４のドレイン電圧がその分高くなるので、容量素子Ｃｉを介した入力に応じてＱ３に流される電流が少なくても、出力パワーが低い領域での出力電力検出回路２２０の検出感度が図５に実線Ａで示すように高くなる。その結果、出力電力検出回路２２０から出力され誤差アンプ２５０に供給される検出電圧Ｖdetが持ち上げられ、図６に実線Ａで示すように、出力レベル指示信号Ｖrampが低い領域での出力電力Ｐoutの制御性が向上するようになる。

図７は、本発明の出力電力検出回路を適用したパワーモジュールの第２の実施例を示したものである。図７において、図１および図２に示されている回路および素子と同一の回路および素子には同一の符号を付して、重複した説明は省略する。

この第２の実施例においては、最終段の増幅用トランジスタ２１３のゲート端子が誤差アンプ２５０から出力される出力制御電圧Ｖapcを抵抗Ｒ３１，Ｒ３２により分圧した電圧によって動作点が与えられるように構成されている。図示しないが、１段目と２段目の増幅用トランジスタ２１１，２１２のゲート端子も抵抗比は異なるが同様に出力制御電圧Ｖapcを抵抗により分圧した電圧によってそれぞれ最適な動作点が与えられるように構成されている。すなわち、第２の実施例においては、増幅用トランジスタ２１１〜２１３のゲートバイアス電圧を与えるバイアス回路２３０は抵抗分圧回路により構成されている。

前記第１の実施例においては、感度アップ用電流生成回路２２６は、誤差アンプ２５０からバイアス回路２３０に供給される出力制御電圧Ｖapcに基づいて、パワーが低い領域で検波部２２１に流し込む感度アップ用の電流Ｉsuを生成するように構成されているのに対し、第２の実施例においては、感度アップ用電流生成回路２２６が最終段の増幅用ＦＥＴ２１３のゲート入力Ｐin3に基づいて検波部２２１に流し込む電流Ｉａ（第１実施例のＩsuに相当）を生成するように構成されている点に第１の特徴がある。

本実施例の第２の特徴は、最終段の増幅用トランジスタ２１３のゲートに入力される高周波信号Ｐin3をゲートに受けトランジスタ２１３のドレイン電流に比例した電流を流す検出用トランジスタＱ２０が最終段の増幅用トランジスタ２１３と同一プロセスで形成される素子で構成されている点にある。具体的には、この実施例では、増幅用トランジスタ２１１〜２１３は前述したＬＤＭＯＳにより構成されており、検出用トランジスタＱ２０も同じ構造のＬＤＭＯＳにより構成されている。これにより、増幅用トランジスタ２１３の特性が製造ばらつきでばらついたとしても検出用トランジスタＱ２０の特性が同じようにばらつくことで検出電流Ｉ１’の精度を高めることができる。

第２の実施例の感度アップ用電流生成回路２２６においては、検出用ＭＯＳトランジスタＱ２０と直列にダイオード接続のＭＯＳトランジスタＱ２１が接続され、第１の実施例と同様に電流合成回路２６３に流し込む電流Ｉ２，Ｉ３を生成するトランジスタＱ２２，Ｑ２３が該トランジスタＱ２１とカレントミラー回路を構成するようにゲート共通接続されている。増幅用トランジスタ２１３および検出用ＭＯＳトランジスタＱ２０に流れる電流I１’は、入力Ｐin3がない場合、出力制御電圧Ｖapcに対し２乗特性の電流となる。

これにより、図７の感度アップ用電流生成回路２２６においてトランジスタＱ２２，Ｑ２３に流れる電流Ｉ２，Ｉ３は、I１’と同様な特性の電流となる。その結果、本実施例の感度アップ用電流生成回路２２６から検波部２２１へ流し込まれる感度アップ用の電流Ｉａは、図１０に破線で示すように変化する電流となり、この電流Ｉａと検波部２２１で検出された図１０に一点鎖線で示すような検出電流Ｉｂとが加算された電流Ｉａ＋Ｉｂが電圧に変換されて減算回路２２５へ供給される。

そして、減算回路２２５で検波電圧からＤＣ成分が減算されて検出電圧Ｖdetとして誤差アンプ２５０へ入力されて出力制御電圧Ｖapcが生成されることにより、高周波電力増幅回路の出力電力Ｐoutが出力制御電圧Ｖapcに応じて図１０に実線で示すように制御されるようになる。図１０より、本実施例の出力電力検出回路を適用することによって、低パワーの領域における出力電力Ｐoutの出力制御電圧Ｖapcに対する感度が向上されることが分かる。

また、この第２の実施例においては、電流合成回路２６３の電源電圧として検波部２２１と同じ電源電圧Ｖｃｃが用いられている。ＶｃｃはＶｄｄよりも安定な定電圧であり、これにより電源依存性の低い検出電流Ｉdetを得ることができる。

さらに、この第２の実施例においては、出力電力検出回路２２０のバイアス生成回路２２３の抵抗Ｒ１の代わりに定電流源Ｉref2が用いられている。この定電流源Ｉref2は、バンドギャップリファランス回路のような温度依存性のない定電圧回路と、生成された定電圧を電流に変換するトランジスタと、このトランジスタに流れる電流に比例した電流を流すカレントミラー回路などで構成することができる。抵抗Ｒ１の代わりに定電流源Ｉref2を用いることにより、温度依存性の低い検出電流Ｉｂを得ることができる。

なお、この第２の実施例においても、第１の実施例と同様なリミット回路ＬＩＭ（図２参照）を検出用トランジスタＱ２０の前段に設けてそのゲート電圧を制限して、図３（Ａ）のように最大パワーを抑える制御を行なうようにしても良い。

図８に、第２の実施例の変形例を示す。図７の第２の実施例においては、バイアス回路２３０が抵抗分圧回路により構成され増幅用トランジスタ２１１〜２１３のゲートバイアス電圧は誤差アンプ２５０から出力される出力制御電圧Ｖapcを抵抗比により分圧することで生成するように構成されているのに対し、図８の変形例では、抵抗を介して増幅用トランジスタ２１３とゲート同士が接続されカレントミラーを構成するバイアス用トランジスタＱｂ３が設けられている。

これとともに、ゲートバイアス回路２３０は誤差アンプ２５０から出力される出力制御電圧Ｖapcを電流に変換しその電流をカレントミラーで所望の電流比となるように調整してその電流をバイアス用トランジスタＱｂ３に流すことで、カレントミラー方式で増幅用トランジスタ２１３にＶapcに応じた電流を流してバイアスを与えるように構成されている。また、増幅用トランジスタ２１３のゲートに入力される高周波信号Ｐin3の交流成分がバイアス用トランジスタＱｂ３のゲートに伝わってバイアス電流が変動するのを防止するため、抵抗Ｒ３０および容量Ｃ３０からなるフィルタ回路が設けられている。

図９に示されているように、１段目と２段目の増幅用トランジスタ２１１，２１２にも同様にゲート共通接続されたバイアス用トランジスタＱｂ１，Ｑｂ２が設けられ、ゲートバイアス回路２３０は出力制御電圧Ｖapcを電流に変換しその電流をカレントミラーで所望の電流比となるように調整して、その電流をバイアス用トランジスタＱｂ１，Ｑｂ２に流すことで、増幅用トランジスタ２１１，２１２にＶapcに応じた電流を流してバイアスを与えるように構成されている。

図９の変形例では、バイアス回路２３０は、入力されたバイアス制御電圧Ｖapcに基づいてＶapcに比例した電流を生成する電圧−電流変換部２３１と、変換された電流をトランジスタのサイズ比に応じた電流に変換するバイアス電流生成部２３２とから構成されている。

電圧−電流変換部２３１は、バイアス制御電圧Ｖapcを抵抗分割する直列抵抗Ｒ４１，Ｒ４２と、非反転入力端子に抵抗Ｒ４１，Ｒ４２により分割された電圧Ｖａが印加された差動アンプＡＭＰ３と、該差動アンプＡＭＰ３の入力電圧Ｖａの上限を制限するリミッタＬＩＭ２と、電源電圧Ｖddと接地点との間に直列に接続されたＭＯＳトランジスタＱ４０および抵抗Ｒ４０とからなる。なお、トランジスタＱ４０と抵抗Ｒ４０は、差動アンプＡＭＰ３の出力段とみなすことができる。

この実施例の電圧−電流変換部２３１は、トランジスタＱ４０と抵抗Ｒ４０との接続ノードの電位Ｖ０が差動アンプＡＭＰ３の反転入力端子にフィードバックされることにより、Ｖ０を差動アンプＡＭＰ３の入力電圧Ｖａに一致させるような電流Ｉ０がＭＯＳトランジスタＱ４０に流される。そして、Ｑ４０と同一のゲート電圧がゲートに印加されたトランジスタＱ４１，Ｑ４２，Ｑ４３には、Ｑ４０とのサイズ比（ゲート幅の比）に応じた電流が流され、トランジスタＱ４１のドレイン電流が増幅用トランジスタ２１１とカレントミラー接続されたバイアス用トランジスタＱｂ１に、またトランジスタＱ４２，Ｑ４３の電流が増幅用トランジスタ２１２，２１３とカレントミラー接続されたバイアス用トランジスタＱｂ２，Ｑｂ３に流されるように構成されている。

すなわち、図８および図９の変形例においては、増幅用トランジスタ２１１〜２１３にゲートバイアスを与えるバイアス回路２３０は、出力制御電圧Ｖapcを電流に変換する電圧−電流変換回路２３１と、ＭＯＳトランジスタＱ４１〜Ｑ４３からなるバイアス電流生成部２３２と、バイアス用トランジスタＱｂ１〜Ｑｂ３とにより構成されている。当然のことながら、消費電流を減らすため、バイアス用トランジスタＱｂ１〜Ｑｂ３には増幅用トランジスタ２１１〜２１３よりも小さなサイズの素子が使用される。

本変形例の構成は、増幅用トランジスタ２１１〜２１３がカレントミラー方式でバイアスされる点以外は、図７の実施例と同じである。従って、感度アップ用電流生成回路２２６の動作も図７の実施例と同じである。ただし、図７の実施例では検波部２２１へ流し込まれる感度アップ用の電流Ｉｓｕが低パワー領域では２乗曲線で変化するのに対し、図８の変形例を適用した場合には、図１１に示すように電流Ｉａが低パワー領域でもほぼリニアに変化するため、第１実施例の感度アップ用電流生成回路２２６を適用した場合の制御特性により近い制御特性が得られようになる。

なお、図９の変形例においては、抵抗Ｒ４１，Ｒ４２とリミッタＬＩＭ２およびアンプＡＭＰ３を省略して、出力制御電圧Ｖapcを直接トランジスタＱ４０のゲート端子に入力して電流に変換し、それをトランジスタＱ４０とＱ４１〜Ｑ４３のサイズ比に比例した電流に変換して増幅用トランジスタ２１１〜２１３とカレントミラー接続されたバイアス用のトランジスタＱｂ１〜Ｑｂ３に流すようにしても良い。

（応用例）
図１２は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例として、ＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示す。
図１２において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調や復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する高周波信号処理回路（ベースバンド回路）１１０や受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２等が１つの半導体チップ上に形成されてなる高周波信号処理用半導体集積回路（ベースバンドＩＣ）と送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２、受信信号から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などが１つのパッケージに実装されてなる電子デバイス（以下、ＲＦデバイスと称する）である。Tx‐MIX1，Tx-MIX2は各々ＧＳＭとＤＣＳの送信信号をアップコンバートするミキサ、Rx‐MIX1，Rx-MIX2は各々ＧＳＭとＤＣＳの受信信号をダウンコンバートするミキサである。

また、図１２において、２００はベースバンドＩＣ１００から供給される高周波信号を増幅する前記実施例のパワーモジュール、３００は送信信号に含まれる高調波などのノイズを除去するフィルタＬＰＦ１，ＬＰＦ２、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。

図１２に示されているように、この実施例では、ベースバンドＩＣ１１０からバイアス回路２３０に対してＧＳＭかＤＣＳかを示すモード選択信号ＶBANDが供給され、バイアス回路２３０はこの制御信号ＶBANDに基づいて、モードに応じたバイアス電流を生成しパワーアンプ２１０ａと２１０ｂのいずれかに供給する。また、ベースバンドＩＣ１１０からパワーモジュール２００内のＡＰＣ回路（誤差アンプ）２５０へ出力レベル指示信号Ｖrampが供給され、ＡＰＣ回路（誤差アンプ）２５０は出力レベル指示信号Ｖrampと出力電力検出回路２２０からの検出電圧Ｖdetとを比較してバイアス回路２３０に対する出力制御信号Ｖapcを生成し、バイアス回路２３０は出力制御信号Ｖapcに応じてパワーアンプ２１０ａ，２１０ｂのゲインを制御し、これに応じてパワーアンプ２１０ａ，２１０ｂの出力電力が変化するように制御される。

なお、この実施例では、図１２には示されていないが、上記デバイスやモジュール以外に、ＲＦデバイス１００に対する制御信号やパワー制御信号の基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ（ＣＰＵ）を設けるようにしても良い。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば前記実施例においては、インピーダンス整合回路２４４内のマイクロストリップラインの途中に直列の抵抗Ｒｉおよび容量Ｃｉを接続して出力電力の交流成分を出力電力検出回路２２０に伝えて出力電力の大きさを検出するようにした例が示されているが、最終増幅段のＦＥＴ２１３のドレイン端子もしくはゲート端子、あるいはモジュールの出力端子ＯＵＴまたはＦＥＴ２１３のドレイン端子と出力端子ＯＵＴの両方から容量や抵抗等を介して、出力電力検出回路２２０の検出用ＭＯＳトランジスタＱ１のゲートに交流信号を入力して出力電力の大きさを検出するように構成する変形例も考えられる。その場合にも、出力電力検出回路２２０にロウパワー領域での感度を向上させる電流を流す電流生成回路２２６を設けるようにした前記実施例を適用することができる。

さらに、前記実施例では、電流合成回路２６３において必要とされる基準電流Ｉrefを外部から与えるようにしているが、例えば図２の定電流生成回路２６２のＭＯＳトランジスタＱ１２と並列に同一のゲート電圧をゲートに受けるＭＯＳトランジスタを設け、そのサイズ比を適当に設定することにより電流合成回路２６３において必要な基準電流Ｉrefを生成するように構成しても良い。

また、前記実施例の高周波電力増幅回路では、電力増幅ＦＥＴを３段接続しているが、２段構成としたり、４段以上の構成としても良い。また、実施例では、電力増幅用素子２１１〜２１３として、ＬＤＭＯＳが使用されているが、通常のＣＭＯＳプロセスで形成されるＭＯＳＦＥＴやバイポーラ・トランジスタ、ＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いても良い。ただし、その場合、検出用トランジスタＱ１や電流−電圧変換用トランジスタＱ２も増幅用トランジスタ２１１〜２１３と同一の素子で構成するのが望ましい。

さらに、前記実施例では、ベースバンド部からの出力レベル指示信号Ｖrampと出力電力検出回路２２０からの検出電圧Ｖdetとを比較してバイアス回路２３０へ出力制御電圧Ｖapcを生成する誤差アンプ（ＡＰＣ回路）２５０が電力増幅回路２１０や出力電力検出回路２２０と同一の半導体チップ上に形成されている場合を説明したが、誤差アンプ（ＡＰＣ回路）２５０は別個の半導体チップ上に形成されていても良い。

また、出力電力検出回路２２０からの検出電圧Ｖdetを外部端子Ｐ１からベースバンド部へ供給して、ベースバンド部側に設けられている誤差アンプ（ＡＰＣ回路）２５０で送信信号を増幅する可変利得アンプの利得を制御する制御電圧Ｖapcを生成するのに用いるようにすることができる。かかる方式は、例えば電力増幅回路２１０のバイアス電圧すなわち利得を固定して入力信号Ｐｉｎの振幅を出力要求レベルに応じて増幅するようなシステムに適用すると有効である。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳの２つの通信方式による送受信が可能なデュアルモードの無線通信システムを構成するパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、他の通信方式や、ＧＳＭとＤＣＳとＰＣＳ（Personal Communications System）など３以上の通信方式による送受信が可能なマルチモードの携帯電話機や移動電話機などの無線通信システムを構成するパワーモジュールあるいは無線ＬＡＮ用の高周波電力増幅回路およびパワーモジュールに利用することができる。

本発明に係る出力電力検出回路およびそれを適用した高周波電力増幅器（パワーモジュール）の第１の実施例を示す回路構成図である。 出力電力検出回路を構成する感度アップ用電流生成回路の具体的な回路例を示す回路構成図である。 図３（Ａ）は第１の実施例の感度アップ用電流生成回路における出力制御電圧Ｖapcと内部の電圧Ｖ２との関係を示すグラフ、図３（Ｂ）は出力制御電圧Ｖapcと内部の電流Ｉ１〜Ｉ３との関係を示すグラフである。 第１の実施例の感度アップ用電流生成回路における出力制御電圧Ｖapcと生成電流Ｉsuとの関係を示すグラフである。 第１の実施例の出力電力検出回路と従来の出力電力検出回路の検出感度特性を示すグラフである。 第１の実施例の出力電力検出回路を適用したパワーモジュールと従来の出力電力検出回路を適用したパワーモジュールにおける出力電力の制御特性を示すグラフである。 本発明に係る出力電力検出回路およびそれを適用した高周波電力増幅器（パワーモジュール）の第２の実施例を示す回路構成図である。 第２の実施例の変形例を示す回路構成図である。 図８の変形例における増幅用トランジスタのゲートにカレントミラー方式でバイアスを与えるバイアス回路の例を示す回路構成図である。 第２の実施例の感度アップ用電流生成回路における出力制御電圧Ｖapcと生成電流Ｉａとの関係および第２の実施例の出力電力検出回路を適用したパワーモジュールにおける出力電力の制御特性を示すグラフである。 第２の実施例の変形例の感度アップ用電流生成回路における出力制御電圧Ｖapcと生成電流Ｉａとの関係および該変形例の出力電力検出回路を適用したパワーモジュールにおける出力電力の制御特性を示すグラフである。 本発明の高周波電力増幅回路を適用したＧＳＭとＤＣＳの２つの通信方式の無線通信が可能なシステムの概略の構成を示すブロック図である。

符号の説明

１００ ＲＦデバイス
１１０ ベースバンド回路
２００ パワーモジュール
２１０，２１０ａ，２１０ｂ 高周波電力増幅回路
２１１，２１２，２１３ 電力増幅用ＦＥＴ
２２０ 出力電力検出回路
２２１ 検波部
２２２，２２４ バッファ回路
２２３ バイアス生成回路
２２５ 減算回路
２２６ 感度アップ用電流生成回路
２２７ 直流電圧源
２３０ バイアス回路
２４１〜２４４ インピーダンス整合回路
２５０ 誤差アンプ（ＡＰＣ回路）
２６１ 可変電流生成回路
２６２ 定電流生成回路
２６３ 電流合成回路
３００ フロントエンド・モジュール

Claims (12)

1. 出力電力制御電圧に応じて高周波信号を増幅する電力増幅回路と、該電力増幅回路の出力電力のレベルを検出する出力電力検出回路とを備え、
   前記出力電力検出回路は、前記出力電力制御電圧が所定のレベルよりも低い状態では出力電力制御電圧に基づいて出力電圧を形成し、前記出力電力制御電圧が所定のレベルよりも高い状態では前記出力電力検出回路の検出出力に基づいて出力電圧を形成することを特徴とする高周波電力増幅回路。
2. 前記出力電力制御電圧が所定のレベルよりも低い状態では、前記出力電力制御電圧に応じた電流を生成して前記出力電力検出回路の検波部へ供給して検出感度を向上させる感度アップ用電流生成回路を備えることを特徴とする請求項１に記載の高周波電力増幅回路。
3. 前記出力電力検出回路は、前記電力増幅回路の出力部から結合容量を介して入力される交流信号が制御端子に印加された第１トランジスタと、該第１トランジスタと直列に接続された第２トランジスタと、該第２トランジスタとカレントミラー接続された第３トランジスタと、該第３トランジスタと直列に接続された電流−電圧変換用トランジスタとを備え、前記感度アップ用電流生成回路により生成された電流が前記電流−電圧変換用トランジスタに流されるようにされていることを特徴とする請求項２に記載の高周波電力増幅回路。
4. 前記第１トランジスタの制御端子に動作点を与えるバイアス生成回路と、前記電流−電圧変換用トランジスタにより変換された電圧と前記バイアス生成回路により前記第１トランジスタに付与される電圧との差に応じた電圧を検出信号として出力する減算回路とを備えていることを特徴とする請求項３に記載の高周波電力増幅回路。
5. 前記感度アップ用電流生成回路は、基準となる電圧に基づいて所定の大きさのオフセット電流を生成する定電流生成回路と、前記オフセット電流と出力電力制御電圧に基づいて該制御電圧が所定レベルの以上のときに該制御電圧に比例した電流を生成する可変電流生成回路と、該可変電流生成回路により生成された電流と基準となる電流とを合成して所望の特性に従って変化する電流を出力する電流合成回路とからなることを特徴とする請求項２〜４のいずれかに記載の高周波電力増幅回路。
6. 前記電力増幅回路は入力高周波信号を電力増幅する増幅用トランジスタを含み、該増幅用トランジスタの制御端子に前記出力電力制御電圧に応じたバイアスを与えるバイアス回路を備えていることを特徴とする請求項１〜５のいずれかに記載の高周波電力増幅回路。
7. 前記出力電力検出回路からの出力電圧と外部から供給される出力レベル指示信号とに基づいて前記バイアス回路に供給する前記出力電力制御電圧を生成する制御電圧生成回路をさらに備えていることを特徴とする請求項６に記載の高周波電力増幅回路。
8. 入力高周波信号を電力増幅する増幅用トランジスタを含み出力電力制御電圧に応じて高周波信号を増幅する電力増幅回路と、該電力増幅回路の出力電力のレベルを検出する出力電力検出回路と、前記増幅用トランジスタの制御端子に前記出力電力制御電圧に応じたバイアスを与えるバイアス回路とを備え、
   前記出力電力検出回路は、前記出力電力制御電圧が所定のレベルよりも低い状態では前記増幅用トランジスタの制御端子のバイアス電圧に基づいて出力電圧を形成し、前記出力電力制御電圧が所定のレベルよりも高い状態では前記出力電力検出回路の検出出力に基づいて出力電圧を形成することを特徴とする高周波電力増幅回路。
9. 前記バイアス回路は、前記出力電力制御電圧を抵抗比で分圧し前記増幅用トランジスタの制御端子に与えるバイアス電圧を生成する抵抗分割回路からなることを特徴とする請求項８に記載の高周波電力増幅回路。
10. 前記バイアス回路は、前記出力電力制御電圧を電流に変換する電圧−電流変換手段と、前記増幅用トランジスタと制御端子が共通に接続されたバイアス用トランジスタと、前記電圧−電流変換手段により変換された電流に比例した電流を生成するバイアス電流生成手段とを備え、前記バイアス電流生成手段されたバイアス電流が前記バイアス用トランジスタに流されることにより前記増幅用トランジスタに前記出力電力制御電圧に応じた動作電流が流されるようにされていることを特徴とする請求項８に記載の高周波電力増幅回路。
11. 前記出力電力検出回路からの出力電圧と外部から供給される出力レベル指示信号とに基づいて前記バイアス回路に供給する前記出力電力制御電圧を生成する制御電圧生成回路をさらに備えていることを特徴とする請求項１０に記載の高周波電力増幅回路。
12. 前記出力電力検出回路は、前記増幅用トランジスタの制御端子のバイアス電圧を制御端子に受けてバイアス電圧に応じた電流を流す検出用トランジスタを備え、該検出用トランジスタは前記増幅用トランジスタと同一プロセスで形成される同一構造のトランジスタであることを特徴とする請求項８〜１１のいずれかに記載の高周波電力増幅回路。

Images