JP2008236515A

JP2008236515A - 高周波増幅器

Info

Publication number: JP2008236515A
Application number: JP2007074719A
Authority: JP
Inventors: Shintaro Shinjo; 真太郎新庄; Hirotami Ueda; 博民上田; Kenji Suematsu; 憲治末松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-03-22
Filing date: 2007-03-22
Publication date: 2008-10-02
Anticipated expiration: 2027-03-22
Also published as: JP4814133B2

Abstract

【課題】飽和出力電力および効率が高い高周波増幅器を提供する。
【解決手段】高周波増幅器は、電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給するカレントミラー形バイアス回路を有する高周波増幅器において、上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、上記入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路と、を有し、上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とする。
【選択図】図１

Description

この発明は、衛星通信、地上波マイクロ波通信、移動体通信等に使用する高周波増幅器に関するものである。

一般に高周波増幅器においては、高出力、高効率を得るために定電圧バイアス回路が用いられる。定電圧を印加した場合には、高入力電力時においても増幅素子の入力電圧が降下することがないので、バイアス級は変化せず大きな飽和電力と高効率を得ることができる。しかし、定電圧バイアス回路を用いた高周波増幅器以上の飽和特性を得るためには、高入力電力時に入力電圧を増加させることが必要となる。

入力電力が増加した場合に自動的にベース電流を補償する機能を有するベースバイアス回路においては、高周波入力端子から入力された高周波信号は高周波増幅器に入力し増幅された後、高周波出力端子から出力される。
ベースバイアス回路の電源供給端子より電圧Ｖ_ＰＣが印加された場合のカレントミラー回路の基準電流Ｉ_ｒｅｆは、ＰＮＰバイポーラトランジスタのコレクタ−エミッタ間電圧をＶ_{ＣＥ＿ｐｎｐ}とすると式（１）で与えられる。この基準電流に対して高周波増幅器のコレクタ電流Ｉ_ＣＥは式（２）で表される。但し、Ｎは高周波増幅器のサイズ、βは高周波増幅器の電流増幅率である。その際、ベースバイアス電圧Ｖ_ｂとベース電流Ｉ_ｂｅはそれぞれ式（３）、式（４）で表される。但し、Ｒｒｅｆはカレントミラー回路の基準抵抗である。
このようにして、ベースバイアス回路の出力としてベースバイアス電圧Ｖ_ｂとベース電流Ｉ_ｂｅを供給する。

入力電力が増加した場合には、高周波増幅器のベース電流が増加する。これに伴いＮＰＮバイポーラトランジスタのコレクタ電流も増加する。ＰＮＰバイポーラトランジスタはＮＰＮバイポーラトランジスタのコレクタ電流を基準電流とするカレントミラーとして動作するために、ＮＰＮバイポーラトランジスタのコレクタには基準電流のカレントミラー比倍の電流が加わる。この結果として高周波増幅器のベース電流をさらに自動的に増加させることが可能となる（例えば、特許文献１参照）。

特開平１１-６８４７３号公報

しかし、特許文献１に記載のベースバイアス回路においては、高周波増幅器を構成する増幅素子はＮＰＮバイポーラトランジスタである。ところが、高周波増幅器を構成する増幅素子が電界効果型トランジスタ（以下、「ＦＥＴ」と略記する）である場合、ゲート端子に流れる電流は微量であるため出力電力に応じたバイアス制御を行うことは困難である。

また、カレントミラー回路の基準電流Ｉ_ｒｅｆを決定するのは基準抵抗Ｒ_ｒｅｆである。バイアス回路の電源供給電圧Ｖ_ＰＣが低電圧である場合、ＰＮＰバイポーラトランジスタのエミッタと電源供給電圧Ｖ_ＰＣの電位差が非常に小さくなるために、基準抵抗Ｒ_ｒｅｆの値もまた非常に小さくなり基準電流Ｉ_ｒｅｆの調整は非常に困難である。

この発明の目的は、飽和出力電力および効率が高い高周波増幅器を提供することである。

この発明に係る高周波増幅器は、電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給するカレントミラー形バイアス回路を有する高周波増幅器において、上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、上記入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路と、を有し、上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とする。

この発明に係る高周波増幅器の効果は、高周波入力信号が増加し、それにともないドレイン電流が増加する大信号で動作するときに、バイアス回路から供給される電圧は増加し、それにともないドレイン電流が増加するので、高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができることである。

実施の形態１．
図１は、この発明に係る実施の形態１による高周波増幅器の回路図である。
この発明に係る実施の形態１による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、高周波増幅素子としての第１のＦＥＴ３、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１を有する。
ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８および第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７により、第１のＦＥＴ３および第２のＦＥＴ１２のバイアス回路６を構成する。

次に、この発明に係る実施の形態１による高周波増幅器の動作について説明する。
この発明に係る実施の形態１による高周波増幅器において、高周波入力端子１から入力された高周波信号は第１のＦＥＴ３に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３および第２のＦＥＴ１２のゲート電圧は、バイアス回路６から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路６の基準電流は、ｐ型カレントミラー回路８の出力電流である。

第１のＦＥＴ３が大信号で動作するとき、第２のＦＥＴ１２も大信号で動作する。第２のＦＥＴ１２のドレイン電流は、ｐ型カレントミラー回路８の基準電流であるため、大信号で動作してドレイン電流が増加すると、ｐ型カレントミラー回路８の出力電流も増加する。故に、バイアス回路６から出力される電圧は増加し、それにともない第１のＦＥＴ３のドレイン電流は増加するので、出力電力を増加させることできる。
なお、効率を劣化させることなく動作させるために、第２のＦＥＴ１２は第１のＦＥＴ３と比べて十分小さくすることが望ましい。

この発明に係る実施の形態１による高周波増幅器は、高周波入力信号が増加し、それにともないドレイン電流が増加する大信号で動作するときに、バイアス回路６から供給される電圧は増加し、それにともないドレイン電流は増加するので、高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。

また、バイアス回路６を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路６から供給される電圧を制御することができる。

実施の形態２．
図２は、この発明に係る実施の形態２による高周波増幅器の回路図である。
この発明に係る実施の形態２による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、高周波増幅素子としての第１のＦＥＴ３、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１、第３のＦＥＴ７にドレイン電流を供給する電流源２２を有する。

ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７および電流源２２により、第１のＦＥＴ３および第２のＦＥＴ１２のバイアス回路２１を構成する。

次に、この発明に係る実施の形態２による高周波増幅器の動作について説明する。
この発明に係る実施の形態２による高周波増幅器においては、高周波入力端子１から入力された高周波信号は第１のＦＥＴ３に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３および第２のＦＥＴ１２のゲート電圧は、バイアス回路２１から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路２１の基準電流は、ｐ型カレントミラー回路８の出力電流と電流源２２から供給される。

第１のＦＥＴ３が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路２１から出力する電圧は増加し、それにともない第１のＦＥＴ３のドレイン電流が増加するので出力電力を増加させることができる。

なお、効率を劣化させることなく動作させるために、第２のＦＥＴ１２は第１のＦＥＴ３と比べて十分小さくすることが望ましい。

この発明に係る実施の形態２による高周波増幅器は、高周波入力信号が増加しドレイン電流が増加する大信号で動作するときに、バイアス回路２１から供給される電圧は増加するので、高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。

また、バイアス回路２１を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路２１から供給される電圧を制御することができる。

また、バイアス回路２１の基準電流はｐ型カレントミラー回路８の出力電流と電流源２２から供給されるため、第１のＦＥＴ３の初期バイアス条件の設定が容易である。

また、直流電源１１が低電圧である場合にもバイアス回路２１を構成する第３のＦＥＴ７、第４のＦＥＴ９、第５のＦＥＴ１０を動作させることができる。

なお、電流源２２は、抵抗と直流電源から構成しても良いし、定電流バイアス回路を用いても良い。

実施の形態３．
図３は、この発明に係る実施の形態３による高周波増幅器の回路図である。
この発明に係る実施の形態３による高周波増幅器は、多段に接続された複数の増幅器から構成されている。図３には、この発明に係る実施の形態３による高周波増幅器の最前段の増幅器と最終段の増幅器とを図示している。

最前段の増幅器は、高周波入力端子６１、直列電流阻止容量６２、高周波増幅素子としての第１のＦＥＴ６３、第１のＦＥＴ６３とカレントミラーを構成する第２のＦＥＴ６９、ｐ型カレントミラー回路７０を構成する第３のＦＥＴ７１および第４のＦＥＴ７２、直流電源７４、第２のＦＥＴ６９にドレイン電流を供給する電流源７３を有する。

最終段の増幅器は、直列電流阻止容量６４、６６、高周波増幅素子としての第５のＦＥＴ６５、高周波出力端子６７、第５のＦＥＴ６５と並列接続され入力電力検波素子としての第６のＦＥＴ８２、第５のＦＥＴ６５とカレントミラーを構成する第７のＦＥＴ７６、ｐ型カレントミラー回路７７を構成する第８のＦＥＴ７８および第９のＦＥＴ７９、直流電源８１、第７のＦＥＴ７６にドレイン電流を供給する電流源８０を有する。

ｐ型カレントミラー回路７０およびｐ型カレントミラー回路７７は、第６のＦＥＴ８２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路７０、第１のＦＥＴ６３とカレントミラーを構成する第２のＦＥＴ６９および電流源７３により、第１のＦＥＴ６３のバイアス回路６８を構成する。
ｐ型カレントミラー回路７７、第５のＦＥＴ６５とカレントミラーを構成する第７のＦＥＴ７６および電流源８０により、第５のＦＥＴ６５および第６のＦＥＴ８２のバイアス回路７５を構成する。

次に、この発明に係る実施の形態３による高周波増幅器の動作について説明する。
この発明に係る実施の形態３による高周波増幅器において、高周波入力端子６１から入力された高周波信号は第１のＦＥＴ６３に入力され増幅された後、第５のＦＥＴ６５に入力され増幅され、高周波出力端子６７から出力される。第５のＦＥＴ６５および第６のＦＥＴ８２のゲート電圧は、バイアス回路７５から供給され、ドレイン電圧は直流電源８１から供給される。第１のＦＥＴ６３のゲート電圧は、バイアス回路６８から供給され、ドレイン電圧は直流電源７４から供給される。バイアス回路６８の基準電流は、ｐ型カレントミラー回路７０の出力電流と電流源７３から供給される。バイアス回路７５の基準電流は、ｐ型カレントミラー回路７７の出力電流と電流源８０から供給される。

第５のＦＥＴ６５が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路７５から出力される電圧は増加し、それにともない第５のＦＥＴ６５のドレイン電流が増加するので、出力電力を増加させることができる。

また、最前段の増幅器のｐ型カレントミラー回路７０の基準電流も第６のＦＥＴ８２のドレイン電流であるため、第１のＦＥＴ６３の動作状態によらず、バイアス回路６８から出力する電圧は増加し、それにともない第１のＦＥＴ６３のドレイン電流は増加するので、出力電力を増加させることができる。

なお、効率を劣化させることなく動作させるために、第６のＦＥＴ８２は第５のＦＥＴ６５と比べて十分小さくすることが望ましい。

この発明に係る実施の形態３による高周波増幅器は、少なくとも最終段の増幅器が大信号で動作していれば、各段のバイアス回路から供給される電圧は増加するため、各段の高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。

また、バイアス回路を構成するｐ型カレントミラー回路のミラー比を段毎に変化させることにより、バイアス回路から供給される電圧をそれぞれ制御することができる。
なお、電流源８０を省略してもよい。また、電流源８０を設けた場合、抵抗と直流電源から構成しても良いし、定電流バイアス回路を用いても良い。

また、最終段の増幅器の入力電力検波素子としての第６のＦＥＴ８２のドレイン電流を基準電流とするｐ型カレントミラー回路７７は、最終段の増幅器を含む任意の段の増幅器のバイアス回路に設けても良い。

実施の形態４．
図４は、この発明に係る実施の形態４による高周波増幅器の回路図である。
この発明に係る実施の形態４による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、１段カスコード接続された２つの高周波増幅素子としての第１のＦＥＴ３および第６のＦＥＴ３１、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３および第６のＦＥＴ３１とそれぞれカレントミラーを構成する第３のＦＥＴ７および第７のＦＥＴ３２、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１を有する。

ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７および第６のＦＥＴ３１とカレントミラーを構成する第７のＦＥＴ３２により、第１のＦＥＴ３および第６のＦＥＴ３１のバイアス回路３３が構成される。

次に、この発明に係る実施の形態４による高周波増幅器の動作について説明する。
この発明に係る実施の形態４による高周波増幅器において、高周波入力端子１から入力された高周波信号は、カスコード接続された第１のＦＥＴ３および第６のＦＥＴ３１に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３、第２のＦＥＴ１２および第６のＦＥＴ３１のゲート電圧はバイアス回路３３から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路３３の基準電流は、ｐ型カレントミラー回路８の出力電流から供給される。

第１のＦＥＴ３が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路３３から出力する電圧は増加し、それにともない第１のＦＥＴ３のドレイン電流は増加するので、出力電力を増加させることができる。

このように、この発明に係る実施の形態４による高周波増幅器においては、高周波入力信号が増加しドレイン電流が増加する大信号により動作するときに、バイアス回路３３から供給する電圧は増加し、それにともないカスコード接続された高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。

また、バイアス回路３３を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路３３から供給される電圧を制御することができる。

実施の形態５．
図５は、この発明に係る実施の形態５による高周波増幅器の回路図である。
この発明に係る実施の形態５による高周波増幅器は、高周波入力端子１、直列電流阻止容量２、４、２段カスコード接続された３つの高周波増幅素子としての第１のＦＥＴ３、第６のＦＥＴ３１および第８のＦＥＴ５１、高周波出力端子５、第１のＦＥＴ３と並列接続される入力電力検波素子としての第２のＦＥＴ１２、第１のＦＥＴ３および第６のＦＥＴ３１とそれぞれカレントミラーを構成する第３のＦＥＴ７および第７のＦＥＴ３２、ｐ型カレントミラー回路８を構成する第４のＦＥＴ９および第５のＦＥＴ１０、直流電源１１、第８のＦＥＴ５１のバイアス回路５２を有する。

ｐ型カレントミラー回路８は、第２のＦＥＴ１２のドレイン電流を基準電流とする。
ｐ型カレントミラー回路８、第１のＦＥＴ３とカレントミラーを構成する第３のＦＥＴ７および第６のＦＥＴ３１とカレントミラーを構成する第７のＦＥＴ３２により、第１のＦＥＴ３、第２のＦＥＴ１２および第６のＦＥＴ３１のバイアス回路５３が構成される。

次に、この発明に係る実施の形態５による高周波増幅器の動作について説明する。
この発明に係る実施の形態５による高周波増幅器において、高周波入力端子１から入力された高周波信号はカスコード接続された第８のＦＥＴ５１、第１のＦＥＴ３および第６のＦＥＴ３１に入力され増幅された後、高周波出力端子５から出力される。第１のＦＥＴ３、第２のＦＥＴ１２および第６のＦＥＴ３１のゲート電圧は、バイアス回路５３から供給され、ドレイン電圧は直流電源１１から供給される。バイアス回路５３の基準電流は、ｐ型カレントミラー回路８の出力電流から供給される。

第１のＦＥＴ３が大信号で動作するとき、上述の実施の形態１による高周波増幅器について説明したと同様に、バイアス回路５３から出力される電圧は増加し、それにともない第１のＦＥＴ３、第６のＦＥＴ３１のドレイン電流は増加するので、出力電力を増加させることができる。

なお、効率を劣化させることなく動作させるために、第２のＦＥＴ１２は第１のＦＥＴ３、第６のＦＥＴ３１および第８のＦＥＴ５１と比べて十分小さくすることが望ましい。

このように、この発明に係る実施の形態５による高周波増幅器においては、高周波入力信号が増加しドレイン電流が増加する大信号で動作するときに、バイアス回路５３から供給される電圧は増加し、それにともない、カスコード接続された高周波増幅器のバイアス級がＡ級に近づき、飽和出力電力および効率を増加することができる。

また、バイアス回路５３を構成するｐ型カレントミラー回路８のミラー比を変化させることにより、バイアス回路５３から供給される電圧を制御することができる。

この発明に係る実施の形態１による高周波増幅器の回路図である。この発明に係る実施の形態２による高周波増幅器の回路図である。この発明に係る実施の形態３による高周波増幅器の回路図である。この発明に係る実施の形態４による高周波増幅器の回路図である。この発明に係る実施の形態５による高周波増幅器の回路図である。

符号の説明

１、６１高周波入力端子、２、４、６２、６４、６６直列電流阻止容量、３、７、９、１０、１２、３１、３２、６３、６５、６９、７１、７２、７６、７８、７９、８２電界効果型トランジスタ（ＦＥＴ）、５、６７高周波出力端子、６、２１、３３、６８、７５バイアス回路、８、７０、７７ｐ型カレントミラー回路、１１、７４、８１直流電源、２２、７３、８０電流源。

Claims

電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給するカレントミラー形バイアス回路を有する高周波増幅器において、
上記増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、上記入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路と、
を有し、
上記カレントミラー回路の出力電流を上記カレントミラー形バイアス回路の基準電流とすることを特徴とする高周波増幅器。
電流源を有し、
上記カレントミラー回路の出力電流と上記電流源からの電流とを上記カレントミラー形バイアス回路の基準電流とすることを特徴とする請求項１に記載の高周波増幅器。
電界効果型トランジスタからなる増幅素子および上記電界効果型トランジスタに定電圧を供給するカレントミラー形バイアス回路を有する複数の増幅器が多段に接続される高周波増幅器において、
最終段の上記増幅器の増幅素子と並列に接続され電界効果型トランジスタからなる入力電力検波素子と、
上記入力電力検波素子のドレイン電流を基準電流とするカレントミラー回路と、
を有し、
上記カレントミラー回路の出力電流を上記最終段の増幅器を含む複数の増幅器のカレントミラー形バイアス回路の基準電流とすることを特徴とする高周波増幅器。
上記増幅素子は、カスコード接続される電界効果型トランジスタであることを特徴とする請求項１乃至３のいずれか一項に記載の高周波増幅器。