JP2004015423A - 定電流発生回路 - Google Patents

Abstract

【課題】負荷抵抗などの温度に影響された出力電流量の変動を抑制し、安定した定電流の供給が可能な定電流発生回路を得る。
【解決手段】カレントミラー回路１のトランジスタ４に、温度上昇に伴い抵抗が減少する負の温度係数を有する負荷２と、温度上昇に伴い抵抗が増大する正の温度係数を有する負荷３とを接続し、負の温度係数と正の温度係数との和が相殺されるように負荷２と負荷３とを構成し、負荷２，３の温度上昇によらずトランジスタ５から出力される電流量が一定となるようにした。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路に備えられる定電流発生回路に関するものである。
【０００２】
【従来の技術】
図４は、従来の定電流発生回路の概略構成を示す説明図である。図において、１０１は定電流発生回路の電流反射鏡（以下、カレントミラー回路と記載する）、１０２は出力する定電流値を司る抵抗素子等の負荷、１０３，１０４はカレントミラー回路１０１を構成するトランジスタである。
【０００３】
半導体集積回路に構成される定電流発生回路は、図４に示すように、複数の例えばＣＭＯＳ型トランジスタを用いたカレントミラー回路１０１が用いられる。カレントミラー回路１０１は、ＣＭＯＳ型のトランジスタ１０３，１０４の例えばソースに電源電圧が供給され、また、トランジスタ１０３のゲートとトランジスタ１０４のゲートとを接続したものである。トランジスタ１０３のゲート・ドレイン間を短絡して（以下、ゲート・ドレイン間を短絡したトランジスタをダイオード接続のトランジスタと記載する）、当該トランジスタ１０３のドレインに負荷１０２を接続する。
【０００４】
次に、動作について説明する。
カレントミラー回路１０１の各トランジスタ１０３，１０４に電源電圧が供給され、ダイオード接続のトランジスタ１０３のドレインに電流Ｉｉｎが流れる。カレントミラー回路１０１は、トランジスタ１０３のドレインに流れた電流量と同様な電流量をトランジスタ１０４のドレインから出力させる。トランジスタ１０３のドレインから負荷１０２へ流れる電流Ｉｉｎの電流量は、負荷１０２の抵抗値により決定され、トランジスタ１０４のドレインから出力される定電流、即ち電流Ｉｏｕｔの電流量を制御するものである。
【０００５】
【発明が解決しようとする課題】
従来の定電流発生回路は以上のように構成されているので、出力される定電流はカレントミラー回路に接続された負荷抵抗値の影響を受けることから、当該定電流発生回路の動作環境等による温度変化や、負荷抵抗として用いた抵抗素子の温度特性により出力電流量が変動してしまうという課題があった。例えば、このような定電流発生回路をリングオシレータ回路に使用した場合、リングオシレータ回路は定電流発生回路から供給された定電流に基づいて発振周波数を制御するので、負荷抵抗などが温度変化によって定電流発生回路の出力電流量が変動すると、これに伴いリングオシレータ回路が出力する発振周波数も不安定になるという課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、負荷抵抗などの温度に影響された出力電流量の変動を抑制し、安定した定電流の供給が可能な定電流発生回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る定電流発生回路は、カレントミラー回路のダイオード接続としたトランジスタに接続する負荷として、温度上昇に伴い抵抗が減少する第一の負荷手段と、温度上昇に伴い抵抗が増大する第二の負荷手段とを備え、第一の負荷手段は、温度上昇に伴い抵抗が減少する関係を示す負の温度係数を有し、第二の負荷手段は、温度上昇に伴い抵抗が増大する関係を示す正の温度係数を有し、負の温度係数と正の温度係数との和が相殺されるように第一の負荷手段と第二の負荷手段とを構成し、負荷の抵抗が温度変化によらず一定となるように構成したものである。
【０００８】
この発明に係る定電流発生回路は、第一の負荷手段が一端に当該第一の負荷に流される電流が供給される抵抗素子と、所定の基準電圧を生成する基準電圧生成手段と、抵抗素子の一端に生じる電圧と基準電圧とを比較する比較手段とを備え、比較手段が抵抗素子の一端に生じる電圧が当該抵抗素子の温度上昇に伴い基準電圧より大きくなると抵抗素子に供給される電流を抑制するものである。
【０００９】
この発明に係る定電流発生回路は、第二の負荷手段が複数のトランジスタから成るカレントミラー回路と、当該カレントミラー回路から出力される電流が供給され温度上昇に伴い抵抗が減少する抵抗素子と、カレントミラー回路を構成するバイアス電圧をゲートに印加し、ドレイン・ソース間に第二の負荷手段に供給される電流を流す出力トランジスタとを備え、抵抗素子の温度上昇に伴い当該抵抗素子が接続されたカレントミラー回路のバイアス電圧が大きくなることから出力トランジスタのドレイン・ソース間に流れる電流を増加させるものである。
【００１０】
この発明に係る定電流発生回路は、第二の負荷手段が所定の基準電圧を生成する基準電圧発生手段を備え、カレントミラー回路及び出力トランジスタを複数のトランジスタをカスコード接続して回路構成し、カスコード回路として構成されたカレントミラー回路及び出力トランジスタに基準電圧を参照電圧として供給するものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による定電流発生回路の概略構成を示す説明図である。１はカレントミラー回路、２は負荷（第一の負荷手段）、３は負荷（第二の負荷手段）、４，５は例えばＣＭＯＳ型トランジスタである。トランジスタ４，５のソースには電源電圧が供給される。トランジスタ４のゲート・ドレイン間は短絡され（以下、ゲート・ドレイン間が短絡されているトランジスタをダイオード接続のトランジスタと記載する）、またトランジスタ４のゲートとトランジスタ５のゲートが接続され、カレントミラー回路１が構成されている。ダイオード接続されたトランジスタ４のドレインには負荷２，３の一端が並列に接続され、負荷２，３の他端は接地されている。
【００１２】
図２は、この発明の実施の形態１による定電流発生回路の構成を示す説明図である。図１に示した部分と同一あるいは相当するものに同じ符号を付し、その説明を省略する。図において、３０３は負荷２に流れる電流量ＩＡ、３０４は基準電圧発生回路（基準電圧発生手段）、３０５はオペアンプ（比較手段）、３０６は抵抗素子、３０７は例えばＮＭＯＳ型のトランジスタ（比較手段）、３０８はトランジスタ３０７の出力電位、３１２はワイドラーの定電流源回路（カレントミラー回路）、３１３はワイドラーの定電流源回路３１２の出力に基づいて定電流を流す例えばＮＭＯＳ型のトランジスタ（出力トランジスタ）、３１４はワイドラーの定電流源回路３１２から出力された電流を流す抵抗素子、３１５，３１６はワイドラーの定電流源回路３１２を構成する例えばＮＭＯＳ型のトランジスタ、３１７は負荷３に流れる電流量ＩＢである。図２に示した負荷２は、基準電圧発生回路３０４、オペアンプ３０５、抵抗素子３０６及びトランジスタ３０７によって構成され、電流量ＩＡ３０３を負荷電流として流す電流源回路である。また、図２に示した負荷３は、トランジスタ３１５，３１６及び抵抗素子３１４から成るワイドラーの定電流源回路３１２と、このワイドラーの定電流源回路３１２において生成されるバイアス電位に基づいて電流量ＩＢ３１７をドレインに流すトランジスタ３１３によって構成された定電流回路で、負荷３に流れる電流を電流量ＩＢ３１７とするものである。
【００１３】
次に、動作について説明する。
初めに図１を用いて実施の形態１による定電流発生回路の動作を説明する。負荷２はカレントミラー回路１の電流量に対して負の温度係数を有し、負荷３はカレントミラー回路１の電流量に対して正の温度係数を有するものである。
【００１４】
実施の形態１による定電流発生回路は、トランジスタ４，５のソースに電源電圧が供給されると、ダイオード接続のトランジスタ４のドレインから電流Ｉｉｎが負荷２，３へ供給される。トランジスタ４と共にカレントミラー回路１を構成するトランジスタ５は、ドレインから電流Ｉｉｎと同等な電流量の電流Ｉｏｕｔを出力させる。トランジスタ５から出力される電流Ｉｏｕｔは、トランジスタ４の電流Ｉｉｎと同電流量で、この電流Ｉｉｎは負荷２に流れる電流量と負荷３に流れる電流量の総和である。故に負荷２，３の負荷抵抗値によってトランジスタ５からの電流Ｉｏｕｔの電流量が決定される。
【００１５】
例えば、温度係数が−１／℃の負荷２を用い、温度係数が＋１／℃の負荷３を用いて図１に示した定電流発生回路を構成すると、負荷２，３は電流Ｉｉｎが供給されて温度が上昇した場合に、負荷２，３の互いの温度係数によって抵抗値の変化を打ち消し合うことになる。つまり、負荷２，３の温度係数を合算すると±０／℃となり、負荷２，３は温度変化に依存しない安定した抵抗値の負荷として作用し、定電流発生回路の出力から温度変化による影響を抑制できる。
【００１６】
次に、図２を用いて実施の形態１による定電流発生回路に備えられた負荷２、及び負荷３の動作を説明する。定電流源回路の負荷２は、カレントミラー回路１から電流Ｉｉｎが供給され、後述する負荷３へ供給される電流と分流された電流が、ＮＭＯＳ型のトランジスタ３０７の例えばドレインに入力される。オペアンプ３０５は、基準電圧発生回路３０４の出力電位とトランジスタ３０７の出力電位３０８とを入力する。オペアンプ３０５は、自ら出力した電位をトランジスタ３０７のゲートに印加し、トランジスタ３０７の出力電位３０８を負帰還させてトランジスタ３０７の出力電位３０８を基準電圧発生回路３０４の出力電位と同電位に保持する。
【００１７】
そのため、電流源回路の負荷２に流れる電流量ＩＡ３０３の温度変化は、抵抗素子３０６の温度特性に依存するものになる。抵抗素子３０６は温度上昇と共に抵抗値が大きくなる温度特性を有するもので、正の温度係数を有するものである。抵抗素子３０６の温度が上昇し、トランジスタ３０７の出力電位３０８が大きくなると、この出力電位３０８がオペアンプ３０５に負帰還され、基準電圧発生回路３０４から出力される基準電圧と比較され、オペアンプ３０５からトランジスタ３０７のゲートに印加される電位が小さくなり、その結果トランジスタ３０７のドレイン・ソース間を流れる電流が減少して負荷２に流れる電流量ＩＡ３０３が減少する。なお、逆に抵抗素子３０６の温度が下降すると、オペアンプ３０５からトランジスタ３０７のゲートに印加される電位が大きくなり、当該トランジスタ３０７のドレイン・ソース間に流れる電流が増大して負荷２に流れる電流量ＩＡ３０３も増加する。
【００１８】
このように、電流量ＩＡ３０３は抵抗素子３０６の温度上昇に伴い減少し、また抵抗素子３０６の温度下降に伴い増加する。抵抗素子３０６が有する正の温度係数に対して、電流量ＩＡ３０３の温度係数、即ち負荷２が有する温度係数は、当該抵抗素子３０６の温度上昇に伴い負荷２に流れる電流量が減少する負の温度係数となる。
ここで、負荷２に流れる電流量ＩＡ３０３の温度係数をα３０３とする。
【００１９】
図２に示した負荷３は、抵抗素子３１４に定電流を供給するワイドラーの定電流源回路３１２を用いた一例で、ワイドラーの定電流源回路３１２を構成する例えばＮＭＯＳ型のトランジスタ３１５，３１６のバイアス電位を取り出し、例えばＮＭＯＳ型のトランジスタ３１３のゲートに当該バイアス電位を印加してトランジスタ３１３のドレイン・ソース間に電流が流れるように構成した定電流回路である。なお、負荷２と負荷３とは並列にトランジスタ４のドレインに接続された負荷なので、カレントミラー回路１から供給される電流Ｉｉｎは負荷２と負荷３とに分流され、負荷３のトランジスタ３１３のドレインには電流Ｉｉｎと負荷２に備えられたトランジスタ３０７へ供給される電流との差分電流が供給される。また、負荷３のトランジスタ３１３のソースは接地される。即ち、図２に例示した負荷３に流れる電流量ＩＢ３１７は、トランジスタ３１３のドレイン・ソース間に流れる電流と等しい。
【００２０】
負荷３に流れる電流量ＩＢ３１７の温度係数は、ＮＭＯＳ型のトランジスタ３１３，３１５，３１６のトランジスタ利得係数βの温度係数と、ワイドラーの定電流源回路３１２の生成する電流が流れる抵抗素子３１４の温度係数に依存するもので、電流量ＩＢ３１７の温度係数が正の値を有するように各素子を選択する。
【００２１】
詳しくは、ＮＭＯＳ型のトランジスタ３１３，３１５，３１６の各利得係数を、それぞれβ，β，４β、その利得係数βの温度係数をΔβ、抵抗素子３１４の抵抗値をＲ、その温度係数をΔＲとする。負荷３に使用するトランジスタ３１３，３１５，３１６は正の値の温度係数Δβを有し、また抵抗素子３１４は負の値の温度係数ΔＲを有するもので、次の（１）式の演算に用いた場合、求められる電流量ＩＢ３１７の温度係数α３１７が正の値となるように、トランジスタ３１３，３１５，３１６、及び抵抗素子３１４を選択する。
α３１７＝−Δβ−２ΔＲ…（１）
【００２２】
負荷２が有する負の温度係数α３０３と、負荷３が有する正の温度係数α３１７の関係は次の（２）式で表される。
α３０３＋α３１７＝０…（２）
言い換えれば、（２）式が成り立つ温度係数α３０３を有するように負荷２を構成し、なおかつ温度係数α３１７を有するように負荷３を構成する。このように負荷２、負荷３を構成する各回路に用いられる各素子を選択して使用することで、負荷２，３の温度変化の影響が抑制された定電流発生回路が得られる。
【００２３】
以上のように、実施の形態１によれば、負の温度係数を有する負荷２と正の温度係数を有する負荷３とを備えることにより、カレントミラー回路１はダイオード接続のトランジスタ４に温度依存性を打ち消し合う複数の負荷２，３を接続することになり、カレントミラー回路１から出力される電流量を安定させ、温度依存性を抑制して安定した電流量が出力できるという効果が得られる。
【００２４】
実施の形態２．
図３は、この発明の実施の形態２による定電流発生回路の構成を示す説明図である。図１及び図２に示した定電流発生回路と同一あるいは相当する部分に同じ符号を付し、その説明を省略する。図において、４０１〜４０４は例えばＰＭＯＳ型のトランジスタ、４０５〜４１０は例えばＮＭＯＳ型のトランジスタ、４１１，４１２は基準電圧発生回路（基準電圧発生手段）である。３１４はトランジスタ４０１〜４０８によって構成された定電流源回路によって生成された電流が供給される抵抗素子である。なお、この抵抗素子３１４は図１に示したものと同様な作用効果を有するもので、温度変化に対する抵抗の変化も同様な特性を有するものである。実施の形態２による定電流発生回路の負荷３は、図２に示したワイドラーの定電流源回路３１２を、トランジスタ４０１とトランジスタ４０２とを、また、トランジスタ４０３とトランジスタ４０４とを、またトランジスタ４０５とトランジスタ４０６とを、またトランジスタ４０７とトランジスタ４０８とを夫々カスコード接続として構成したものである。
【００２５】
次に動作について説明する。
図３に示すカレントミラー回路１及び負荷２は、図１及び図２を用いて説明したものと同様に動作するもので、ここではその動作説明を省略する。
トランジスタ４０１のゲートとトランジスタ４０３のゲート、トランジスタ４０２のゲートとトランジスタ４０４のゲート、トランジスタ４０５とトランジスタ４０７のゲート、及びトランジスタ４０６のゲートとトランジスタ４０８のゲートとは接続されている。トランジスタ４０１，４０３の、例えばソースには電源電圧が供給される。トランジスタ４０４の、例えばドレインとトランジスタ４０３のゲートとを接続し、カスコード接続されているトランジスタ４０３，４０４をダイオード接続とする。トランジスタ４０５の、例えばソースとトランジスタ４０６のゲートとを接続し、カスケード接続されているトランジスタ４０５，４０６をダイオード接続とする。
【００２６】
トランジスタ４０１とカスコード接続されたトランジスタ４０２のゲート、及びトランジスタ４０３とカスコード接続されたトランジスタ４０４のゲートには基準電圧発生回路４１２にて生成された基準電圧を参照電圧として供給する。また、トランジスタ４０６とカスコード接続されたトランジスタ４０５のゲート、及びトランジスタ４０８とカスコード接続されたトランジスタ４０７のゲートには基準電圧発生回路４１１にて生成された基準電圧を参照電圧として供給する。
【００２７】
このように電源電圧、各基準電圧が供給されたカスコード構成のトランジスタ４０１〜４０８によって生成された電流は、トランジスタ４０８の例えばドレインに接続された抵抗素子３１４に供給される。このように構成された定電流源回路の動作時に、トランジスタ４０７のゲートに印加されるバイアス電位をトランジスタ４０９（出力トランジスタ）のゲートに印加し、また、トランジスタ４０８のゲートに印加されるバイアス電位をトランジスタ４１０（出力トランジスタ）のゲートに印加する。なお、トランジスタ４０９とトランジスタ４１０はカスコード接続されたもので、当該二つのトランジスタのゲートに印加された各バイアス電位により、負荷３に流れる電流量ＩＢ４１７の電流量が設定・制御される。
【００２８】
負荷３に流れる電流量ＩＢ４１７は、図２に示した電流量ＩＢ３１７に相当するもので、負荷２に流れる電流量ＩＡ３０３との総和が、カレントミラー回路１から供給される電流Ｉｉｎの電流量となる。
【００２９】
図３に示した負荷３は、正の温度係数を有するようにトランジスタ４０１〜４１０、抵抗素子３１４、及び基準電圧発生回路４１１，４１２の各温度係数等を考慮して選択したものを用いて構成し、負荷２と並列接続されることにより、負荷２の温度係数と負荷３の温度係数の和が±０となり、相殺されるように設定・構成する。
【００３０】
以上のように、実施の形態２によれば、負荷３を構成する定電流源回路をカスコード接続した複数のトランジスタで構成し、また、カレントミラー回路１から供給された電流が流れるトランジスタ４０９，４１０をカスコード接続として構成したので、各トランジスタのチャネル長が長くなり、負荷３の抵抗値が大きくなることから、当該トランジスタチャネル長変調効果によるトランジスタのドレイン電圧の変動が影響する割合が小さくなり、定電流発生回路に供給される電源電圧の変動に対して、出力する電流量の変動が抑制されるという効果が得られる。
【００３１】
【発明の効果】
以上のように、この発明によれば、カレントミラー回路のダイオード接続とした一方のトランジスタに温度依存性を打ち消し合う複数の負荷を接続することで、当該定電流発生回路から温度依存性を抑制して定電流を出力させることができることから、微小な電流量の出力制御が可能になり、定電流を使用する様々な回路の高性能化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による定電流発生回路の概略構成を示す説明図である。
【図２】この発明の実施の形態１による定電流発生回路の構成を示す説明図である。
【図３】この発明の実施の形態２による定電流発生回路の構成を示す説明図である。
【図４】従来の定電流発生回路の概略構成を示す説明図である。
【符号の説明】
１　カレントミラー回路、２　負荷（第一の負荷手段）、３　負荷（第二の負荷手段）、４，５　トランジスタ、１０１　カレントミラー回路、１０２　負荷、１０３，１０４　トランジスタ、３０３　電流量ＩＡ、３０４　基準電圧発生回路（基準電圧発生手段）、３０５　オペアンプ（比較手段）、３０６　抵抗素子、３０７　トランジスタ（比較手段）、３０８　出力電位、３１２　ワイドラーの定電流源回路（カレントミラー回路）、３１３　トランジスタ（出力トランジスタ）、３１４　抵抗素子、３１５，３１６　トランジスタ、３１７　電流量ＩＢ、４０１〜４０８　トランジスタ、４０９，４１０　トランジスタ（出力トランジスタ）、４１１，４１２　基準電圧発生回路（基準電圧発生手段）、４１７　電流量ＩＢ。

Claims (4)

1. 負荷に所定の電流量を一方のトランジスタから供給することにより一定の電流量を他方のトランジスタから出力するカレントミラー回路を備えた定電流発生回路において、
   前記負荷は、温度上昇に伴い抵抗が減少する第一の負荷手段と、温度上昇に伴い抵抗が増大する第二の負荷手段とを備え、
   前記第一の負荷手段は、温度上昇に伴い抵抗が減少する関係を示す負の温度係数を有し、
   前記第二の負荷手段は、温度上昇に伴い抵抗が増大する関係を示す正の温度係数を有し、
   前記負の温度係数と前記正の温度係数との和が相殺されるように前記第一の負荷手段と前記第二の負荷手段とを構成し、前記負荷の抵抗が温度変化によらず一定となるように構成したことを特徴とする定電流発生回路。
2. 第一の負荷手段は、一端に当該第一の負荷に流される電流が供給される抵抗素子と、
   所定の基準電圧を生成する基準電圧生成手段と、
   前記抵抗素子の一端に生じる電圧と前記基準電圧とを比較する比較手段とを備え、
   前記比較手段は、前記抵抗素子の一端に生じる電圧が当該抵抗素子の温度上昇に伴い前記基準電圧より大きくなると前記抵抗素子に供給される電流を抑制することを特徴とする請求項１記載の定電流発生回路。
3. 第二の負荷手段は、複数のトランジスタから成るカレントミラー回路と、
   当該カレントミラー回路から出力される電流が供給され温度上昇に伴い抵抗が減少する抵抗素子と、
   前記カレントミラー回路を構成するバイアス電圧をゲートに印加し、ドレイン・ソース間に第二の負荷手段に供給される電流を流す出力トランジスタとを備え、
   前記抵抗素子の温度上昇に伴い当該抵抗素子が接続された前記カレントミラー回路のバイアス電圧が大きくなることから前記出力トランジスタのドレイン・ソース間に流れる電流を増加させることを特徴とする請求項１記載の定電流発生回路。
4. 第二の負荷手段は、所定の基準電圧を生成する基準電圧発生手段を備え、
   カレントミラー回路及び出力トランジスタを複数のトランジスタをカスコード接続して回路構成し、前記カスコード回路として構成されたカレントミラー回路及び出力トランジスタに前記基準電圧を参照電圧として供給することを特徴とする請求項３記載の定電流発生回路。

Images