CN113157033A - 恒流电路及半导体装置 - Google Patents

恒流电路及半导体装置 Download PDF

Info

Publication number
CN113157033A
CN113157033A CN202011252907.9A CN202011252907A CN113157033A CN 113157033 A CN113157033 A CN 113157033A CN 202011252907 A CN202011252907 A CN 202011252907A CN 113157033 A CN113157033 A CN 113157033A
Authority
CN
China
Prior art keywords
current
circuit
temperature coefficient
reference current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011252907.9A
Other languages
English (en)
Other versions
CN113157033B (zh
Inventor
中谷真史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN113157033A publication Critical patent/CN113157033A/zh
Application granted granted Critical
Publication of CN113157033B publication Critical patent/CN113157033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

本发明提供一种恒流电路及半导体装置，供给经温度补偿的恒流。本发明的恒流电路(100)包含BGR电路(110)、温度依存电流生成部(120)、基准电流生成部(130)以及输出电流生成部(140)来构成。BGR电路(110)生成电压依存性少的基准电压(VBGR)。温度依存电流生成部(120)生成正的温度系数的温度依存电流。基准电流生成部(130)利用基准电压(VBGR)及温度依存电流来生成经温度补偿的基准电流(IREF)。输出电流生成部(140)根据由基准电流生成部(130)所生成的基准电流(IREF)来生成输出电流。

Description

恒流电路及半导体装置
技术领域
本发明涉及一种供给恒流的恒流电路，尤其涉及一种可用作半导体装置等的恒流源的恒流电路及半导体装置。
背景技术
从以前以来，已知有将电流镜电路用于恒流电路者，例如在专利文献1中公开有此种恒流电路。另外，例如在专利文献2中公开有一种不依存于电源电压而输出固定的电流的恒流电路。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2005-234890号公报
[专利文献2]日本专利特开2013-97751号公报
[发明所要解决的问题]
图1中表示现有的恒流电路的构成。如此图所示，恒流电路10包含运算放大器OP，P沟道金属氧化物半导体(P-channel Metal Oxide Semiconductor，PMOS)晶体管Q1、PMOS晶体管Q2，可变电阻RT，在运算放大器OP的非反相输入端子(+)输入有基准电压VREF，在反相输入端子(-)通过负反馈输入有节点N的电压VN。PMOS晶体管Q1与可变电阻RT在电源电压VDD与接地(GND)之间串联连接，晶体管Q1的栅极与运算放大器OP的输出连接。可变电阻RT的电阻值对应于电路元件的偏差等而得到微调(trimming)。另外，PMOS晶体管Q2的栅极与运算放大器OP的输出连接，以与晶体管Q1构成电流镜电路。运算放大器OP以使节点N的电压VN变成与基准电压VREF相等(VN＝VREF)的方式控制晶体管Q1的栅极电压。即，运算放大器OP作为单位增益缓冲器(unity gain buffer)发挥功能。其结果，在晶体管Q1中流动的基准电流由IREF＝VREF/RT表示，基准电流IREF变成不依存于电源电压的变动的恒流。另外，晶体管Q2生成与在晶体管Q1中流动的电流IREF对应的输出电流IMIRROR，所述电流被供给至负载。
在模拟电路的设计中，恒流电路或恒流源的温度依存性可能在电路设计中经常成为问题。例如，振荡器为了决定振荡的循环时间(周期)而包含延迟电路，但延迟电路有时为了避免由电源电压的变动等所引起的延迟时间的电压依存性而使用恒流电路。但是，若从恒流电路供给的恒流具有温度依存性，则延迟电路相对于温度产生延迟时间的变动，振荡器的循环时间根据温度而变化。例如，在如图1所示的恒流电路10的情况下，通过高浓度地掺杂有杂质的导电性多晶硅层或N+的扩散区域或者金属等来构成可变电阻RT，由此电阻值具有正的温度系数(伴随温度的上升，电阻变高，相反地伴随温度的下降，电阻变低)，因此基准电流IREF具有负的温度系数，被复制的输出电流IMIRROR也具有负的温度系数，被供给至负载的电流根据温度而变化。
发明内容
本发明是解决此种现有的问题者，其目的在于提供一种供给经温度补偿的恒流的恒流电路。
[解决问题的技术手段]
本发明的恒流电路包括：基准电压生成部，生成基准电压；基准电流生成部，生成不依存于电源电压的基准电流；以及温度依存电流生成部，生成具有正的温度系数的温度依存电流；基准电流生成部包含根据基准电压来生成负的温度系数的基准电流的第一电路及根据温度依存电流来生成正的温度系数的基准电流的第二电路，基准电流生成部对负的温度系数的基准电流与正的温度系数的基准电流进行合计，由此生成基准电流。
在本发明的恒流电路的一实施方式中，第一电路包含以在输出节点生成基准电压的方式运行的单位增益缓冲器及连接在输出节点与接地之间的第一路径的电阻，在第一路径生成负的温度系数的基准电流，第二电路包含与第一路径为并联关系的第二路径，在第二路径生成正的温度系数的基准电流，基准电流通过在第一路径中流动的负的温度系数的基准电流与在第二路径中流动的正的温度系数的基准电流的合计来生成。在本发明的恒流电路的一实施方式中，单位增益缓冲器是包含输入基准电压的反相输入端子及与输出节点短路的非反相输入端子的运算放大器，第二电路包含在第二路径生成正的温度系数的基准电流的N沟道金属氧化物半导体(N-channel Metal Oxide Semiconductor，NMOS)型的第一晶体管。在本发明的恒流电路的一实施方式中，第一电路包含调整负的温度系数的基准电流的大小的第一调整电路。在本发明的恒流电路的一实施方式中，第一调整电路调整第一路径上的电阻的电阻值。在本发明的恒流电路的一实施方式中，第二电路包含调整正的温度系数的基准电流的大小的第二调整电路。在本发明的恒流电路的一实施方式中，第二调整电路调整在第一晶体管中流动的漏极电流。在本发明的恒流电路的一实施方式中，温度依存电流生成部包含流动温度依存电流的NMOS型的第二晶体管，第一晶体管与第二晶体管构成电流镜电路。在本发明的恒流电路的一实施方式中，第二调整电路调整电流镜电路的镜比(mirror ratio)。在本发明的恒流电路的一实施方式中，第一调整电路及第二调整电路以使基准电流的温度系数变成零的方式，调整负的温度系数的基准电流及正的温度系数的基准电流。在本发明的恒流电路的一实施方式中，第一调整电路及第二调整电路以使基准电流的温度系数变成正或负的方式，调整负的温度系数的基准电流及正的温度系数的基准电流。在本发明的恒流电路的一实施方式中，基准电压生成部包含带隙基准电路(bandgap reference circuit)，温度依存电流生成部与带隙基准电路连接，温度依存电流生成部根据用于在带隙基准电路中生成基准电压的带隙基准电流，生成温度依存电流。在本发明的恒流电路的一实施方式中，带隙基准电路包含生成带隙基准电流的PMOS型的第三晶体管，温度依存电流生成部包含与第三晶体管构成电流镜电路的PMOS型的第四晶体管。
[发明的效果]
根据本发明，生成不依存于电源电压的基准电流的基准电流生成部对负的温度系数的基准电流与正的温度系数的基准电流进行合计，由此生成基准电流，因此可生成经温度补偿的基准电流。
附图说明
图1是表示现有的恒流电路的构成的图；
图2是表示本发明的实施例的恒流电路的构成的框图；
图3是表示本发明的实施例的恒流电路的构成的图；
图4的(A)是表示电阻的微调例的图，图4的(B)是表示电流镜比例的微调例的图。
[符号的说明]
10、100：恒流电路
110：BGR电路
112、OP：运算放大器
120：温度依存电流生成部
130：基准电流生成部
140：输出电流生成部
D1、D2：二极管
EN：启用信号
IB：电流
IMIRROR：输出电流
IREF、IREFN、IREFP：基准电流(恒流)
N：节点
N1、N2：连接节点(节点)
Q1、Q2、Q3、Q10、Q11、Q20：PMOS晶体管
Q21、QTC：NMOS晶体管
QTC1～QTCn：晶体管
R1、R2、Rf：电阻
RT、RNP：可变电阻
SW1～SWn：开关
VBGR、VREF：基准电压
VDD：电源电压
Vf1、电压(端子电压)
Vf2：端子电压
VN：电压
具体实施方式
继而，参照附图对本发明的实施方式进行详细说明。本发明的恒流电路可用于快闪存储器、动态存储器(动态随机存取存储器(Dynamic Random Access Memory，DRAM))、静态存储器(静态随机存取存储器(Static Random Access Memory，SRAM))、电阻变化型存储器(可变电阻式随机存取存储器(Resistive Random Access Memory，RRAM))、磁存储器(磁性随机存取存储器(Magnetic Random Access Memory，MRAM))等存储装置，或逻辑、信号处理等的半导体装置。
[实施例]
继而，参照附图对本发明的实施例的恒流电路进行说明。图2是表示本实施例的恒流电路的构成的框图，图3是表示恒流电路的电路构成的图。本实施例的恒流电路100包含带隙基准电路(以下，BGR电路)110、温度依存电流生成部120、基准电流生成部130以及输出电流生成部140来构成，带隙基准电路110生成对于电源电压的变动或温度变化的依存性少的基准电压VBGR，温度依存电流生成部120生成具有正的温度系数的温度依存电流，基准电流生成部130利用基准电压VBGR及温度依存电流来生成经温度补偿的基准电流(或恒流)IREF，输出电流生成部140根据由基准电流生成部130所生成的基准电流IREF来生成输出电流。
BGR电路110利用作为半导体材料的硅的物性的带隙电压，生成对于温度或电源电压的变动依存性少的稳定的基准电压VBGR。如图3所示，BGR电路110在电源电压VDD与GND间包含第一电流路径及第二电流路径，第一电流路径包含经串联连接的PMOS晶体管Q10、电阻R1、二极管D1，第二电流路径包含经串联连接的PMOS晶体管Q11(构成与晶体管Q10相同)、电阻R2(电阻值与电阻R1相同)、电阻Rf、二极管D2。BGR电路110进而包含运算放大器112，所述运算放大器112使非反相输入端子(+)与电阻R1和二极管D1的连接节点N1连接，使反相输入端子(-)与电阻R2和电阻Rf的连接节点N2连接，使输出端子与晶体管Q10、晶体管Q11的栅极共同连接。
二极管D1与二极管D2的面积比或经并联连接的个数比为1比N(N为大于1的数)，二极管D1的电流密度为二极管D2的N倍。此处，例示二极管D1、二极管D2，但也可以是连接有二极管的双极晶体管来代替二极管D1、二极管D2。
运算放大器112以使节点N1的电压Vf1与节点N2的电压变成相等的方式，控制晶体管Q10、晶体管Q11的栅极电压，由此，电流IB经由晶体管Q10而流过第一电流路径，与第一电流路径相同的电流IB经由晶体管Q11而流过第二电流路径。
虽然相同的电流IB流过二极管D1与二极管D2，但由于两者的面积比为1比N，因此下式(1)成立。
Figure BDA0002772178420000061
Vf1为二极管D1的端子电压(节点N1的电压)，Vf2为二极管D2的端子电压，k为玻尔兹曼常数(Boltzmann constant)，T为绝对温度，q为电子的电荷量。
另外，流入电阻Rf的电流IB由下式(2)表示。
Figure BDA0002772178420000062
依存于温度的因数为T/Rf，一般而言，电流IB具有正的温度系数。
基准电压VBGR可从第二电流路径生成，在图3的例子中，基准电压VBGR从电阻R2的经选择的分接头位置上的电阻R2'生成，其由下式(3)表示。
VBGR＝Vf1+IBR2'…(3)
由BGR电路110所生成的基准电压VBGR是电压依存性及温度依存性少的电压，如图3所示，所述基准电压VBGR被输入基准电流生成部130的运算放大器OP的非反相输入端子(+)。基准电流生成部130包含运算放大器OP、PMOS晶体管Q1、可变电阻RNP及NMOS晶体管QTC来构成。运算放大器OP、晶体管Q1及可变电阻RNP与图1中所示的恒流电路10同样地发挥功能，即，运算放大器OP以使节点N的电压VN变成与基准电压VBGR相等的方式控制晶体管Q1的运行，在晶体管Q1中流动的基准电流IREF由IREF＝VBGR/RNP表示，且是不依存于电源电压的变动的恒流。
节点N对运算放大器的反相输入端子(-)进行负反馈，在节点N并联连接两个电流路径。其中一个电流路径在节点N与GND之间包含电阻RNP，生成负的温度系数的基准电流IREFN，另一个电流路径在节点N与GND之间包含NMOS晶体管QTC，生成正的温度系数的基准电流IREFP。即，基准电流IREF变成对在与节点N连接的两个电流路径中流动的负的温度系数的基准电流IREFN及正的温度系数的基准电流IREFP进行合计所得的电流。
电阻RNP例如包含高浓度地掺杂有杂质的导电性多晶硅层、N+的扩散区域或金属等，具有正的温度系数。因此，在电阻RNP中流动的电流IREFN具有负的温度系数。所述电阻RNP可通过微调来调整电阻值，由此可调整在电阻RNP中流动的负的温度系数的基准电流IREFN的大小(电流值)。电阻RNP的微调方法任意，例如如图4的(A)所示，在RNP的多个分接头间分别连接开关SW1、开关SW2～开关SWn，将经选择的开关SW1～开关SWn开启，使电阻RNP的一部分短路，由此调整电阻值。各开关SW1～开关SWn的控制例如可通过搭载恒流电路的半导体装置的控制器来进行。
晶体管QTC根据由温度依存电流生成部120所生成的温度依存电流，生成正的温度系数的基准电流IREFP。例如，如图3所示，晶体管QTC与温度依存电流生成部120的NMOS晶体管Q21构成电流镜电路，从在晶体管Q21中流动的正的温度系数的温度依存电流IB生成正的温度系数的基准电流IREFP。
温度依存电流生成部120生成正的温度系数的温度依存电流，并将其提供至基准电流生成部130。温度依存电流生成部120可通过其自身的电路来生成温度依存电流，或者也可以如图3所示，利用用于在BGR电路110中生成基准电压VBGR的电流IB来生成温度依存电流。在图3的例子中，温度依存电流生成部120在电源电压VDD与GND之间包含电流路径，所述电流路径包含经串联连接的PMOS晶体管Q20与NMOS晶体管Q21。晶体管Q20的构成与晶体管Q10、晶体管Q11相同，晶体管Q20的栅极与运算放大器112的输出连接，晶体管Q20与晶体管Q10、晶体管Q11一同构成电流镜电路。由此，经由晶体管Q20而在电流路径生成电流IB。
另外，晶体管Q21的栅极与漏极连接、且与晶体管QTC的栅极连接，晶体管Q21与晶体管QTC构成电流镜电路。当经由晶体管Q20而流动电流IB时，晶体管Q21导通，在晶体管QTC中也流动与电流镜比例对应的正的温度系数的基准电流IREFP。如式(2)所示电流IB具有正的温度系数，因此基准电流IREFP也具有正的温度系数。
基准电流IREFP的大小可通过对与电流IB的电流镜比例进行微调来调整。微调方法任意，例如如图4的(B)所示，晶体管QTC包含经并联连接的n个晶体管QTC1～QTCn，在所述各晶体管串联连接开关SW1～开关SWn，将经选择的开关SW1～开关SWn开启，由此使经选择的晶体管QTC1～晶体管QTCn运行。即，经导通的晶体管的漏极电流的合计变成基准电流IREFP。各开关SW1～开关SWn的控制例如可通过搭载恒流电路的半导体装置的控制器来进行。
在基准电流生成部130中生成的基准电流IREF的大小是对在晶体管QTC中流动的正的温度系数的基准电流IREFP及在电阻RNP中流动的负的温度系数的基准电流IREFN进行合计所得者，通过对正的温度系数的基准电流IREFP与负的温度系数的基准电流IREFN的比适当地进行微调，可将基准电流IREF的温度系数调整成零。用于实现基准电流IREF的温度系数为零的基准电流IREFP与基准电流IREFN的最合适的比可通过在两个或其以上的不同的温度条件下对电流进行微调而发现。
输出电流生成部140根据由基准电流生成部130所生成的经温度补偿的基准电流IREF，生成供给至负载的输出电流IMIRROR。例如，如图3所示，输出电流生成部140包含与基准电流生成部130的晶体管Q1构成电流镜的晶体管Q2，根据基准电流IREF来生成经温度补偿的输出电流IMIRROR。另外，在一个形态中，在晶体管Q2与电源电压VDD之间包含另一个PMOS晶体管Q3，在晶体管Q3的栅极施加有用于启用输出电流生成部140的信号EN。当启用信号EN已被驱动成低电平时，输出电流生成部140将输出电流IMIRROR供给至负载。另外，启用信号EN例如可通过搭载恒流电路的半导体装置的控制器来进行。
在所述实施例中，温度依存电流生成部120从BGR电路110的电流IB生成正的温度系数的温度依存电流IB，但未必需要利用BGR电路110。即，温度依存电流生成部120也可以独立于BGR电路110而生成具有正的温度系数的温度依存电流，并将所述温度依存电流供给至基准电流生成部130。
另外，在所述实施例中，表示了基准电流生成部130生成温度系数为零的基准电流IREF的例子，但其为一例。例如，在要求正的温度系数的基准电流或负的温度系数的基准电流的情况下，基准电流生成部130也可以通过适当地调整具有正的温度系数的基准电流IREFP与具有负的温度系数的基准电流IREFN的比，而生成经温度补偿的正的温度系数的基准电流IREF、或负的温度系数的基准电流IREF。
对本发明的优选的实施方式进行了详述，但本发明并不限定于特定的实施方式，可在权利要求中记载的本发明的主旨的范围内进行各种变形及变更。

Claims (14)

1.一种恒流电路，其特征在于，包括：
基准电压生成部，生成基准电压；
基准电流生成部，生成不依存于电源电压的基准电流；以及
温度依存电流生成部，生成具有正的温度系数的温度依存电流；
所述基准电流生成部包含根据所述基准电压来生成负的温度系数的基准电流的第一电路及根据所述温度依存电流来生成正的温度系数的基准电流的第二电路，
所述基准电流生成部对所述负的温度系数的基准电流与所述正的温度系数的基准电流进行合计，由此生成所述基准电流。
2.根据权利要求1所述的恒流电路，其中所述第一电路包含以在输出节点生成所述基准电压的方式运行的单位增益缓冲器及连接在所述输出节点与接地之间的第一路径的电阻，在所述第一路径生成所述负的温度系数的基准电流，
所述第二电路包含与所述第一路径为并联关系的第二路径，在所述第二路径生成所述正的温度系数的基准电流，
所述基准电流通过在所述第一路径中流动的负的温度系数的基准电流与在所述第二路径中流动的正的温度系数的基准电流的合计来生成。
3.根据权利要求2所述的恒流电路，其中所述单位增益缓冲器是包含输入所述基准电压的反相输入端子及与所述输出节点短路的非反相输入端子的运算放大器，
所述第二电路包含在所述第二路径生成所述正的温度系数的基准电流的N沟道金属氧化物半导体型的第一晶体管。
4.根据权利要求3所述的恒流电路，其中所述第一电路包含调整所述负的温度系数的基准电流的大小的第一调整电路。
5.根据权利要求4所述的恒流电路，其中所述第一调整电路调整所述第一路径上的电阻的电阻值。
6.根据权利要求4所述的恒流电路，其中所述第二电路包含调整所述正的温度系数的基准电流的大小的第二调整电路。
7.根据权利要求6所述的恒流电路，其中所述第二调整电路调整在所述第一晶体管中流动的漏极电流。
8.根据权利要求3所述的恒流电路，其中所述温度依存电流生成部包含流动所述温度依存电流的N沟道金属氧化物半导体型的第二晶体管，
所述第一晶体管与所述第二晶体管构成电流镜电路。
9.根据权利要求8所述的恒流电路，其中所述第二电路包含调整所述电流镜电路的镜比的第二调整电路。
10.根据权利要求6所述的恒流电路，其中所述第一调整电路及所述第二调整电路以使所述基准电流的温度系数变成零的方式，调整所述负的温度系数的基准电流及所述正的温度系数的基准电流。
11.根据权利要求6所述的恒流电路，其中所述第一调整电路及所述第二调整电路以使所述基准电流的温度系数变成正或负的方式，调整所述负的温度系数的基准电流及所述正的温度系数的基准电流。
12.根据权利要求1所述的恒流电路，其中所述基准电压生成部包含带隙基准电路，
所述温度依存电流生成部与所述带隙基准电路连接，
所述温度依存电流生成部根据用于在所述带隙基准电路中生成所述基准电压的带隙基准电流，生成所述温度依存电流。
13.根据权利要求12所述的恒流电路，其中所述带隙基准电路包含生成所述带隙基准电流的P沟道金属氧化物半导体型的第三晶体管，
所述温度依存电流生成部包含与所述第三晶体管构成电流镜电路的P沟道金属氧化物半导体型的第四晶体管。
14.一种半导体装置，其特征在于，包括如权利要求1至13中任一项所述的恒流电路。
CN202011252907.9A 2020-01-07 2020-11-11 恒流电路及半导体装置 Active CN113157033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-000622 2020-01-07
JP2020000622A JP2021110994A (ja) 2020-01-07 2020-01-07 定電流回路

Publications (2)

Publication Number Publication Date
CN113157033A true CN113157033A (zh) 2021-07-23
CN113157033B CN113157033B (zh) 2022-11-22

Family

ID=76654468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011252907.9A Active CN113157033B (zh) 2020-01-07 2020-11-11 恒流电路及半导体装置

Country Status (5)

Country Link
US (1) US11429131B2 (zh)
JP (2) JP2021110994A (zh)
KR (1) KR102405435B1 (zh)
CN (1) CN113157033B (zh)
TW (1) TWI756849B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI719809B (zh) * 2020-01-20 2021-02-21 瑞昱半導體股份有限公司 溫度感測電路
JP7292339B2 (ja) 2021-09-14 2023-06-16 ウィンボンド エレクトロニクス コーポレーション 温度補償回路およびこれを用いた半導体集積回路
TWI802200B (zh) * 2022-01-04 2023-05-11 新加坡商光寶科技新加坡私人有限公司 電流驅動電路
TWI831526B (zh) * 2022-12-16 2024-02-01 天鈺科技股份有限公司 帶差參考電路和同時產生參考電壓及參考電流的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271116A (zh) * 1999-03-09 2000-10-25 因芬尼昂技术北美公司 电流源
JP2004015423A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 定電流発生回路
JP2006277360A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 定電流回路、および定電流生成方法
CN101630532A (zh) * 2008-07-17 2010-01-20 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
CN102591398A (zh) * 2012-03-09 2012-07-18 钜泉光电科技(上海)股份有限公司 一种带有非线性温度补偿的多路输出带隙基准电路
JP2017526077A (ja) * 2014-08-25 2017-09-07 マイクロン テクノロジー， インク． 温度独立型電流生成用装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0934566A (ja) * 1995-07-17 1997-02-07 Olympus Optical Co Ltd 電流源回路
JP2005234890A (ja) * 2004-02-19 2005-09-02 Sanyo Electric Co Ltd 定電流回路
KR100695436B1 (ko) 2006-04-13 2007-03-16 주식회사 하이닉스반도체 직렬 입/출력 인터페이스를 가진 멀티 포트 메모리 소자 및그의 동작 모드 제어방법
US7495505B2 (en) 2006-07-18 2009-02-24 Faraday Technology Corp. Low supply voltage band-gap reference circuit and negative temperature coefficient current generation unit thereof and method for supplying band-gap reference current
TWI367412B (en) * 2008-09-08 2012-07-01 Faraday Tech Corp Rrecision voltage and current reference circuit
JP2010086056A (ja) * 2008-09-29 2010-04-15 Sanyo Electric Co Ltd 定電流回路
TWI381265B (zh) * 2009-07-21 2013-01-01 Univ Nat Taipei Technology 具有啟動電路並可同時提供與溫度無關的參考電流及參考電壓之帶差參考電路
US8878511B2 (en) 2010-02-04 2014-11-04 Semiconductor Components Industries, Llc Current-mode programmable reference circuits and methods therefor
TWI501067B (zh) * 2010-08-18 2015-09-21 Novatek Microelectronics Corp 能帶隙參考電路及能帶隙參考電流源
TWI452459B (zh) * 2011-07-07 2014-09-11 Novatek Microelectronics Corp 溫度係數電流觸發產生器及溫度係數電流觸發產生模組
JP2013097751A (ja) * 2011-11-07 2013-05-20 Yamaha Corp 定電流回路
TWI510880B (zh) * 2014-04-03 2015-12-01 Himax Tech Ltd 溫度非相關之整合電壓源與電流源
US9590504B2 (en) * 2014-09-30 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate current reference and method of using
KR102062116B1 (ko) * 2015-07-28 2020-01-03 마이크론 테크놀로지, 인크. 일정 전류 제공 장치 및 방법
TWI592786B (zh) * 2016-07-20 2017-07-21 晶豪科技股份有限公司 能隙參考電路
US10763832B2 (en) * 2017-12-22 2020-09-01 Texas Instruments Incorporated Precision oscillators that use imprecise components
US10429879B1 (en) * 2018-12-04 2019-10-01 Nxp Usa, Inc. Bandgap reference voltage circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271116A (zh) * 1999-03-09 2000-10-25 因芬尼昂技术北美公司 电流源
JP2004015423A (ja) * 2002-06-06 2004-01-15 Mitsubishi Electric Corp 定電流発生回路
JP2006277360A (ja) * 2005-03-29 2006-10-12 Fujitsu Ltd 定電流回路、および定電流生成方法
CN101630532A (zh) * 2008-07-17 2010-01-20 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
CN102591398A (zh) * 2012-03-09 2012-07-18 钜泉光电科技(上海)股份有限公司 一种带有非线性温度补偿的多路输出带隙基准电路
JP2017526077A (ja) * 2014-08-25 2017-09-07 マイクロン テクノロジー， インク． 温度独立型電流生成用装置

Also Published As

Publication number Publication date
KR102405435B1 (ko) 2022-06-07
US11429131B2 (en) 2022-08-30
CN113157033B (zh) 2022-11-22
KR20210089572A (ko) 2021-07-16
JP2021185516A (ja) 2021-12-09
TW202127173A (zh) 2021-07-16
TWI756849B (zh) 2022-03-01
JP2021110994A (ja) 2021-08-02
JP7170106B2 (ja) 2022-11-11
US20210211044A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
CN113157033B (zh) 恒流电路及半导体装置
US10152078B2 (en) Semiconductor device having voltage generation circuit
US10067522B2 (en) Reference voltage generation circuit, regulator, and semiconductor device
JP3304539B2 (ja) 基準電圧発生回路
US7737675B2 (en) Reference current generator adjustable by a variable current source
US20230229186A1 (en) Bandgap reference circuit
US20040207380A1 (en) Reference voltage generating circuit capable of controlling temperature dependency of reference voltage
US8791685B2 (en) Bandgap reference voltage generator
US7902913B2 (en) Reference voltage generation circuit
US10613570B1 (en) Bandgap circuits with voltage calibration
JP2016212837A (ja) 基準電圧生成回路、レギュレータ、半導体装置
US6060871A (en) Stable voltage regulator having first-order and second-order output voltage compensation
JP2002108465A (ja) 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器
KR102207264B1 (ko) 기준 전압 발생기
US20230084920A1 (en) Temperature compensation circuit and semiconductor integrated circuit using the same
CN117742440A (zh) 一种低功耗的基准电压源
JPH06103764A (ja) 集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant