TWI510880B - 溫度非相關之整合電壓源與電流源 - Google Patents

Description

溫度非相關之整合電壓源與電流源

本發明係有關一種整合電源，特別是關於一種溫度非相關之整合電壓源與電流源。

能隙電壓源（bandgap voltage source）是一種常用的電壓源，其輸出的參考電壓不受溫度的變化而影響，亦即，其溫度係數（temperature coefficient）為零。雖然電流值與電壓值有一簡單的關係（亦即，電流=電壓/電阻），然而幾乎所有的電阻器的溫度係數都不會是零，因此，無法直接由溫度非相關的電壓源（例如能隙電壓源）得到溫度非相關的電流源。

由於傳統產生參考電壓與參考電流的方法不同，很難將兩者整合在一起。因此，若需要同時提供有電壓源及電流源，一般係分別設計電壓源電路與電流源電路，用以分別提供參考電壓與參考電流。但是，這樣的電路設計會佔用相當的電路面積，造成面積與功率消耗的浪費。

因此亟需提出一種溫度非相關之整合電壓源與電流源，用以改善傳統電壓源與電流源的缺點。

鑑於上述，本發明實施例的目的之一在於提出一種溫度非相關之整合電壓源與電流源，其共用一主要電路而可分別提供溫度非相關之參考電壓與參考電流，因而節省大量的電路面積及功率消耗。

根據本發明實施例，溫度非相關之整合電壓源與電流源包含正溫度係數電流源、電壓源電路分支及電流源電路分支。電壓源電路分支包含串接的至少一金屬氧化物半導體電晶體及雙極性接面電晶體，其中金屬氧化物半導體電晶體折疊耦接至正溫度係數電流源，使得流經正溫度係數電流源的電流鏡射至電壓源電路分支。電流源電路分支包含串接的至少一金屬氧化物半導體電晶體及並接的電阻器與雙極性接面電晶體，其中金屬氧化物半導體電晶體折疊耦接至正溫度係數電流源，使得流經正溫度係數電流源的電流鏡射至電流源電路分支。

第一圖顯示本發明實施例之溫度非相關之整合電壓源與電流源（以下簡稱整合電源）的電路圖。第二A圖顯示第一圖之整合電源的電壓源部分，而第二B圖顯示第一圖之整合電源的電流源部分。

如第一圖所示，本實施例之電壓源（第二A圖）與電流源（第二B圖）共用一正溫度係數電流源11，如第二C圖所示。因此，本實施例的整合電源可節省大量的電路面積及功率消耗。第二C圖所示的正溫度係數電流源11僅為例示，也可置換為其他具有正溫度係數的電流源。

在本實施例中，如第二C圖所示，正溫度係數電流源11包含第一電路分支與第二電路分支，兩者並接。詳而言之，第一電路分支從電源至接地依序串接有至少一P型金屬氧化物半導體（MOS）電晶體P1、P2，至少一N型金屬氧化物半導體（MOS）電晶體N1、N2，電阻器R1以及雙極性接面電晶體（例如PNP型電晶體，其基級接地）B1。其中，P型金屬氧化物半導體（MOS）電晶體P1、P2係為二極體耦接型式，亦即，將閘極與汲極互相電性耦接。第二電路分支從電源至接地依序串接有至少一P型金屬氧化物半導體（MOS）電晶體P3、P4，至少一N型金屬氧化物半導體（MOS）電晶體N3、N4以及雙極性接面電晶體（例如PNP型電晶體，其基級接地）B2。其中，N型金屬氧化物半導體（MOS）電晶體N3、N4係為二極體耦接型式，亦即，將閘極與汲極互相電性耦接。在本實施例中，第一電路分支之雙極性接面電晶體B1的面積為第二電路分支之雙極性接面電晶體B2的面積的倍數（其值大於一）。上述第一電路分支的金屬氧化物半導體（MOS）電晶體P1、P2、N1、N2分別與第二電路分支的金屬氧化物半導體（MOS）電晶體P3、P4、N3、N4折疊（folding）耦接，亦即，相應的閘極互相耦接。根據上述的正溫度係數電流源11，其流經第一電路分支或第二電路分支的電流會隨溫度上升而上升，亦即，具正溫度係數。

如第二A圖所示整合電源的（非溫度相關之）電壓源，除了包含有正溫度係數電流源11，還包含電壓源電路分支12，其從電源至接地依序串接有至少一金屬氧化物半導體（MOS）電晶體（例如P型MOS電晶體）P5、P6，電阻器R2以及雙極性接面電晶體（例如PNP型電晶體，其基級接地）B3。其中，金屬氧化物半導體（MOS）電晶體P5、P6折疊耦接至正溫度係數電流源11，例如將閘極電性耦接至正溫度係數電流源11的P型金屬氧化物半導體（MOS）電晶體（P1、P2或P3、P4）的閘極，因而形成電流鏡（current mirror）電路，使得流經正溫度係數電流源11（第一電路分支或第二電路分支）的電流鏡射至電壓源電路分支12。

根據上述的電壓源（第二A圖），流經電壓源電路分支12的鏡射電流具正溫度係數，而雙極性接面電晶體B3具負溫度係數。藉由調整電阻器R1與R2的值，可於金屬氧化物半導體（MOS）電晶體P6與電阻器R2之間的節點處提供非溫度相關的（參考）電壓輸出Vref。藉此，第二A圖所示的電壓源形成一能隙電壓源，其不受溫度改變的影響。

如第二B圖所示整合電源的（非溫度相關之）電流源，除了包含有正溫度係數電流源11，還包含電流源電路分支13，其從電源至接地依序串接有至少一個二極體耦接型態（亦即，閘極與汲極互相電性耦接）的金屬氧化物半導體（MOS）電晶體P7、P8，至少一金屬氧化物半導體（MOS）電晶體（例如N型MOS電晶體）N5、N6，以及並接的電阻器R3與雙極性接面電晶體（例如PNP型電晶體，其基級接地）B4。其中，金屬氧化物半導體（MOS）電晶體N5、N6折疊耦接至正溫度係數電流源11，例如將閘極耦接至正溫度係數電流源11的N型金屬氧化物半導體（MOS）電晶體（N1、N2或N3、N4）的閘極，因而形成電流鏡（current mirror）電路，使得流經正溫度係數電流源11（第一電路分支或第二電路分支）的電流鏡射至電流源電路分支13。在本實施例中，電流源電路分支13之雙極性接面電晶體B4的面積相同於第二電路分支之雙極性接面電晶體B2的面積。

根據上述的電流源（第二B圖），流經電流源電路分支13的鏡射電流具正溫度係數，而雙極性接面電晶體B4具負溫度係數。藉由調整電阻器R1與R3的值，可提供非溫度相關的（參考）電流，例如可使用額外的電流鏡電路（未顯示）以鏡射得到該非溫度相關的電流。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

11                 正溫度係數電流源 12                 電壓源電路分支 13                 電流源電路分支 P1~P8          P型金屬氧化物半導體電晶體 N1~N6         N型金屬氧化物半導體電晶體 R1~R3         電阻器 B1~B4         雙極性接面電晶體 Vref             電壓輸出

第一圖顯示本發明實施例之溫度非相關之整合電壓源與電流源的電路圖。 第二A圖顯示第一圖之整合電源的電壓源部分。 第二B圖顯示第一圖之整合電源的電流源部分。 第二C圖顯示第一圖之整合電源的正溫度係數電流源。

11                 正溫度係數電流源 12                 電壓源電路分支 13                 電流源電路分支 P1~P8          P型金屬氧化物半導體電晶體 N1~N6         N型金屬氧化物半導體電晶體 R1~R3         電阻器 B1~B4         雙極性接面電晶體 Vref             電壓輸出

Claims (11)

1. 一種溫度非相關之整合電壓源與電流源，包含：一正溫度係數電流源；一電壓源電路分支，包含串接的至少一金屬氧化物半導體電晶體及雙極性接面電晶體，其中該金屬氧化物半導體電晶體折疊耦接至該正溫度係數電流源，其中該電壓源電路分支的金屬氧化物半導體電晶體的閘極電性耦接至該正溫度係數電流源的金屬氧化物半導體電晶體的閘極，以形成電流鏡電路，使得流經該正溫度係數電流源的電流鏡射至該電壓源電路分支；及一電流源電路分支，包含串接的至少一金屬氧化物半導體電晶體及並接的電阻器與雙極性接面電晶體，其中該金屬氧化物半導體電晶體折疊耦接至該正溫度係數電流源，其中該電流源電路分支的金屬氧化物半導體電晶體的閘極電性耦接至該正溫度係數電流源的金屬氧化物半導體電晶體的閘極，以形成電流鏡電路，使得流經該正溫度係數電流源的電流鏡射至該電流源電路分支。
2. 根據申請專利範圍第1項所述溫度非相關之整合電壓源與電流源，其中該電壓源電路分支更包含一電阻器，電性耦接於該金屬氧化物半導體電晶體與雙極性接面電晶體之間。
3. 根據申請專利範圍第2項所述溫度非相關之整合電壓源與電流源，其中該電壓源電路分支之金屬氧化物半導體電晶體包含P型金屬氧化物半導體電晶體，且該雙極性接面電晶體包含PNP型雙極性接面電晶體。
4. 根據申請專利範圍第3項所述溫度非相關之整合電壓源與電流源，其中該電壓源電路分支從電源至接地依序串接有二P型金屬氧化物半導體電晶體、該電阻器以及一PNP型雙極性接面電晶體，其基級接地。
5. 根據申請專利範圍第1項所述溫度非相關之整合電壓源與電流源，其中該電流源電路分支更串接有至少一個二極體耦接型態的金屬氧化物半導體電晶體。
6. 根據申請專利範圍第5項所述溫度非相關之整合電壓源與電流源，其中該電流源電路分支之金屬氧化物半導體電晶體包含N型金屬氧化物半導體電晶體，該二極體耦接型態的金屬氧化物半導體電晶體包含P型金屬氧化物半導體電晶體，且該雙極性接面電晶體包含PNP型雙極性接面電晶體。
7. 根據申請專利範圍第6項所述溫度非相關之整合電壓源與電流源，其中該電流源電路分支從電源至接地依序串接有二個二極體耦接型態的P型金屬氧化物半導體電晶體，二N型金屬氧化物半導體電晶體，以及並接的電阻器與PNP型雙極性接面電晶體，其基級接地。
8. 根據申請專利範圍第1項所述溫度非相關之整合電壓源與電流源，其中該正溫度係數電流源包含：第一電路分支，從電源至接地依序串接有至少一P型金屬氧化物半導體電晶體，至少一N型金屬氧化物半導體電晶體，一電阻器以及一雙極性接面電晶體；及 第二電路分支，從電源至接地依序串接有至少一P型金屬氧化物半導體電晶體，至少一N型金屬氧化物半導體電晶體以及一雙極性接面電晶體。
9. 根據申請專利範圍第8項所述溫度非相關之整合電壓源與電流源，其中該第一電路分支的雙極性接面電晶體包含PNP型雙極性接面電晶體，且該第二電路分支的雙極性接面電晶體包含PNP型雙極性接面電晶體。
10. 根據申請專利範圍第9項所述溫度非相關之整合電壓源與電流源，其中該第一電路分支的P型金屬氧化物半導體電晶體係為二極體耦接型式，且該雙極性接面電晶體的基級接地；其中該第二電路分支的N型金屬氧化物半導體電晶體係為二極體耦接型式，且該雙極性接面電晶體的基級接地。
11. 根據申請專利範圍第8項所述溫度非相關之整合電壓源與電流源，其中該第一電路分支之雙極性接面電晶體的面積分別為該第二電路分支之雙極性接面電晶體以及該電流源電路分支之雙極性接面電晶體的面積的倍數，其值大於一。