TW201546598A - 基準電壓電路 - Google Patents

Abstract

提供可輸出溫度特性佳之基準電壓的基準電壓電路。 作為具備第一定電流電路、源極連接於第一定電流電路，作為第1段的源極隨耦器而動作之第一導電型的第一電晶體、第二定電流電路、閘極連接於第一電晶體的源極，源極連接於第二定電流電路，作為第2段的源極隨耦器而動作之第二導電型的第二電晶體，從第二電晶體的源極輸出基準電壓的構造。

Description

基準電壓電路

本發明係關於可輸出溫度特性較佳之基準電壓的基準電壓電路。

針對先前的基準電壓電路進行說明。圖6係揭示先前的基準電壓電路的電路圖。

先前的基準電壓電路，係具備NMOS空乏電晶體601、NMOS電晶體602、接地端子100、輸出端子102、電源端子101。

先前的基準電壓電路，係將源極與NMOS空乏電晶體601的閘極連接，將汲極與NMOS電晶體602的閘極連接，並串聯連接該等，將其連接點設為輸出端子。

先前的基準電壓電路，係將NMOS空乏電晶體601設為定電流源，作為基準電壓Vref，取出NMOS電晶體602所發生的電壓。作為基準電壓Vref，輸出NMOS空乏電晶體601之臨限值電壓的絕對值Vtnd與NMOS電晶體602之臨限值電壓Vtne的和(例如，參照專 利文獻1圖10)。

[先前技術文獻]

[專利文獻]

[專利文獻1]日本特開2005-134939號公報

然而，先前的基準電壓電路，係NMOS空乏電晶體601的臨限值電壓，會受到依據NMOS電晶體602的臨限值電壓不均之背閘極電壓的影響而變化，故有難以輸出溫度特性佳之基準電壓的課題。又，有在啟動電源時，基準電壓上升速度較慢的課題。

本發明係有鑑於前述課題所發明者，提供可輸出溫度特性佳的基準電壓，且啟動迅速的基準電壓電路。

為了解決先前的課題，本發明的基準電壓電路如以下的構造。

作為具備第一定電流電路、源極連接於第一定電流電路，作為第1段的源極隨耦器而動作之第一導電型的第一電晶體、第二定電流電路、閘極連接於第一電晶體的源極，源極連接於第二定電流電路，作為第2段的源極隨耦 器而動作之第二導電型的第二電晶體，從第二電晶體的源極輸出基準電壓的構造。

本發明的基準電壓電路可輸出溫度特性佳的基準電壓。又，在啟動電源時，可使基準電壓迅速上升。

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

103‧‧‧定電流電路

104‧‧‧定電流電路

105‧‧‧NMOS空乏電晶體

106‧‧‧PMOS電晶體

107‧‧‧電容

201‧‧‧NMOS空乏電晶體

202‧‧‧NMOS空乏電晶體

301‧‧‧PMOS電晶體

401‧‧‧定電流電路

402‧‧‧PMOS電晶體

501‧‧‧NMOS空乏電晶體

601‧‧‧NMOS空乏電晶體

602‧‧‧NMOS電晶體

[圖1]揭示第一實施形態的基準電壓電路之構造的電路圖。

[圖2]揭示第二實施形態的基準電壓電路之構造的電路圖。

[圖3]揭示第三實施形態的基準電壓電路之構造的電路圖。

[圖4]揭示第四實施形態的基準電壓電路之構造的電路圖。

[圖5]揭示第五實施形態的基準電壓電路之構造的電路圖。

[圖6]揭示先前的基準電壓電路之構造的電路圖。

以下，針對本發明的實施形態，參照圖面來進行說明。

<第一實施形態>

圖1係第一實施形態的基準電壓電路的電路圖。

第一實施形態的基準電壓電路，係具備NMOS空乏電晶體105、PMOS電晶體106、定電流電路103、104、電容107、接地端子100、輸出端子102、電源端子101。

接著，針對第一實施形態的基準電壓電路的連接進行說明。NMOS空乏電晶體105係閘極連接於接地端子100，汲極連接於電源端子101，源極連接於定電流電路103的一方的端子。定電流電路103之另一方的端子連接於接地端子100。PMOS電晶體106係閘極連接於NMOS空乏電晶體105的源極，汲極連接於接地端子100，源極連接於輸出端子102。定電流電路104係一方的端子連接於電源端子101，另一方的端子連接於輸出端子102。電容107係一方的端子連接於輸出端子102，另一方的端子連接於接地端子100。

接著，針對第一實施形態的基準電壓電路的動作進行說明。NMOS空乏電晶體105係將定電流電路103作為負荷電流，構成第1段的源極隨耦器。PMOS電晶體106係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。將NMOS空乏電晶體105之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106的臨限值電壓設為Vtpe。

對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體105的源極會產生電壓Vtnd。此係利用 增大NMOS空乏電晶體105的深寬比，減少定電流電路103的電流值，使閘極源極間電壓Vgs成為與臨限值電壓的絕對值Vtnd略相等來實現。PMOS電晶體106係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtpe)。此係利用增大PMOS空乏電晶體106的深寬比，減少定電流電路104的電流值，使閘極源極間電壓Vgs成為與臨限值電壓Vtpe略相等來實現。所以，將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd+Vtpe。電容107係為了使基準電壓Vref穩定化，設置於輸出端子102。

NMOS空乏電晶體105係具有臨限值電壓的絕對值Vtnd越高溫則越大的特性。PMOS空乏電晶體106係具有臨限值電壓Vtpe越高溫則越小的特性。基準電壓Vref是加算了越高溫則越大的臨限值電壓Vtnd與越高溫則越小的臨限值電壓Vtpe的電壓，所以，各溫度特性被相抵消的話，可成為溫度特性佳的電壓。

如以上所說明般，第一實施形態的基準電壓電路，係利用使用NMOS空乏電晶體105的源極隨耦器與PMOS電晶體106的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。

<第二實施形態>

圖2係第二實施形態的基準電壓電路的電路圖。與圖1的不同，是將NMOS空乏電晶體105變更為NMOS空乏 電晶體201、202之處。其他與圖1相同。

接著，針對第二實施形態的基準電壓電路的連接進行說明。NMOS空乏電晶體202係閘極連接於接地端子100，源極連接於定電流電路103的一方的端子，汲極連接於PMOS電晶體106的閘極。NMOS空乏電晶體201係閘極連接於NMOS空乏電晶體202的源極，源極連接於PMOS電晶體106的閘極，汲極連接於電源端子101。其他與圖1相同。

接著，針對第二實施形態的基準電壓電路的動作進行說明。NMOS空乏電晶體202係將定電流電路103作為負荷電流，構成源極隨耦器。PMOS電晶體106係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。NMOS空乏電晶體201係將定電流電路103、NMOS空乏電晶體202作為負荷電流，構成第1段的源極隨耦器。將NMOS空乏電晶體201、202之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106的臨限值電壓設為Vtpe。

對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體202的源極會產生電壓Vtnd。此係利用增大NMOS空乏電晶體202的深寬比，減少定電流電路103的電流值來實現。NMOS空乏電晶體201係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtnd)=Vtnd×2。此係利用增大NMOS空乏電晶體201的深寬比來實現。PMOS電晶體106係對閘極施加電壓Vtnd×2，故於源極會 產生電壓(Vtnd×2+Vtpe)的電壓。此係利用增大PMOS電晶體106的深寬比，減少定電流電路104的電流值來實現。將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd×2+Vtpe。

NMOS空乏電晶體201、202之臨限值電壓的絕對值Vtnd具有越高溫則越大的特性。PMOS空乏電晶體106的臨限值電壓Vtpe具有越高溫則越小的特性。基準電壓Vref是加算了越高溫則越大的臨限值電壓Vtnd與越高溫則越小的臨限值電壓Vtpe的電壓，所以，各溫度特性被相抵消的話，可成為溫度特性佳的電壓。

再者，利用連接n個與NMOS空乏電晶體201相同構造的電晶體，基準電壓Vref係成為(Vtnd×n+Vtpe)，進而可提升基準電壓Vref的電壓值。

如以上所說明般，第二實施形態的基準電壓電路，係利用使用NMOS空乏電晶體201、202的源極隨耦器與PMOS電晶體106的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。又，可將基準電壓的電壓值，提高NMOS空乏電晶體的個數分。

<第三實施形態>

圖3係第三實施形態的基準電壓電路的電路圖。與圖1的不同，是追加PMOS電晶體301之處。其他與圖1相同。

針對第三實施形態的基準電壓電路的連接進行說明。 PMOS電晶體301係閘極及汲極連接於PMOS電晶體106的源極，源極連接於輸出端子102。其他與圖1相同。

接著，針對第三實施形態的基準電壓電路的動作進行說明。NMOS空乏電晶體105係將定電流電路103作為負荷電流，構成第1段的源極隨耦器。PMOS電晶體106、301係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。將NMOS空乏電晶體105之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106、301的臨限值電壓設為Vtpe。

對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體105的源極會產生電壓Vtnd。此係利用增大NMOS空乏電晶體105的深寬比，減少定電流電路103的電流值來實現。PMOS電晶體106係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtpe)。此係利用增大PMOS電晶體106的深寬比，減少定電流電路104的電流值來實現。PMOS電晶體301係對閘極施加電壓(Vtnd+Vtpe)，故於源極會產生電壓(Vtnd+Vtpe+Vtpe=Vtnd+Vtpe×2)。此係利用增大PMOS電晶體301的深寬比來實現。將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd+Vtpe×2。

NMOS空乏電晶體105係具有臨限值電壓的絕對值Vtnd越高溫則越大的特性。PMOS空乏電晶體106、301係具有臨限值電壓Vtpe越高溫則越小的特性。基準電壓Vref是加算了越高溫則越大的臨限值電壓Vtnd與越 高溫則越小的臨限值電壓Vtpe的電壓，所以，各溫度特性被相抵消的話，可成為溫度特性佳的電壓。

再者，在第三實施形態中，已使用兩個PMOS電晶體來進行說明，但是，不限於此構造，利用增加PMOS電晶體的數量並同樣地連接n個，Vref係成為(Vtnd+Vtpe×n)，進而可提升基準電壓Vref的電壓值。又，PMOS電晶體301變更成二極體也可獲得相同效果。

如以上所說明般，第三實施形態的基準電壓電路，係利用使用NMOS空乏電晶體105的源極隨耦器與PMOS電晶體106、301的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。又，基準電壓Vref的電壓值，係可提高PMOS電晶體的個數分。

<第四實施形態>

圖4係第四實施形態的基準電壓電路的電路圖。與圖1的不同，是追加PMOS電晶體402與定電流電路401之處。其他與圖1相同。

針對第四實施形態的基準電壓電路的連接進行說明。PMOS電晶體402係閘極連接於PMOS電晶體106的源極，汲極連接於接地端子100，源極連接於輸出端子102。定電流電路401係一方的端子連接於電源端子101，另一方的端子連接於輸出端子102。其他與圖1相同。

接著，針對第四實施形態的基準電壓電路的 動作進行說明。NMOS空乏電晶體105係將定電流電路103作為負荷電流，構成第1段的源極隨耦器。PMOS電晶體106係將定電流電路104作為負荷電流，構成第2段的源極隨耦器。PMOS電晶體402係將定電流電路401作為負荷電流，構成第3段的源極隨耦器。將NMOS空乏電晶體105之臨限值電壓的絕對值設為Vtnd，PMOS電晶體106、402的臨限值電壓設為Vtpe。

對電源端子101施加電源電壓VDD時，於NMOS空乏電晶體105的源極會產生電壓Vtnd。此係利用增大NMOS空乏電晶體105的深寬比，減少定電流電路103的電流值來實現。PMOS電晶體106係對閘極施加電壓Vtnd，故於源極會產生電壓(Vtnd+Vtpe)。此係利用增大PMOS電晶體106的深寬比，減少定電流電路104的電流值來實現。PMOS電晶體402係對閘極施加電壓(Vtnd+Vtpe)，故於源極會產生電壓(Vtnd+Vtpe+Vtpe)=(Vtnd+Vtpe×2)。此係利用增大PMOS電晶體402的深寬比，減少定電流電路401的電流值來實現。將輸出端子102所發生的基準電壓設為Vref時，則成為Vref=Vtnd+Vtpe×2。

NMOS空乏電晶體105之臨限值電壓的絕對值Vtnd具有越高溫則越大的特性。PMOS空乏電晶體106、402的臨限值電壓Vtpe具有越高溫則越小的特性。因此，基準電壓Vref係加算越高溫則越大的Vtnd與越高溫則越小的Vtpe，可獲得溫度特性佳的電壓。又，可將基 準電壓Vref的電壓值，提高加算了Vtpe的個數分。

再者，在第四實施形態的基準電壓電路中，追加了第3段的源極隨耦器，但是，進而增加源極隨耦器的段數亦可。利用n段構成源極隨耦器，基準電壓Vref係成為(Vtnd+Vtpe×n)。

又，已追加PMOS電晶體來進行說明，但是，追加NMOS電晶體並同樣地連接亦可。

又，於其他實施形態的基準電壓電路，追加n段的源極隨耦器來構成，也可獲得相同的效果。

如以上所說明般，第四實施形態的基準電壓電路，係利用使用NMOS空乏電晶體105的源極隨耦器與PMOS電晶體106、402的源極隨耦器，可輸出溫度特性佳的基準電壓Vref。又，可將基準電壓Vref的電壓值，提高源極隨耦器的段數分。

<第五實施形態>

圖5係第五實施形態的基準電壓電路的電路圖。與圖1的不同，是追加啟動用的NMOS空乏電晶體501之處。其他與圖1相同。

針對第五實施形態的基準電壓電路的連接進行說明。NMOS空乏電晶體501係閘極連接於PMOS電晶體106的閘極，源極連接於PMOS電晶體106的源極，汲極連接於電源端子101。其他與圖1相同。

接著，針對第五實施形態的基準電壓電路的 動作進行說明。對電源端子101施加電源電壓VDD時，對NMOS空乏電晶體501的閘極施加電壓Vtnd，電流會從NMOS空乏電晶體501流至輸出端子102。藉由該電流，對電容107及輸出端子102所發生的寄生電容進行充電，故可迅速啟動基準電壓電路。

再者，在第五實施形態的基準電壓電路中，已使用於圖1的電路追加NMOS空乏電晶體501的構造來進行說明，但是，即使追加於其他實施形態的電路，也可獲得相同效果。

如以上所說明般，第五實施形態的基準電壓電路，係可輸出溫度特性佳的基準電壓，且可迅速啟動基準電壓電路。

如以上所說明般，本發明的基準電壓電路，係可輸出溫度特性佳的基準電壓，且可迅速啟動基準電壓電路。

再者，NMOS空乏電晶體105與PMOS電晶體106的深寬比，和定電流電路103與定電流電路104的電流值，係以各電晶體的溫度特性相抵消之方式設定即可，並不是限定於增大深寬比或減少電流值者。

又，本發明的基準電壓電路，係即使使各電晶體的導電型相反來構成，也可獲得相同效果。

100‧‧‧接地端子

101‧‧‧電源端子

102‧‧‧輸出端子

103‧‧‧定電流電路

104‧‧‧定電流電路

105‧‧‧NMOS空乏電晶體

106‧‧‧PMOS電晶體

107‧‧‧電容

Claims (6)

1. 一種基準電壓電路，其特徵為具備：第一定電流電路；第一導電型的第一電晶體，係源極連接於前述第一定電流電路，作為第1段的源極隨耦器而動作；第二定電流電路；第二導電型的第二電晶體，係閘極連接於前述第一電晶體的源極，源極連接於前述第二定電流電路，作為第2段的源極隨耦器而動作；及輸出端子，係連接於前述第二電晶體的源極。
2. 如申請專利範圍第1項所記載之基準電壓電路，其中，前述基準電壓電路，係在前述第一電晶體的源極與前述第一定電流電路之間，連接第一導電型的第三電晶體。
3. 如申請專利範圍第1項所記載之基準電壓電路，其中，前述基準電壓電路，係在前述第二電晶體的源極與前述第二定電流電路之間，連接有閘極與汲極被連接的第三電晶體。
4. 如申請專利範圍第1項所記載之基準電壓電路，其中，前述基準電壓電路，係在前述第二電晶體的源極與前述第二定電流電路之間，連接二極體。
5. 如申請專利範圍第1項至第4項中任一項所記載 之基準電壓電路，其中，前述基準電壓電路，係具備：第三定電流電路；及第二導電型的第四電晶體，係閘極連接於前述第二定電流電路，源極連接於前述第三定電流電路，作為第3段的源極隨耦器而動作。
6. 如申請專利範圍第5項所記載之基準電壓電路，其中，前述基準電壓電路，係具備：啟動用電晶體，係閘極連接於前述第2段之後的源極隨耦器的輸入，源極連接於前述基準電壓電路的輸出端子。