TWI746823B - 參考電壓產生裝置 - Google Patents

參考電壓產生裝置 Download PDF

Info

Publication number
TWI746823B
TWI746823B TW107109354A TW107109354A TWI746823B TW I746823 B TWI746823 B TW I746823B TW 107109354 A TW107109354 A TW 107109354A TW 107109354 A TW107109354 A TW 107109354A TW I746823 B TWI746823 B TW I746823B
Authority
TW
Taiwan
Prior art keywords
reference voltage
constant current
current
circuit
voltage generating
Prior art date
Application number
TW107109354A
Other languages
English (en)
Other versions
TW201837641A (zh
Inventor
吉野英生
畠中雅宏
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201837641A publication Critical patent/TW201837641A/zh
Application granted granted Critical
Publication of TWI746823B publication Critical patent/TWI746823B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種即便動作溫度範圍廣，參考電壓的變動亦得到抑制的參考電壓產生裝置。參考電壓產生裝置包括：第1定電流電路，針對輸入電壓輸出第1定電流；第2定電流電路，輸出第2定電流；電壓生成電路，生成基於輸入電流的電壓，所述參考電壓產生裝置將基於第1定電流及第2定電流的電流作為電壓生成電路的輸入電流，並自電壓生成電路輸出參考電壓。

Description

參考電壓產生裝置
本發明是有關於一種參考電壓產生裝置。
伴隨今後物聯網(Internet of Things，IoT)的普及，積體電路(integrated circuit，IC)會搭載於各種產品，隨之，產生IC的動作溫度範圍擴大這一傾向。因此，於具備參考電壓產生裝置的IC中，為了抑制誤動作而期待參考電壓產生裝置所輸出的參考電壓的溫度變化小。
於形成於半導體基板的IC中，已知：通常若成為超過120℃至150℃之間的某溫度的高溫，則於P型及N型的擴散層處所形成的寄生二極體中產生的PN接合漏電流變明顯，從而對期望的電路動作產生影響，因此要求其對策。溫度範圍存在幅度是因為因電路而漏電流所產生的影響不同。因此，以下，將PN接合漏電流開始對電路帶來影響的溫度稱為漏電流顯現化溫度，並以記號LCET表示。
例如，專利文獻1中揭示了能隙參考(bandgap reference)電路的技術，所述能隙參考電路為了抑制高溫時產生的金屬氧化物半導體(Metal-Oxide-Semiconductor，MOS)電晶體的擴散層的PN接合漏電流流入參考電壓產生裝置，從而參考電壓發生變化這 一情況，而將具有與寄生二極體相同漏電流特性的偽(dummy)擴散層設於參考電壓產生裝置內，從而抑制參考電壓的溫度變動。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2004-13584號公報
然而，於專利文獻1的先前的參考電壓產生裝置中，可抑制高溫下的PN接合漏電流的影響，但無法降低參考電壓產生裝置內的二極體等電路元件所具有的、相對於溫度的微小的非線性特性，因此，會產生基於所述電路元件的非線性特性的參考電壓的變動。因此，難以應用於要求於廣動作溫度範圍抑制參考電壓的變動的IC。
本發明鑒於所述狀況，目的在於提供一種於全動作溫度範圍參考電壓的變動得到抑制的參考電壓產生裝置。
為了解決所述課題，本發明為如下所述的參考電壓產生裝置。
即，為一種參考電壓產生裝置，其特徵在於，包括：第1定電流電路，針對輸入電壓輸出第1定電流；第2定電流電路，針對所述輸入電壓輸出第2定電流；電壓生成電路，生成基於輸入電流的電壓，所述參考電壓產生裝置將基於所述第1定電流及所 述第2定電流的電流作為所述電壓生成電路的所述輸入電流，並自所述電壓生成電路輸出參考電壓。
根據本發明，針對參考電壓產生裝置所輸出的參考電壓，藉由於漏電流顯現化溫度以下的溫度中對第1定電流電路及電壓產生電路的溫度係數進行調整，而抑制基於電路元件相對於溫度的非線性的、參考電壓的溫度變動。而且，於第1定電流電路及電壓產生電路中元件相對於溫度的非線性難以緩和的漏電流顯現化溫度以上的溫度，設為輸出藉由第2定電流電路與電壓產生電路決定的參考電壓的構成，從而抑制參考電壓的溫度變動。
藉此，能夠於全動作溫度範圍抑制參考電壓產生裝置所輸出的參考電壓的變動。
1:電源端子
2:接地端子
3:參考電壓端子
11、21、31、41、61、71:空乏型NMOS電晶體
12、22、32、42、62、72:增強型NMOS電晶體
13、33、43:電流調整用二極體
14、24、64:N型汲極區域
15、25、65:N型源極區域
16:N型阱區域
17:P型低濃度區域
18、68:P型半導體基板
19、69:N型半導體基板
23:電流調整用增強型NMOS電晶體
34:第1 PMOS電晶體
35:第2 PMOS電晶體
45、75:第1 P型阱區域
46、76:第2 P型阱區域
48:N型低濃度區域
100、200、300、400、600:參考電壓產生裝置
101、201、301、401、601:第1定電流電路
102、202、302、402:第2定電流電路
103、203、303、403、603:電壓生成電路
b:1次溫度係數
D:汲極
G:閘極
S:源極
gmD:第1跨導
gmE:第2跨導
LCET:漏電流顯現化溫度
VDD:電源電壓
Vref:參考電壓
Vref0、Vref1、Vref2:參考電壓的溫度變化
△Vref0、△Vref1:電壓的溫度變動
VTD:第1臨限值電壓
VTE:第2臨限值電壓
圖1是示出本發明的第1實施形態的參考電壓產生裝置的電路圖。
圖2是示出第1實施形態的參考電壓產生裝置所輸出的參考電壓的溫度特性的圖。
圖3是示出第1實施形態的參考電壓產生裝置的示意剖面圖。
圖4是示出第1實施形態的參考電壓產生裝置的另一電路圖。
圖5是示出第1實施形態的參考電壓產生裝置的另一電路圖。
圖6是示出本發明的第2實施形態的參考電壓產生裝置的電 路圖。
圖7是示出第2實施形態的參考電壓產生裝置的示意剖面圖。
圖8是示出先前技術的參考電壓產生裝置的電路圖。
圖9是示出電路元件的溫度特性的圖。
圖10是示出先前技術中的溫度特性的圖。
圖11(a)及圖11(b)是示出先前技術的參考電壓產生裝置的示意剖面圖。
圖12是示出第2實施形態的參考電壓產生裝置所輸出的參考電壓的溫度特性的圖。
以下，參照圖式，對本發明的實施形態進行說明。
圖1是示出本發明的第1實施形態的參考電壓產生裝置100的電路圖。
第1實施形態的參考電壓產生裝置100具備：第1定電流電路101、第2定電流電路102及電壓生成電路103。參考電壓產生裝置100是如後所說明般將該些電路形成於P型半導體基板的裝置。
連接於電源端子1且被供給電源電壓VDD的第1定電流電路101對電壓生成電路103輸出不依存於VDD的第1定電流。而且，連接於電源端子1且被供給電源電壓VDD的第2定電流電路102對電壓生成電路103輸出不依存於VDD的第2定電流。輸入第1定電流及第2定電流的電壓生成電路103將基於第1 定電流及第2定電流的參考電壓Vref輸出至參考電壓端子3。
於第1實施形態中，第1定電流電路101包括空乏型(depletion)N型金屬氧化物半導體(N-Metal-Oxide-Semiconductor，NMOS)電晶體11。空乏型NMOS電晶體11的閘極(gate，G)與源極(source，S)連接於參考電壓端子3，汲極(drain，D)連接於電源端子1，後閘極(back gate)連接於接地端子2。第2定電流電路包括利用PN接合的電流調整用二極體13。電流調整用二極體13的陽極連接於參考電壓端子3，陰極連接於電源端子1。電壓生成電路103包括增強(enhance)型NMOS電晶體12。增強型NMOS電晶體12的閘極與汲極連接於參考電壓端子3，源極與後閘極連接於接地端子2。
接下來，對圖1的參考電壓產生裝置100的電路動作進行說明。構成第1定電流電路101的空乏型NMOS電晶體11具有第1臨限值電壓VTD及第1跨導(transconductance)gmD(不飽和動作時)。所述空乏型NMOS電晶體11的汲極電流ID顯示下式(1)所示那樣的電壓．電流特性，因閘極．源極間電壓VG為0V，因此成為依存於第1臨限值電壓VTD且不依存於汲極電壓的飽和汲極電流。即，所述飽和汲極電流自源極輸出，成為第1定電流電路101的輸出電流。於下式(1)中，VG是空乏型NMOS電晶體11的閘極．源極間電壓。
ID=1/2．gmD．(VG-VTD)2=1/2．gmD．(|VTD|)2…(1)
構成第2定電流電路102的、包括PN接合二極體的電流調整用二極體13具有下式(2)所示的正向電壓Vf。這亦稱為擴散電位，並藉由波茲曼常數(Boltzmann constant)k、溫度T、電子電荷量q、P型區域的雜質濃度Na、N型區域的雜質濃度Nd、本質載子密度ni而如下表示。
Vf=kT/q．1n(Na．Nd/ni 2)…(2)
而且，電流調整用二極體13被電源端子1向陰極施加高的電壓，因此，將下式(3)所示的反向飽和電流IS自陽極輸出。即，所述反向飽和電流，成為第2定電流電路102的輸出電流。於下式(3)中，Dn是電子的擴散常數，Dp是霍爾(hall)的擴散常數，Ln是電子的擴散距離，Dp是霍爾的擴散距離。而且，np是P型區域的少數載子密度，Pn是N型區域的少數載子密度，這與成為多數載子的雜質濃度Na及Nd成反比例，因此Vf高時IS變低，Vf低時IS變高。
IS≒Dn．np/Ln+Dp．pn/Lp…(3)
構成電壓生成電路103的增強型NMOS電晶體12具有第2臨限值電壓VTE及第2跨導gmE(不飽和動作時)。所述增強型NMOS電晶體12的汲極電流IE藉由和汲極連接的閘極的電壓與參考電壓Vref一致這一條件而定。因此，如下式(4)所示，依存於第2臨限值電壓VTE及參考電壓Vref，成為相對於參考電壓Vref而與二極體的正向特性類似的電流。
IE=1/2．gmE．(VG-VTE)2 =1/2．gmE．(Vref-VTE)2…(4)
藉由以上所述，參考電壓Vref以(1)式的ID與(3)式的IS成為與(4)式的IE相等而導出。但是，於漏電流顯現化溫度即LCET以下的溫度，反向飽和電流IS的影響可忽視，而成為下式(5)所示。
Vref≒VTE+(gmD/gmE)1/2．|VTD|…(5)
另一方面，於LCET以上的溫度，伴隨溫度上升而指數性增加的寄生二極體的PN接合漏電流與同時較其大的電流調整用二極體的反向飽和電流IS的影響變明顯。因此，根據(3)式與(4)式將下式(6)那樣的Vref成分加到(5)式中。此處，ISp是寄生二極體的PN接合漏電流。
Vref≒VTE+{2．(IS-ISp)/gmE}1/2…(6)
圖2是示出第1實施形態的、將全動作溫度範圍設為-40℃至180℃時的參考電壓的溫度依存性的圖表。此處，將所述全動作溫度範圍分為兩個區域，將第1溫度範圍設為-40℃至LCET，將第2溫度範圍設為LCET至180℃。而且，Vref0表示第1實施形態的參考電壓的溫度變化，Vref1與Vref2表示先前的參考電壓的溫度變化的狀況，Vref1表示無寄生二極體的PN接合漏電流的情形，Vref2表示寄生二極體的PN接合漏電流顯著的情形。
於圖2中，第1溫度範圍的參考電壓Vref0示出基於(5)式的特性。此特性的調整藉由適當變更gmD/gmE而進行。另一方面，LCET以上的第2溫度範圍的參考電壓Vref0成為基於(6) 式的、不同於第1溫度範圍的特性。該溫度範圍的特性的調整藉由變更二極體面積等而進行。所述第1溫度範圍與第2溫度範圍的特性的差異緣於第1定電流電路101與第2定電流電路102的特性的差異，並非利用開關等來切換電路而進行。即，於第1溫度範圍，基於(5)式的參考電壓成分較基於(6)式的參考電壓成分而占主導，因此，總和的Vref更依存於(5)式。而且，於第2溫度範圍，基於(6)式的參考電壓成分彌補基於(5)式的參考電壓成分的下降，因此，(6)式對總和的Vref的影響變大。因此，LCET大致成為表示參考電壓Vref0的曲線的拐點。
此處，為了明確實施形態的效果，藉由與先前技術的參考電壓產生裝置中的問題點的比較來進行說明。
圖8所示的僅包括第1定電流電路601及電壓生成電路603的先前的參考電壓產生裝置600所輸出的參考電壓僅基於(5)式，成為圖2的虛線所示的Vref1的特性。此時以Vref1相對於-40℃至180℃之間的溫度的近似1次溫度係數(於近似式中，相對於溫度而以1次式所表示的項)成為零的方式對gmD/gmE進行調整。即，-40℃時的Vref1與180℃時的Vref1成為大致相同的值，連接其之間的直線的傾斜度成為大致零。但是，Vref1因電路元件相對於溫度的非線性特性的影響而不會完全成為直線的特性。而且，專利文獻1的技術為了防止高溫時因寄生二極體的PN接合漏電流的影響，圖2的一點鏈線所示那樣的Vref2的急劇下降，而設置包括偽擴散層的二極體，從而排除寄生二極體的影響。但是，所述 電路元件相對於溫度的微小的非線性特性就那樣殘留，因此無法抑制-40℃至180℃中的相應的參考電壓Vref1的溫度變動△Vref1。
與此相對，本發明的第1實施形態基於此種電路元件所具有的非線性的特性而將溫度範圍一分為二，並構成為於各溫度範圍定電流電路自然地切換，於全動作溫度範圍使參考電壓的溫度變動自△Vref1降低至△Vref0。即，關於自-40℃至LCET為止的溫度的Vref0，基於(5)式以於所述溫度範圍內使Vref0的近似1次溫度係數為零的方式進行調整。具體而言，於自-40℃至180℃為止的溫度範圍，對近似1次溫度係數以成為負值的方式進行調整，籍此使-40℃至LCET的非線性特性的影響最小化。而且，關於於自LCET至180℃為止的溫度中基於(5)式而Vref0伴隨負的近似1次溫度係數而減少的部分，以具有正的溫度係數且於所述溫度區域變明顯的(6)的參考電壓成分來彌補Vref0的下降。藉由如此，與先前相比，能夠抑制參考電壓的變動。
接下來，對自-40℃至LCET為止的溫度範圍的Vref的調整的詳細情況進行說明。首先，若不考慮寄生二極體導致的高溫下的PN接合漏電流，則參考電壓Vref於更廣的溫度範圍顯示基於空乏型NMOS電晶體及增強型NMOS電晶體的特性的(5)式的特性。
圖9中示出構成(5)式的各要素即VTE、VTD、|VTD|、(gmD/gmE)1/2．|VTD|的溫度特性。如圖9所示，臨限值電壓VTE、臨限值電壓VTD均成為相對於溫度而具有負的近似1次溫度係數 的特性。|VTD|是VTD的絕對值，因此使VTD上下反轉而成為具有大於0的正的近似1次溫度係數的特性。(gmD/gmE)1/2．|VTD|成為|VTD|的傾斜度隨著(gmD/gmE)1/2而發生變化的特性。(5)式可認為是將第1項及第2項各自的溫度特性相加。若VTE相對於溫度上升的變化與VTD相對於溫度上升的變化相等，則VTE與VTD的絕對值|VTD|的和成為相對於溫度而不具有依存性者，於(gmD/gmE)1/2為1的情況下，Vref的近似1次溫度係數亦成為零。而且，例如即便VTE與VTD的負的近似1次溫度係數不同，亦藉由式(5)的gmD/gmE中所含的參數對(gmD/gmE)1/2．|VTD|相對於溫度的傾斜度進行調整，而可使Vref的近似1次溫度係數為零(只是，此處，忽視gmD/gmE的溫度依存性)。
但是，實際上，因相對於溫度的少數載子的影響或空乏層擴展等的影響，VTE、VTD不成為線性，無法以1次式近似溫度特性。另外，VTE與VTD相對於溫度的行為不同，因此式(5)所示的Vref而且相對於溫度T而成為下式(5)'那樣的、能夠以2次溫度係數a、1次溫度係數b、常數c而近似的曲線。
Vref≒aT2+bT+c…(5)'
此處，如圖10所示，即便對gmD/gmE中所含的參數進行調整而使近似1次溫度係數b為零，亦無法取消2次項，Vref成為上側具有凸形狀的溫度特性。
於第1實施形態中，為了降低自-40℃至LCET為止的範圍的溫度依存性，以遍及圖10的自-40℃至180℃的全動作溫度範 圍的Vref1的近似1次溫度係數b成為負的值的方式對gmD/gmE進行調整。並且，於自-40℃至LCET為止的溫度範圍，使Vref1的溫度變動量最小化。例如，具體而言，使下式(7)的x成為小於1的值。但是，若x的值成為0.7以下，則雖說為-40℃至LCET但負的傾斜度亦過於變大，變得無法最小化-40℃至LCET之間的Vref的溫度變動量，因此理想的是超過0.7的值。
gmD/gmE<x…(7)
而且，關於(7)式的gm，可使用通道移動度μ、閘極絕緣膜電容Cox、通道寬度W、通道長度L表示為下式(8)那樣，因此可考慮因製造製程而改變的μ或Cox並且以W或L來進行調整。
gm=μ．Cox．W/L…(8)
例如，若設W/L為通道尺寸比，則以不到增強型NMOS電晶體的通道尺寸比的1倍且超過0.7倍的值對空乏型NMOS電晶體的通道尺寸比進行調整。
接下來，首先以先前的參考電壓產生裝置為基準，對溫度成為LCET以上的高溫時的動作進行說明。
圖11(a)是空乏型NMOS電晶體61與增強型NMOS電晶體62製作於相同的P型半導體基板68中，各自的後閘極連接於相同的接地端子2時的示意剖面圖。關於各元件的端子的接線有省略的部分，但設為以構成圖8那樣的先前的參考電壓產生裝置的方式進行接線。
於LCET以上的溫度中，於空乏型NMOS電晶體61的N型源極區域65與P型半導體基板68之間、及於增強型NMOS電晶體62的N型汲極區域64與P型半導體基板68之間存在的寄生二極體的、虛線所示的PN接合漏電流變明顯。因此，空乏型NMOS電晶體61所輸出的定電流無法全部流入增強型NMOS電晶體62，參考電壓端子3所產生的參考電壓下降。圖2的一點鏈線的Vref2於LCET以上的溫度中急劇下降便緣於此。此處，空乏型NMOS電晶體61的汲極中亦流動同樣的PN接合漏電流，但該電流不影響空乏型NMOS電晶體所輸出的定電流。
圖3是示出本發明的第1實施形態的參考電壓產生裝置100的結構的示意剖面圖，示出了構成第1定電流電路101的空乏型NMOS電晶體11、構成第2定電流電路102的電流調整用二極體13及構成電壓生成電路103的增強型NMOS電晶體12。空乏型NMOS電晶體11的N型汲極區域14連接於電源端子1，N型源極區域15連接於參考電壓端子3。增強型NMOS電晶體12的N型汲極區域14連接於參考電壓端子3，N型源極區域15連接於接地端子2。而且，電流調整用二極體13的N型阱區域16連接於電源端子1，P型低濃度區域17連接於參考電壓端子3。為了容易理解電流的流動，省略其他端子的接線。
相對於先前技術，於第1實施形態中，如圖3所示，將電流調整用二極體13以成為圖1的電路構成的方式設於電源端子1與參考電壓端子3之間，抑制LCET以上的參考電壓的急劇減 少。電流調整用二極體13例如於P型半導體基板18內設置N型阱區域16、P型低濃度區域17，將N型阱區域16連接於電源端子1，將P型低濃度區域17連接於參考電壓端子3而構成。
流入至電流調整用二極體13的反向飽和電流IS(實線箭頭)以成為虛線箭頭所示的、空乏型NMOS電晶體11的N型源極區域15與P型半導體基板18之間、及增強型NMOS電晶體12的N型汲極區域14與P型半導體基板18之間的寄生二極體所產生的PN接合漏電流以上的方式設定。例如，於構成電流調整用二極體的PN接合面積與寄生二極體的PN接合面積相同的情況下，任一者的電流均依照(3)式，因此調整P型低濃度區域17及N型阱區域16的少數載子，以電流調整用二極體這一方流動得多的方式設定。更現實性的決定方式是依照與反向飽和電流(3)式相關的(2)式，以電流調整用二極體的Vf(正向電流例如為1μA等時的正向電壓)變為小於寄生二極體的Vf的方式進行調整。而且，若難以調整Vf，則使電流調整用二極體的PN接合面積大於寄生二極體的PN接合面積，以反向飽和電流IS變為大於PN接合漏電流ISp的方式進行調整。
如上所述，於LCET以下的溫度中，設為藉由空乏型NMOS電晶體及增強型NMOS電晶體而大致決定Vref的構成，以僅於所述溫度範圍緩和非線性的方式調整gmD/gmE，使參考電壓的溫度變動最小化。而且，於LCET以上的溫度中，設為藉由增強型NMOS電晶體的gmE與電流調整用二極體的反向飽和電流及 寄生二極體的PN接合漏電流而大致決定Vref的構成，藉由於電流調整用二極體中產生寄生二極體的PN接合漏電流以上的電流而抑制Vref的下降。藉由如此，能夠於全動作溫度範圍抑制參考電壓的變動。
於第1實施形態中，設為將第1定電流電路的電流與第2定電流電路的電流輸入至電壓生成電路的構成，但當然能夠於不脫離其主旨的範圍內進行各種變更。
例如，於難以於電流調整用二極體中確保大於寄生二極體的PN接合漏電流的電流的情況下，則亦可將電流調整用二極體替換為以金屬與半導體的接合而形成的肖特基(Schottky)接合二極體。例如若將鋁(AL)金屬直接連接於圖3的N型阱區域16，則接合面的電位障壁減少，相應地，可獲取PN接合二極體的一半程度的Vf。而且，關於反向飽和電流，可於常溫下容易地獲得數10nA至數100nA的程度的電流。
而且，作為代替電流調整用二極體的定電流，亦可利用MOS電晶體的次臨限(subthreshold)電流。於圖4中，參考電壓產生裝置200具備：包括空乏型NMOS電晶體21的第1定電流電路201、包括電流調整用增強型NMOS電晶體23的第2定電流電路202及包括增強型NMOS電晶體22的電壓生成電路203。此處，於圖4中，於第2定電流電路202中，代替圖1的電流調整用二極體13，而採用將閘極與源極連接的電流調整用增強型NMOS電晶體23。例如，若利用通道長度及通道寬度來調整此電流調整用 增強型NMOS電晶體23的臨限值電壓時的汲極電流，則可根據(9)式來預測將閘極與源極連接時(閘極．源極間電壓為0V時)的次臨限電流。此處，k是波茲曼常數，T是溫度，q是電子電荷量，Cox是閘極絕緣膜電容，Cd是空乏層電容，S是次臨限係數。
電流調整用增強型NMOS電晶體23相對於二極體的優點是可藉由縮短通道長度而容易地實現增加電流。藉此，與如二極體般利用PN接合面積來增加反向飽和電流IS相比，可減小晶片面積。
S=1n10．kT/q．(1+Cd/Cox)…(9)
而且，於圖4中，亦可取代電流調整用增強型NMOS電晶體23而採用使閘極斷開(off)的P型金屬氧化物半導體(P-Metal-Oxide-Semiconductor，PMOS)。而且，於使MOS電晶體的次臨限電流為電流調整用時，除縮短通道長度之外當然亦可降低臨限值電壓或增加W長度。
而且，亦可將第1實施形態的電路構成設為圖5那樣。於圖5的參考電壓產生裝置300中，將第1定電流電路301的空乏型NMOS電晶體31的電流經由包括第1 PMOS電晶體34及第2 PMOS電晶體35的電流鏡(current mirror)電路而移交給電壓生成電路303的增強型NMOS電晶體32。並且，將圖5中的第1定電流電路301的電流及包括電流調整用二極體33的第2定電流電路302的電流輸入至電壓生成電路303而使參考電壓端子3產生參考電壓Vref，這一點與圖1相同。於圖5的電路構成中，將 構成第1定電流電路301的空乏型NMOS電晶體31的源極與後閘極連接於接地端子2。藉由如此將源極與後閘極設為同電位，可削減於圖3所示的空乏型NMOS電晶體11的源極中所產生的那樣的PN接合漏電流。因此，第2定電流電路302的定電流僅對應於構成電壓生成電路303的增強型NMOS電晶體32的汲極中所產生的PN接合漏電流即可，能夠減小PN接合面積從而削減晶片面積。
此處，雖未特別圖示，但是亦可於第2 PMOS電晶體35的汲極區域內形成電流調整用二極體。此時，與另行追加電流調整用二極體的情況相比，無需形成元件的分離區域等，因此可進一步縮小晶片面積。
而且，雖未特別圖示，亦可不直接於電路中追加電流調整用二極體，而是使IC內存在的寄生二極體鄰接於增強型NMOS電晶體的汲極，籍此獲得相同的效果。此時，無需增大電路規模，因此可進一步以小面積來製作晶片。
而且，於本構成的情況下，為了縮小電流調整用二極體的面積，較佳為採用反向飽和電流IS大的二極體，因此理想的是以低濃度進行接合。作為其形成方法，亦可專用地形成低濃度的N型阱區域。
圖6是示出本發明的第2實施形態的參考電壓產生裝置400的電路圖。第2實施形態的參考電壓產生裝置400具備：第1定電流電路401、第2定電流電路402及電壓生成電路403。參考電壓產生裝置400是如後所說明般將該些電路形成於N型半導體 基板的裝置。
連接於電源端子1且被供給電源電壓VDD的第1定電流電路401對電壓生成電路403輸出不依存於VDD的第1定電流。而且，連接於參考電壓端子3與接地端子2之間的第2定電流電路402自參考電壓端子3將不依存於參考電壓的第2定電流輸出至接地端子2。輸入自第1定電流減去第2定電流所得的電流的電壓生成電路403將基於第1定電流及第2定電流的參考電壓Vref輸出至參考電壓端子3。
於第2實施形態中，第1定電流電路401包括空乏型NMOS電晶體41。空乏型NMOS電晶體41的閘極、源極及後閘極連接於參考電壓端子3，汲極連接於電源端子1。第2定電流電路402包括利用PN接合的電流調整用二極體43。電流調整用二極體43的陽極連接於接地端子2，陰極連接於參考電壓端子3。電壓生成電路403包括增強型NMOS電晶體42。增強型NMOS電晶體42的閘極與汲極連接於參考電壓端子3，源極與後閘極連接於接地端子2。
接下來，對圖6的參考電壓產生裝置400的電路動作進行說明。構成第1定電流電路401的空乏型NMOS電晶體41與第1實施形態同樣地自源極輸出基於式(1)的電流。
構成第2定電流電路402的包括PN接合二極體的電流調整用二極體43具有式(2)所示的第2臨限值電壓Vf，並將式(3)所示的反向飽和電流IS自陰極輸出至陽極。此處，於第2 實施形態中亦Vf高時IS低，Vf低時IS高，這一點與第1實施形態相同。
流入至構成電壓生成電路403的增強型NMOS電晶體42的電流基於式(4)成為相對於參考電壓Vref而與二極體的正向特性類似的電流。
因此，於第2實施形態中也同樣地，參考電壓Vref於LCET以下的溫度，可忽視反向飽和電流IS的影響，顯示式(5)那樣的特性。而且，於LCET以上的溫度，伴隨溫度上升而指數性增加的寄生二極體的PN接合漏電流與電流調整用二極體的反向飽和電流IS的影響變明顯。因此，式(10)所示的Vref成分被加至(5)式。此處，ISp是寄生二極體的PN接合漏電流。
Vref≒VTE+{2．(ISp-IS)/gmE}1/2…(10)
圖12是示出第2實施形態的、將全動作溫度範圍設為-40℃至180℃時的參考電壓Vref的溫度依存性的圖表。於圖12中，-40℃至LCET附近為止的實線所示的第2實施形態的參考電壓Vref0基於(5)式，藉由調整gmD/gmE而設定。這是與第1實施形態相同的調整方法。即，相對於於-40℃至180℃之間近似1次溫度係數成為零那樣的先前的Vref1，以使於-40℃至LCET之間參考電壓的溫度變動量最小化的方式對gmD/gmE進行調整。
另一方面，LCET以上溫度的實線的參考電壓Vref0成為基於(10)式的特性。此處，針對Vref2那樣的過量的電壓上升的抑制，藉由利用電流調整用二極體43使流入至電壓生成電路 403的寄生二極體的PN接合漏電流分流並使一部分逃逸來實現。藉由設為如此構成，於使用N型半導體基板的第2實施形態中，與先前相比，亦能抑制參考電壓的變動。
針對此時的LCET以上的溫度時的行為，以先前的參考電壓產生裝置為基準進行說明。
圖11(b)是空乏型NMOS電晶體71與增強型NMOS電晶體72製作於相同的N型半導體基板69的第1 P型阱區域75及第2 P型阱區域76中，各自的後閘極連接於各自的P型阱區域時的示意剖面圖。關於各元件的端子的接線有省略的部分，但設為以構成圖8那樣的先前的參考電壓產生裝置的方式進行接線。
N型半導體基板69與供給最高電位的電源端子1連接。因此，通過形成於N型半導體基板69與第1 P型阱區域75之間的寄生二極體，PN接合漏電流如虛線所示朝向參考電壓端子3流入。另一方面，於圖11(b)中，通過形成於增強型NMOS電晶體72的N型汲極區域64與第2 P型阱區域76之間的寄生二極體，PN接合漏電流自參考電壓端子3朝向接地端子2流入，這一點與圖11(a)相同。但是，基於式(3)，更低濃度的雜質的PN接合二極體即N型半導體基板69與第1 P型阱區域75之間所形成的寄生二極體產生了大量的少數載子，PN接合漏電流變多。因此，該些PN接合漏電流的差分流入構成電壓生成電路403的增強型NMOS電晶體72，於LCET以上的溫度中，參考電壓上升。圖12的一點鏈線的Vref2於LCET以上的溫度中急劇上升便緣於此。
圖7是示出本發明的第2實施形態的參考電壓產生裝置400的結構的示意剖面圖，示出了構成第1定電流電路401的空乏型NMOS電晶體41、構成第2定電流電路402的電流調整用二極體43及構成電壓生成電路403的增強型NMOS電晶體42。N型半導體基板19的第1 P型阱區域45內所形成的空乏型NMOS電晶體41的N型汲極區域24連接於電源端子1，N型源極區域25連接於參考電壓端子3。第2 P型阱區域46內所形成的增強型NMOS電晶體42的N型汲極區域24連接於參考電壓端子3，N型源極區域25連接於接地端子2。而且，電流調整用二極體43形成於連接於接地端子2的第2 P型阱區域46內，N型低濃度區域48連接於參考電壓端子3。為了容易理解電流的流動，省略其他端子的接線。
於第2實施形態中，為了抑制此種LCET以上的溫度的參考電壓的上升，如圖7所示，將電流調整用二極體43以成為圖6的電路構成的方式設於參考電壓端子3與接地端子2之間。於電流調整用二極體43中，N型低濃度區域48是陰極，第2 P型阱區域46是陽極。
流入至電流調整用二極體43的反向飽和電流IS(實線箭頭)以較圖7的虛線箭頭所示的、自N型半導體基板19流入至第1 P型阱區域45的PN接合漏電流與自增強型NMOS電晶體42的N型汲極區域24流入至第2 P型阱區域46的PN接合漏電流的差分變小的方式基於(10)式而設定。藉由如此，彌補基於(5) 式的LCET以上的參考電壓成分的下降，抑制參考電壓的溫度變動。利用Vf或PN接合面積來設定(10)式中的ISp或IS的電流的設定方法與第1實施形態相同。
如上所述，於第2實施形態中亦同樣地，於LCET以下的溫度中，設為藉由空乏型MOS電晶體及增強型MOS電晶體而大致決定Vref的構成，以僅於所述溫度範圍緩和非線性的方式調整gmD/gmE，使參考電壓的溫度變動最小化。而且，於LCET以上的溫度中，設為藉由增強型MOS電晶體與電流調整用二極體的反向飽和電流及寄生二極體的PN接合漏電流而大致決定Vref的構成，藉由於電流調整用二極體中產生少於寄生二極體的PN接合漏電流的電流而抑制Vref的下降。藉由如此，能夠於全動作溫度範圍抑制參考電壓的變動。
於至此為止的實施形態中，關於形成參考電壓產生裝置的空乏型NMOS電晶體及增強型NMOS電晶體的閘極電極，一般是將各自的電極設為N型，但亦可針對增強型NMOS電晶體，藉由設為與空乏型NMOS電晶體相同的通道透視(channel profile)，並將閘極電極設為P型而形成。藉由如此，可抵消通道透視的偏差，能夠產生更穩定的參考電壓。
而且，於至此為止的實施形態中，參考電壓端子設為連接N型增強型NMOS電晶體的閘極與汲極的端子，但亦可應用於附加增強型NMOS電晶體的閘極成為參考電壓那樣的其他電路的情況。
而且，至此為止，作為參考電壓產生裝置的電路元件，使用NMOS進行了說明，但於PMOS的情況下，藉由使各區域的導電型反轉亦可應用本發明。
1‧‧‧電源端子
2‧‧‧接地端子
3‧‧‧參考電壓端子
11‧‧‧空乏型NMOS電晶體
12‧‧‧增強型NMOS電晶體
13‧‧‧電流調整用二極體
100‧‧‧參考電壓產生裝置
101‧‧‧第1定電流電路
102‧‧‧第2定電流電路
103‧‧‧電壓生成電路
VDD‧‧‧電源電壓
Vref‧‧‧參考電壓

Claims (7)

  1. 一種參考電壓產生裝置，其特徵在於，包括：第1定電流電路，針對輸入電壓輸出第1定電流；第2定電流電路，針對所述輸入電壓輸出第2定電流；電壓生成電路，生成基於輸入電流的電壓，所述參考電壓產生裝置將基於所述第1定電流及所述第2定電流的電流作為所述電壓生成電路的所述輸入電流，並自所述電壓生成電路輸出參考電壓，其中所述第1定電流電路具有相對於溫度的上升而值下降的第1臨限值電壓，所述電壓生成電路具有相對於溫度的上升而值下降的第2臨限值電壓，基於所述第1臨限值電壓及所述第2臨限值電壓而產生的第1參考電壓成分於全動作溫度範圍具有負的近似1次係數，基於所述第2定電流及所述第2臨限值電壓而產生的第2參考電壓成分於所述全動作溫度範圍所包含的高溫區域即第2溫度範圍具有正的近似1次係數，所述參考電壓是基於所述第1參考電壓成分與所述第2參考電壓成分之和的電壓。
  2. 如申請專利範圍第1項所述的參考電壓產生裝置，其中，所述第1定電流電路為空乏型金屬氧化物電晶體，所述空乏型金屬氧化物電晶體將閘極與源極電性連接，並基於自汲極輸入 的電壓而自所述源極輸出所述第1定電流。
  3. 如申請專利範圍第1項所述的參考電壓產生裝置，其中，所述電壓生成電路為第1增強型金屬氧化物電晶體，所述第1增強型金屬氧化物電晶體將閘極與汲極電性連接，並將自所述汲極輸入的電流作為輸入，於所述汲極中生成電壓。
  4. 如申請專利範圍第1項所述的參考電壓產生裝置，其中，所述第2定電流電路為PN接合二極體，所述PN接合二極體基於自陰極輸入的電壓而自陽極輸出所述第2定電流。
  5. 如申請專利範圍第1項所述的參考電壓產生裝置，其中，所述第2定電流電路為第2增強型金屬氧化物電晶體，所述第2增強型金屬氧化物電晶體將閘極與源極連接，並基於自汲極輸入的電壓而自所述源極輸出所述第2定電流。
  6. 如申請專利範圍第3項所述的參考電壓產生裝置，其形成於P型半導體基板，且所述第2定電流是較包括所述第1增強型金屬氧化物電晶體的所述汲極及所述P型半導體基板的寄生二極體所生成的漏電流多的電流。
  7. 如申請專利範圍第3項所述的參考電壓產生裝置，其形成於N型半導體基板，且所述第1定電流電路形成於所述N型半導體基板內的第1 P型阱區域內，所述第2定電流電路與所述電壓生成電路形成於所述N型半 導體基板內的第2 P型阱區域內，所述第2定電流是較包括所述第1 P型阱區域及所述N型半導體基板的寄生二極體所生成的漏電流少的電流。
TW107109354A 2017-03-31 2018-03-20 參考電壓產生裝置 TWI746823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-072217 2017-03-31
JP2017072217A JP6805049B2 (ja) 2017-03-31 2017-03-31 基準電圧発生装置

Publications (2)

Publication Number Publication Date
TW201837641A TW201837641A (zh) 2018-10-16
TWI746823B true TWI746823B (zh) 2021-11-21

Family

ID=63670416

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109354A TWI746823B (zh) 2017-03-31 2018-03-20 參考電壓產生裝置

Country Status (5)

Country Link
US (1) US10198023B2 (zh)
JP (1) JP6805049B2 (zh)
KR (1) KR102380616B1 (zh)
CN (1) CN108693911B (zh)
TW (1) TWI746823B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7175172B2 (ja) * 2018-12-12 2022-11-18 エイブリック株式会社 基準電圧発生装置
US20220085155A1 (en) * 2018-12-31 2022-03-17 Unist(Ulsan National Institute Of Science And Technology) Transistor device, ternary inverter device including same, and manufacturing method therefor
WO2020141757A1 (ko) * 2018-12-31 2020-07-09 울산과학기술원 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
KR102197036B1 (ko) * 2018-12-31 2020-12-30 울산과학기술원 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
US10637472B1 (en) * 2019-05-21 2020-04-28 Advanced Micro Devices, Inc. Reference voltage generation for current mode logic
JP7240075B2 (ja) * 2019-07-08 2023-03-15 エイブリック株式会社 定電圧回路
KR102336607B1 (ko) * 2019-12-30 2021-12-09 울산과학기술원 터널 전계효과트랜지스터 및 이를 포함하는 삼진 인버터
US12009393B2 (en) 2019-12-30 2024-06-11 Unist(Ulsan National Institute Of Science And Technology) Tunnel field effect transistor and ternary inverter comprising same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438353A (en) * 1980-05-14 1984-03-20 Tokyo Shibaura Denki Kabushiki Kaisha I2 L Circuit with a variable injector current source
US5373226A (en) * 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
JPH0774550A (ja) * 1993-09-01 1995-03-17 Nec Corp 過熱検出回路
US6087821A (en) * 1998-10-07 2000-07-11 Ricoh Company, Ltd. Reference-voltage generating circuit
US6876251B2 (en) * 2002-03-20 2005-04-05 Ricoh Company, Ltd. Reference voltage source circuit operating with low voltage
WO2005072493A2 (en) * 2004-01-23 2005-08-11 Zmos Technology, Inc. Cmos constant voltage generator
WO2012160734A1 (ja) * 2011-05-20 2012-11-29 パナソニック株式会社 基準電圧生成回路および基準電圧源
TW201443607A (zh) * 2013-02-22 2014-11-16 Seiko Instr Inc 基準電壓發生電路
US9000749B2 (en) * 2011-10-31 2015-04-07 Seiko Instruments Inc. Constant current circuit and voltage reference circuit
TW201546598A (zh) * 2014-01-27 2015-12-16 Seiko Instr Inc 基準電壓電路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240554A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd 半導体レーザ駆動装置
JPH0973331A (ja) * 1995-06-30 1997-03-18 Seiko Instr Inc 半導体集積回路装置
JP4714353B2 (ja) * 2001-02-15 2011-06-29 セイコーインスツル株式会社 基準電圧回路
JP4034126B2 (ja) 2002-06-07 2008-01-16 Ｎｅｃエレクトロニクス株式会社 リファレンス電圧回路
JP4445780B2 (ja) * 2004-03-02 2010-04-07 Ｏｋｉセミコンダクタ株式会社 電圧レギュレータ
US7068024B1 (en) * 2004-12-30 2006-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage
JP5241523B2 (ja) * 2009-01-08 2013-07-17 ルネサスエレクトロニクス株式会社 基準電圧生成回路
JP5446770B2 (ja) * 2009-11-20 2014-03-19 株式会社リコー 電圧検出回路
JP2013054535A (ja) * 2011-09-05 2013-03-21 Ricoh Co Ltd 定電圧発生回路
TWI570536B (zh) * 2011-11-03 2017-02-11 線性科技股份有限公司 用以基於流動通過超薄介電層部件的電流提供穩定參考電流與電壓的方法與電路
JP5959220B2 (ja) * 2012-02-13 2016-08-02 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置
JP6220212B2 (ja) * 2013-10-03 2017-10-25 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6215652B2 (ja) * 2013-10-28 2017-10-18 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438353A (en) * 1980-05-14 1984-03-20 Tokyo Shibaura Denki Kabushiki Kaisha I2 L Circuit with a variable injector current source
US5373226A (en) * 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
JPH0774550A (ja) * 1993-09-01 1995-03-17 Nec Corp 過熱検出回路
US6087821A (en) * 1998-10-07 2000-07-11 Ricoh Company, Ltd. Reference-voltage generating circuit
US6876251B2 (en) * 2002-03-20 2005-04-05 Ricoh Company, Ltd. Reference voltage source circuit operating with low voltage
WO2005072493A2 (en) * 2004-01-23 2005-08-11 Zmos Technology, Inc. Cmos constant voltage generator
WO2012160734A1 (ja) * 2011-05-20 2012-11-29 パナソニック株式会社 基準電圧生成回路および基準電圧源
US9000749B2 (en) * 2011-10-31 2015-04-07 Seiko Instruments Inc. Constant current circuit and voltage reference circuit
TW201443607A (zh) * 2013-02-22 2014-11-16 Seiko Instr Inc 基準電壓發生電路
TW201546598A (zh) * 2014-01-27 2015-12-16 Seiko Instr Inc 基準電壓電路

Also Published As

Publication number Publication date
CN108693911A (zh) 2018-10-23
US10198023B2 (en) 2019-02-05
US20180284833A1 (en) 2018-10-04
KR20180111690A (ko) 2018-10-11
JP2018173866A (ja) 2018-11-08
KR102380616B1 (ko) 2022-03-30
JP6805049B2 (ja) 2020-12-23
CN108693911B (zh) 2021-01-12
TW201837641A (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
TWI746823B (zh) 參考電壓產生裝置
US7474145B2 (en) Constant current circuit
US9213415B2 (en) Reference voltage generator
KR101609880B1 (ko) 반도체 장치
US10938382B2 (en) Electronic circuit and electronic device
JP2012199545A (ja) 低電圧参照回路
TWI791707B (zh) 基準電壓產生裝置
TWI629581B (zh) 電壓調節器
US8067975B2 (en) MOS resistor with second or higher order compensation
KR102074124B1 (ko) 반도체 집적 회로 장치
US10860046B2 (en) Reference voltage generation device
US10635126B2 (en) Constant current circuit, semiconductor device, electronic apparatus, and method of manufacturing semiconductor device
US20240176379A1 (en) Reference current source
US20240248505A1 (en) Reference current circuit
RU159358U1 (ru) Источник термостабилизированного тока
JP2014067912A (ja) カレントミラー回路