JP2012199545A - 低電圧参照回路 - Google Patents

Abstract

【課題】低電圧で動作する参照回路を提供すること。
【解決手段】低電圧参照回路は、一対の半導体装置を有し得る。各半導体装置は、ｎ型半導体領域と、ｎ型半導体領域におけるｎ＋領域と、メタルゲートと、ゲート絶縁体とを有し得る。ゲート絶縁体は、メタルゲートとｎ型半導体領域との間に挿入され、メタルゲートとｎ型半導体領域とを通りキャリアはトンネリングする。メタルゲートは、ｐ型ポリシリコンの仕事関数と整合する仕事関数を有し得る。ゲート絶縁体は、約２５オングストロームより薄い厚さを有し得る。メタルゲートは、第一の端子を半導体装置に対して形成し得る。ｎ＋領域およびｎ型半導体領域は、第二の端子を半導体装置に対して形成し得る。第二の端子は、接地に結合され得る。バイアス回路は、異なる電流を半導体装置に供給するために第一の端子を用い得、対応する参照出力電圧を１ボルト未満の値で提供し得る。
【選択図】図１

Description

本願は、２０１１年３月１８日に出願された米国特許出願第１３／０５１，６４８号の優先権を主張する。この米国特許出願は、これにより参照することによって、本明細書において全体が援用される。

（背景）
集積回路は、しばしば電圧参照回路を必要とする。電力供給部および他の回路を制御するために参照回路が用いられ得ることによって、公知の電圧レベルを確立する。理想的には、参照回路は、処理、電圧および温度の変化（いわゆるＰＶＴ変動）に対して優れた耐性を示す。

１つの評判の良いタイプの参照回路は、いわゆるバンドギャップ参照回路である。バンドギャップ参照回路は、ＰＶＴ変動に対して安定した作動を示すが、約１．２ボルトの出力電圧を生成することに限定されている。

より低い出力電圧で動作する能力を有している、閾値電圧ベースの相補的金属酸化膜半導体（ＣＭＯＳ）参照回路が開発されてきたが、このタイプの参照回路は、処理（インプラント）変動への閾値電圧の依存に起因して、多大な処理依存を示す傾向がある。

（概要）
現代の回路の電力供給電圧は、低電圧に調整されているので、１ボルト未満の電圧で動作する参照回路を生成する必要性が存在する。そのため、改善された集積回路電圧参照回路を提供し得ることが望ましい。

一対の半導体装置を有している参照回路が提供され得る。各半導体装置は、ｎ型半導体領域と、ｎ型半導体領域におけるｎ＋領域と、メタルゲートと、ゲート絶縁体とを有し得る。ゲート絶縁体は、メタルゲートとｎ型半導体領域との間に挿入されている。メタルゲートは、ｐ型ポリシリコンの仕事関数を整合する仕事関数を有し得る。ゲート絶縁体は、約２５オングストロームより薄い厚さを有し得る。メタルゲートは、第一の端子を半導体装置に対して形成し得る。ｎ＋領域は、第二の端子を半導体装置に対して形成し得る。第二の端子は、接地に結合され得る。電圧が第一および第二の端子にわたり印加された場合、電流は、ゲート絶縁体を通り、トンネリングし得、半導体装置は、０．３〜０．５ボルトのターンオン電圧を示し得る。

参照回路は、バイアス回路を有し得る。バイアス回路は、半導体装置の第一の端子に結合されている。動作中に、バイアス回路は、異なる電流を半導体装置に供給し得、対応する参照出力電圧を出力端子で提供し得る。参照電圧は、１ボルトより低い値を有し得る。

例えば、本発明は以下の項目を提供する。
（項目１）
参照回路であって、
該参照回路は、
第一および第二のダイオードであって、該第一および第二のダイオードの各々は、ゲートと、ドープ半導体領域と、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該ゲート絶縁体層に関連する該ダイオードのゲートと該ドープ半導体領域との間に挿入されており、該ゲート絶縁体は、キャリアが該ゲート絶縁体層に関連する該ダイオードのドープ半導体領域と該ゲートとの間をトンネリングすることを可能にするように動作可能である、第一および第二のダイオードと、
該第一および第二のダイオードに結合されているバイアス回路であって、該バイアス回路は、参照電圧を供給するように動作可能である出力を有している、バイアス回路と
を含む、参照回路。
（項目２）
上記第一および第二のダイオードのゲートは、金属を含む、上記項目のいずれかに記載の参照回路。
（項目３）
上記第一および第二のダイオードのゲート絶縁体は、それぞれ、２０オングストロームより薄い厚さを有している、上記項目のいずれかに記載の参照回路。
（項目４）
上記ドープ半導体領域に結合されている接地端子をさらに含む、上記項目のいずれかに記載の参照回路。
（項目５）
上記ドープ半導体領域は、ｎ型シリコンを含む、上記項目のいずれかに記載の参照回路。
（項目６）
ｎ＋領域を上記ｎ型シリコン内にさらに含み、上記第一のダイオードのゲートは、アノードを該第一のダイオードに対して生成し、上記第二のダイオードのゲートは、アノードを該第二のダイオードに対して形成し、該アノードは、上記バイアス回路に結合されている、上記項目のいずれかに記載の参照回路。
（項目７）
上記第一および第二のダイオードは上記バイアス回路に応答して別々にバイアスがかけられ、該バイアス回路は、上記アノードを通過する電流の量を変更する、上記項目のいずれかに記載の参照回路。
（項目８）
上記第一および第二のダイオードのゲートは、金属を含む、上記項目のいずれかに記載の参照回路。
（項目９）
上記第一および第二のダイオードのドープ半導体領域は、ｎ−井戸を含み、該第一および第二のダイオードのゲートは、金属を含み、該第一および第二のダイオードは、ｎ＋領域を該ｎ−井戸内にさらに含み、該ｎ−井戸は、接地に結合されている、上記項目のいずれかに記載の参照回路。
（項目１０）
参照回路であって、
該参照回路は、
一対の半導体装置であって、各半導体装置は、井戸領域と、該井戸領域内のドープ領域と、ゲート伝導体と、ゲート絶縁体とを有しており、該ゲート絶縁体は、該井戸領域と該ゲート伝導体との間に挿入されており、各半導体装置は、キャリアが該キャリアに関連する該半導体装置の井戸領域と該ゲート伝導体との間をトンネリングすることを可能にするように動作可能である、一対の半導体装置と、
異なるバイアス電流を該一対の半導体装置に供給することと、対応する参照出力電圧を生成することとを行うように動作可能である回路と
を含む、参照回路。
（項目１１）
上記ダイオードは、０．５ボルトより低い関連するターンオン電圧を有しており、上記回路は、１．０ボルトより低い参照出力電圧を生成するように動作可能である、上記項目のいずれかに記載の参照回路。
（項目１２）
各半導体装置の井戸領域は、ｎ−井戸を含む、上記項目のいずれかに記載の参照回路。
（項目１３）
各半導体装置のドープ領域は、ｎ＋ドープ領域を上記ｎ−井戸内に含む、上記項目のいずれかに記載の参照回路。
（項目１４）
各半導体装置のゲート伝導体は、金属を含む、上記項目のいずれかに記載の参照回路。
（項目１５）
上記金属は、４．３ｅＶから５．３ｅＶまでの仕事関数を有している、上記項目のいずれかに記載の参照回路。
（項目１６）
上記半導体装置の各々は、第一の端子および第二の端子を含み、該第一の端子は、上記回路に結合されており、該第二の端子は、接地に結合されており、各半導体装置の第一の端子は、該半導体装置のゲート伝導体によって形成され、各半導体装置の第二の端子は、該半導体装置のドープ領域および井戸領域を含む、上記項目のいずれかに記載の参照回路。
（項目１７）
電圧参照回路であって、
該電圧参照回路は、
第一の半導体装置であって、該第一の半導体装置は、ｎ型半導体領域と、該ｎ型半導体領域における少なくとも１つのｎ＋領域と、メタルゲートと、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該メタルゲートと該ｎ型半導体領域との間に挿入されており、該第一の半導体装置のゲート絶縁体層は、キャリアが該ｎ型半導体領域と該メタルゲートとの間をトンネリングすることを可能にするように動作可能である、第一の半導体装置と、
第二の半導体装置であって、該第二の半導体装置は、ｎ型半導体領域と、該ｎ型半導体領域における少なくとも１つのｎ＋領域と、メタルゲートと、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該メタルゲートと該ｎ型半導体領域との間に挿入されており、該第二の半導体装置のゲート絶縁体層は、キャリアが該ｎ型半導体領域と該メタルゲートとの間をトンネリングすることを可能にするように動作可能である、第二の半導体装置と、
該第一および第二の半導体装置に結合されている回路であって、該回路は、該第一および第二の半導体装置を用いて参照出力電圧を生成するように動作可能である、回路と
を含む、電圧参照回路。
（項目１８）
上記回路は、上記メタルゲートに結合されており、異なる信号を上記第一および第二の半導体装置に適用するように動作可能である、上記項目のいずれかに記載の電圧参照回路。
（項目１９）
上記回路は、演算増幅器を含み、出力は、上記参照出力電圧を生成するように動作可能であり、該回路は、異なる電流を上記第一および第二の半導体装置に上記メタルゲートを通して印加するように動作可能であり、上記電圧参照回路は、接地端子をさらに含み、該接地端子は、上記ｎ＋領域に結合されている、上記項目のいずれかに記載の電圧参照回路。
（項目２０）
上記第一および第二の半導体装置は、０．５ボルト未満のターンオン電圧を有しており、上記回路は、上記参照出力電圧を１ボルト未満の大きさで生成するように動作可能である、上記項目のいずれかに記載の電圧参照回路。

（摘要）
低電圧参照回路は、一対の半導体装置を有し得る。各半導体装置は、ｎ型半導体領域と、ｎ型半導体領域におけるｎ＋領域と、メタルゲートと、ゲート絶縁体とを有し得る。ゲート絶縁体は、メタルゲートとｎ型半導体領域との間に挿入され、メタルゲートとｎ型半導体領域とを通りキャリアはトンネリングする。メタルゲートは、ｐ型ポリシリコンの仕事関数を整合する仕事関数を有し得る。ゲート絶縁体は、約２５オングストロームより薄い厚さを有し得る。メタルゲートは、第一の端子を半導体装置に対して形成し得る。ｎ＋領域およびｎ型半導体領域は、第二の端子を半導体装置に対して形成し得る。第二の端子は、接地に結合され得る。バイアス回路は、異なる電流を半導体装置に供給するために第一の端子を用い得、対応する参照出力電圧を１ボルトより低い値で提供し得る。

本発明のさらなる特徴、その性質およびさまざまな利点は、添付の図面および以下の好ましい実施形態の詳細な説明からより明らかになる。

図１は、本発明の実施形態に従う電圧参照回路の例示的図である。 図２は、本発明の実施形態に従う電圧参照回路に関連する例示的グラフである。 図３は、従来のバンドギャップ参照回路に対する電圧出力を本発明の実施形態に従う低電圧参照回路と比較する例示的グラフである。 図４は、本発明の実施形態に従う電圧参照回路において用いられる例示的メタルゲート漏れダイオードの例示的断面側面図である。 図５は、本発明の実施形態に従うさまざまな半導体構造体に対する例示的電流体電圧特徴の例示的グラフである。

（詳細な説明）
電圧参照回路は、一般に集積回路設計で用いられる。集積回路設計において、公知の大きさの安定した電圧が求められる。例えば、いくつかの集積回路は、電力供給回路を有している。電力供給回路において、電力供給電圧の大きさがバンドギャップ参照回路を用いて規制される。電力供給電圧は、電力供給回路によって生成される。

図１に示される本発明の一実施形態に従い、参照回路２２は、メタルゲート漏れダイオードＭＧＬＤ１およびＭＧＬＤ２のような一対の半導体装置を有している。メタルゲート漏れダイオードＭＧＬＤ１およびＭＧＬＤ２は、バイアス回路３２によってバイアスをかけられる。図１の低電圧参照回路２２のバイアス回路３２は、バイアス信号をダイオードＭＧＬＤ１およびＭＧＬＤ２に適用する。抵抗器Ｒ１’、Ｒ２’およびＲ３’の値は、適切な異なる電流Ｉ１およびＩ２がダイオードＭＧＬＤ１およびＭＧＬＤ２を通り流れることを確実にするように選択され得る。例として、抵抗器Ｒ１’、Ｒ２’およびＲ３’は、５キロオーム、６．７キロオームおよび１キロオームのそれぞれの抵抗を有し得る。別の適切な設計によって、Ｒ１’、Ｒ２’およびＲ３’は、２８Ｍオーム、８３Ｍオームおよび６７．５Ｍオームのそれぞれの抵抗を有し得る。他の抵抗値も必要に応じて用いられ得る。バイアス回路３２の抵抗器に対するこれらの例示的抵抗値は、例として示されるに過ぎない。

バイアス回路３２は、演算増幅器２８のような演算増幅器を有し得る。演算増幅器２８のプラス入力端子は、ノード２４に結合され得る。演算増幅器２８のマイナス入力端子は、ノード２６に結合され得る。動作中に、演算増幅器２８は、対応する出力電圧Ｖｏｕｔを出力端子３０に提供し、ノード２４および２６における電圧を等しい値で維持する。

ダイオードＭＧＬＤ１は、端子２４に結合されているアノードと、接地に結合されているカソードとを有している。ダイオードＭＧＬＤ２は、端子２６に結合されているアノードと、接地に結合されているカソードとを有している。一実施形態において、ダイオードＭＧＬＤ１およびＭＧＬＤ２は、メタルゲート漏れダイオード構造体から形成される。メタルゲート漏れダイオード構造体は、比較的低いターンオン電圧を示す。ダイオードＭＧＬＤ１およびＭＧＬＤ２のターンオン電圧は、一般的に約０．３〜０．５ボルトであり、バンドギャップ参照回路において用いられるタイプの従来のｐ−ｎ接合ダイオードに関連した０．７ボルトターンオン電圧とは対照的である。ダイオードＭＧＬＤ１およびＭＧＬＤ２の低いターンオン電圧（例えば、０．３〜０．５ボルト、０．４〜０．５ボルト、０．５ボルトより低い電圧など）は、参照回路２２が約０．８〜０．９ボルトの電圧Ｖｏｕｔを端子３０に生成することを可能にする。このサブ１ボルト参照信号は、低電圧電力供給回路および他の回路のような低電圧参照を必要とする回路において用いられ得る。

動作中に、ダイオードＭＧＬＤ１はＶＧＢ１の接合電圧によって特徴付けられ、ダイオードＭＧＬＤ２はＶＧＢ２の接合電圧によって特徴付けられる。バイアス回路３２および演算増幅器２８は、ノード２４と２６との両方における電圧を約ＶＧＢ１で保持する。次いで、Ｒ１’、Ｒ２’およびＲ３’からなる抵抗器ネットワークは、電流Ｉ１およびＩ２が適切な大きさを有することによって（およびＩ１／Ｉ２が適切な非ユニタリー率を有することによって）所望の値をΔＶＧＢ＝ＶＧＢ１−ＶＧＢ２に対して設定することを確実にする。ΔＶＧＢの値は、絶対温度に比例する（ＰＴＡＴ）が、ＶＧＢ１の値は、絶対温度に相補的（ＣＴＡＴ）である。

ΔＶＧＢに関連するＰＴＡＴ特徴（図２の線３４）およびＶＧＢ１に関連するＣＴＡＴ特徴（図２の線３６）は、図２の参照出力電圧Ｖｏｕｔ曲線３８によって示されるように、互いを相殺する傾向がある。図２において示されるように、曲線３８は、幅広い範囲の温度変動にわたり平坦になる傾向がある。図１に示されたタイプのバイアス回路設計を用いて、Ｖｏｕｔの値は式１によって付与される。
Ｖｏｕｔ＝Ｒ２’／Ｒ３’（ΔＶＧＢ１）＋ＶＧＢ１ （１）
必要に応じて、他のバイアス回路も用いられ得る。図１の例示的構成において用いられるバイアス回路は例に過ぎず、本発明の範囲を限定することは意図されない。

図１の低電圧参照回路２２の性能および従来のバンドギャップ参照回路の性能は、シミュレーションによって比較され得る。従来のバンドギャップ参照回路は、双極接合トランジスタ構造体から形成されたダイオードを有しており、双極接合トランジスタ構造体から形成されたダイオードの端子は、接続されることによってｐ−ｎ接合ダイオードを形成する。従来のバンドギャップ参照回路および図１において示されたタイプの低電圧参照回路に対するシミュレーション結果のグラフが図３において示される。従来のバンドギャップ参照回路の出力Ｖｏｕｔは、線４０によって表される。低電圧参照回路２２の出力Ｖｏｕｔは、線４２によって表される。曲線４０と曲線４２との両方は、典型的な動作温度の範囲（例えば、−５０℃より下から約１５０℃まで）にわたり安定しているが、曲線４２の、より低い大きさによって示されるように、曲線４０の大きさと比較した場合、低電圧参照回路２２は、従来のバンドギャップ参照よりも実質的に低い参照出力電圧を生成する能力を有している。特に、低電圧参照回路２２は、従来のバンドギャップ参照回路に対する約１．１９ボルトの出力電圧と比較して、約０．８３ボルトの出力電圧を生成し得る。

図４は、図１のメタルゲート漏れダイオードＭＧＬＤ１およびＭＧＬＤ２を実装する際に用いられ得るタイプの例示的メタルゲート漏れダイオードの例示的断面側面図である。図４において示されるように、メタルゲート漏れダイオード４４は、２端子半導体装置であり得る。２端子半導体装置は、アノードＡおよびカソードＣを有している。アノードＡは、（例えば、図４のメタルゲート漏れダイオード４４の構造体が図１のメタルゲート漏れダイオードＭＧＬＤ１を実装するために用いられている場合）図１の回路２２のノード２６に結合され得るか、または（例えば、メタルゲート漏れダイオード４４の構造体が図１のメタルゲート漏れダイオードＭＧＬＤ２を実装するために用いられている場合）図１の回路２２のノード２６に結合され得る。カソードＣは、回路２２の接地に結合され得る。

メタルゲート漏れダイオード４４は、シリコン基板のような半導体基板から形成され得る。ｎ−井戸５０のようなｎ型ドープ領域は、シリコン基板に形成され得る。１つ以上の高ドープｎ＋領域５２は、ｎ−井戸５０において（ｎ−井戸とオーム性接触を形成するために）イオン実装または他の適切なドーピング技術を用いて形成され得る。ｎ＋領域は、ｎ−井戸に電気的に接続されており、そのため、ｎ−井戸とｎ＋領域との両方は、ダイオード４４に対する端子（つまり、そのカソード）のうちの１つの一部を形成する。カソードＣにおけるｎ＋領域は、金属接触または他の伝導性端子構造体を関連付け得る。他の伝導性端子構造体は、ｎ＋領域５２に結合され、カソードＣの一部も形成する。図４において示されるように、ｎ＋領域５２は、ゲート絶縁体４８の直接下にある半導体に隣接し得る。

ゲート絶縁体４８は、半導体基板５０の表面上に形成され得る。ゲート絶縁体４８は、酸化シリコン、ハフニウムベースの酸化物、他の金属酸化物、窒化物、酸窒化物または他の絶縁体材料のような誘電体の層から形成され得る。量子力学トンネリングは、電流がダイオード４４の動作中に絶縁体４８を通過することを可能にし得る。

伝導性ゲート４６は、アノード端子Ａに対して働き得る。伝導性ゲート４６は、好ましくは金属から形成される。必要に応じて、伝導性ゲート４６は、ドープ半導体から形成され得る。例えば、領域５０がｎ−井戸の場合、伝導性ゲート４６は、ｐ＋ポリシリコン層から形成され得る。そのようなポリシリコンベースのゲート構造体は、自動調整された半導体製造処理を用いて典型的には形成され、望まぬ量の処理の複雑さを伴ない得る。ゲート４６を金属から形成することは、一般的には自動調整技術に対する必要性を避け、そのために一般的に好ましい。

ゲート伝導体４６が金属から形成されている構成において、金属の仕事関数がｐ型ポリシリコンの仕事関数をおおよそ整合するように好ましくは選ばれ得る。金属の仕事関数は、例えば、ｐ型ポリシリコンの仕事関数の＋／−０．５ｅＶ内であり得る。このタイプの金属は、図４においてｐ型金属ゲートｐＭＧとして描写されている。他のタイプの金属（例えば、ｎ型ポリシリコンの仕事関数と比較可能な仕事関数を有している金属）および領域５０および５２に対するドーピングタイプのさまざまな組み合わせが可能であるが、「ｐ−メタル」ゲートを用いる図４において示される設計と比較して、次善の性能という結果に一般的になる。

図５は、ゲートメタルのさまざまな組み合わせの電流対電圧（ＩＶ）特徴と、図４に示されるタイプの構造体に対する半導体ドーピングタイプとを比較する例示的グラフである。曲線６０は、通常のバラクターのＩＶ特徴に対応する。通常のバラクターにおいて、領域５２は、ｎ＋ドーピングを有しており、領域５０は、ｎ型ドーピングを有しており、ゲート４６は「ｎ−メタル」ゲート（ｎＭＧ）である。ｎ−メタルゲートは、ｎ型ポリシリコンの仕事関数と比較可能な仕事関数（例えば、約４．２ｅＶ）を有している。曲線５８は、ｎ＋領域５２、ｐ型領域５０およびｎ−メタルゲートを有している構造体のＩＶ特徴に対応する。曲線５４は、ｎ＋領域５２、ｐ型領域５０およびｐ−メタルゲート（ｐＭＧ）を有している構造体（つまり、ｐ型ポリシリコンの仕事関数と比較可能な仕事関数を有しているゲートメタル）（例えば、５．１ｅＶ、または４．９〜５．３ｅＶ、４．５〜５．８ｅＶなどの範囲）に対応する。ｐ−メタルゲートｐＭＧの仕事関数は、例として、ｐ＋ポリシリコンの仕事関数よりも下の約０．３ｅＶであり得る（例えば、ゲートｐＭＧの仕事関数は、約４．８ｅＶ、４．６〜５．０ｅＶ、４．５ｅＶ〜５．１ｅＶ、４．３ｅＶ〜５．３ｅＶなど）。ｐ−メタルゲートを形成するために用いられ得る材料の例は、チタンおよびアルミニウムの合金である。元素金属および他の金属合金も、必要に応じて、ｐ−メタルゲート（ｐＭＧ）４６を形成するために用いられ得る。

図５に示されるように、曲線６０、５８および５４に対応する構造体は、よくはダイオードに類似した作動は示さない。図４のラベル付けされた図（つまり、ｎ＋構造体５２、ｎ−井戸５０およびｐ−メタルゲート４６）において示される構造体の組み合わせに対応する曲線５６は、約０．３〜０．５ボルトで急なダイオードに類似するターンオン電圧を示し、最小逆バイアス電流を示す（つまり、Ｉｇは、０ボルトより小さいバイアス電圧Ｖｇに対して比較的低い）。そのため、図４の装置構造体は、非常にダイオードに類似する動作特徴を示し、参照回路における使用のために適切である。ｎ＋ドープ領域５２と、ｎ型ドープ領域５０と、ｐ−メタルゲート４６とを用いて形成された場合、図４の構造体は、図１の電圧参照回路２２の装置ＭＧＬＤ１およびＭＧＬＤ２としての使用に対して適切なメタルゲート漏れダイオード構成を形成する。

ゲート絶縁体４８の厚さおよびゲート伝導体４６の仕事関数が、必要に応じて、ＶｏｕｔおよびダイオードＭＧＬＤ１およびＭＧＬＤ２を通過する電流の量を調節するように調節され得る（例えば、調節され得ることによって、減少した電力消費を示す回路構成を生成する）。１つの適切な設計によって、絶縁体５２の厚さＴＯＸは、約１３オングストローム（例えば、約１３〜２０オングストローム、１５オングストロームより薄い厚さ、２０オングストロームより薄い厚さ、約１３〜２５オングストローム、２５オングストロームより薄い厚さなど）であり得る。必要に応じて、（例えば、ゲート絶縁体を集積回路上のどこかにある金属酸化膜半導体トランジスタに対して形成する場合）ゲート絶縁体４８は、集積回路上に標準ＣＭＯＳ半導体製造処理の一部として形成され得る。それによって、追加処理工程（例えば、ゲート絶縁体取り外し工程）をダイオードＭＧＬＤ１およびＭＧＬＤ２を形成する工程の一部として含む必要性を避けられる。

約２５オングストロームより下のＴＯＸの値では、ダイオードＭＧＬＤ１およびＭＧＬＤ２の伝導メカニズムは、ダイオードのｎ−井戸の間のキャリア（電子）のｐ−メタルゲートまでの直接的なトンネリングによって行われると考えられている。ダイオードの動作中にゲート絶縁体を通りトンネリングする全電流は、伝導体と価電子帯との両方からの貢献を含む。ダイオードＭＧＬＤ１およびＭＧＬＤ２として用いられる構造体は、ゲート絶縁体を有しているｐ−メタルゲートバラクター装置の構造体に類似している。ゲート絶縁体は、キャリアの量子力学的トンネリングを可能にするのに十分薄く、ゲート絶縁体においては、ｐ−メタルゲート上のゲート電圧が装置のフラットバンド電圧におおよそ等しくなるまで、ダイオード端子間を電流は流れない（つまり、ターンオン電圧は、フラットバンド電圧ＶＦＢにおおよそ等しい）。メタルゲートによって、フラットバンド電圧ＶＦＢの大きさは、典型的には（ＯＫにおける）ポリシリコンゲートの電圧よりも小さく、シリコンのバンドギャップよりも約０．３ボルト小さい。約２５オングストロームより上のＴＯＸの値では、伝導メカニズムがＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネリングのような他のメカニズムと関わり、図５の曲線５６によって示されたタイプのダイオードによく類似する特徴には一般的にならない。図５に関連して記載されたように、ｐ−メタルゲートおよびｎ−井戸を有している装置は、ｎ−メタルゲートを有している装置ならびにｐ−メタルゲートおよびｐ−井戸を有している装置よりも好ましいと一般的には考えられている。

（追加実施形態１）
参照回路であって、該参照回路は、第一および第二のダイオードであって、該第一および第二のダイオードの各々は、ゲート、ドープ半導体領域およびゲート絶縁体層を有しており、該ゲート絶縁体層は、該ゲート絶縁体層に関連する該ダイオードの該ゲートと、該ドープ半導体領域との間に挿入され、該ゲート絶縁体は、キャリアが該キャリアに関連する該ダイオードの該ドープ半導体領域と該ゲートとの間をトンネリングすることを可能にするように動作可能である、第一のおよび第二のダイオードと、バイアス回路であって、該バイアス回路は、該第一および第二のダイオードに結合されており、該バイアス回路は、参照電圧を供給するように動作可能な出力を有している、バイアス回路とを含む、参照回路。

（追加実施形態２）
前記第一および第二のダイオードのゲートは、金属を含む、追加実施形態１に記載の参照回路。

（追加実施形態３）
前記第一および第二のダイオードの各々のゲート絶縁体は、２０オングストロームよりも薄い厚さを有している、追加実施形態１に記載の参照回路。

（追加実施形態４）
前記ドープ半導体領域に結合されている接地端子をさらに含む、追加実施形態１に記載の参照回路。

（追加実施形態５）
前記ドープ半導体領域は、ｎ型シリコンを含む、追加実施形態１に記載の参照回路。

（追加実施形態６）
前記ｎ型シリコンにｎ＋領域をさらに含み、前記第一のダイオードのゲートは、該第一のダイオードに対してアノードを形成し、前記第二のダイオードのゲートは、該第二のダイオードに対してアノードを形成し、該アノードは、前記バイアス回路に結合されている、追加実施形態５に記載の参照回路。

（追加実施形態７）
前記第一および第二のダイオードは、前記アノードを通過する電流の量を変化させる前記バイアス回路に応答して、別にバイアスがかけられる、追加実施形態６に記載の参照回路。

（追加実施形態８）
前記第一および第二のダイオードのゲートは、金属を含む、追加実施形態７に記載の参照回路。

（追加実施形態９）
前記金属は、４．３ｅＶから５．３ｅＶの仕事関数を有している、追加実施形態８に記載の参照回路。

（追加実施形態１０）
前記第一および第二のダイオードのドープ半導体領域は、ｎ−井戸を含み、該第一および第二のダイオードのゲートは、金属を含み、該第一および第二のダイオードは、ｎ＋領域を該ｎ−井戸にさらに含み、該ｎ−井戸は、接地に結合されている、追加実施形態１に記載の参照回路。

（追加実施形態１１）
前記第一および第二のダイオードは、０．５ボルトより低い関連するターンオン電圧を有しており、前記バイアス回路は、前記参照出力電圧を１．０ボルトより低い大きさで生成するように動作可能である、追加実施形態１に記載の参照回路。

（追加実施形態１２）
前記ダイオードの各々は、第一の端子および第二の端子を含み、該第一の端子は、前記バイアス回路に結合されており、該第二の端子は、接地に結合されており、各ダイオードの第一の端子は、そのダイオードのゲートから形成され、各ダイオードの第二の端子は、そのダイオードのドープ半導体領域を含む、追加実施形態１に記載の参照回路。

（追加実施形態１３）
前記バイアス回路は、演算増幅器を含み、該演算増幅器は、前記参照電圧を前記出力で生成するように動作可能である、追加実施形態１に記載の参照回路。

（追加実施形態１４）
前記バイアス回路は、異なる電流を前記第一および第二のダイオードに該第一および第二のダイオードのゲートを通して印加するように動作可能である、追加実施形態１３に記載の参照回路。

（追加実施形態１５）
前記第一および第二のダイオードのドープ半導体領域は、ｎ型シリコンを含み、前記参照回路は、接地端子をさらに含み、該接地端子は、該ドープ半導体領域に結合されている、追加実施形態１４に記載の参照回路。

（追加実施形態１６）
参照回路であって、該参照回路は、一対の半導体装置であって、各半導体装置は、井戸領域と、該井戸領域内のドープ領域と、ゲート伝導体と、ゲート絶縁体とを有しており、該ゲート絶縁体は、該井戸領域と該ゲート伝導体との間に挿入されており、各半導体装置は、キャリアが該井戸領域と該キャリアに関連する該半導体装置のゲート伝導体との間をトンネリングすることを可能にするように動作可能である、一対の半導体装置と、異なるバイアス電流を該一対の半導体装置に供給することと、対応する参照出力電圧を生成することとを行うように動作可能である回路とを含む、参照回路。

（追加実施形態１７）
前記ダイオードは、０．５ボルトより低い関連するターンオン電圧を有しており、前記回路は、１．０ボルトより低い参照出力電圧を生成するように動作可能である、追加実施形態１６に記載の参照回路。

（追加実施形態１８）
各半導体装置の井戸領域は、ｎ−井戸を含む、追加実施形態１６に記載の参照回路。

（追加実施形態１９）
各半導体装置のドープ領域は、ｎ＋ドープ領域を前記ｎ−井戸に含む、追加実施形態１８に記載の参照回路。

（追加実施形態２０）
各半導体装置のゲート伝導体は、金属を含む、追加実施形態１６に記載の参照回路。

（追加実施形態２１）
前記金属は、４．３ｅＶから５．３ｅＶまでの仕事関数を有している、追加実施形態２０に記載の参照回路。

（追加実施形態２２）
前記半導体装置の各々は、第一の端子および第二の端子を含み、該第一の端子は、前記回路に結合されており、該第二の端子は、接地に結合されており、各半導体装置の第一の端子は、その半導体装置のゲート伝導体によって形成され、各半導体装置の第二の端子は、その半導体装置のドープ領域および井戸領域を含む、追加実施形態１６に記載の参照回路。

（追加実施形態２３）
電圧参照回路であって、該電圧参照回路は、第一の半導体装置であって、該第一の半導体装置は、ｎ型半導体領域と、該ｎ型半導体領域における少なくとも１つのｎ＋領域と、メタルゲートと、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該メタルゲートと該ｎ型半導体領域との間に挿入されており、該第一の半導体装置のゲート絶縁体層は、キャリアが該ｎ型半導体領域と該メタルゲートとの間をトンネリングすることを可能にするように動作可能である、第一の半導体装置と、第二の半導体装置であって、該第二の半導体装置は、ｎ型半導体領域と、該ｎ型半導体領域における少なくとも１つのｎ＋領域と、メタルゲートと、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該メタルゲートと、該ｎ型半導体領域との間に挿入されており、該第二の半導体装置のゲート絶縁体層は、キャリアが該ｎ型半導体領域と該メタルゲートとの間をトンネリングすることを可能にするように動作可能である、第二の半導体装置と、該第一および第二の半導体装置に結合されている回路であって、該回路は、該第一および第二の半導体装置を用いて参照出力電圧を生成するように動作可能である、回路とを含む、電圧参照回路。

（追加実施形態２４）
前記回路は、前記メタルゲートに結合されており、異なる信号を前記第一および第二の半導体装置に適用するように動作可能である、追加実施形態２３に記載の電圧参照回路。

（追加実施形態２５）
前記回路は、演算増幅器を含み、出力は、前記参照出力電圧を生成するように動作可能であり、該回路は、異なる電流を前記第一および第二の半導体装置に前記メタルゲートを通して印加するように動作可能であり、前記電圧参照回路は、接地端子をさらに含み、該接地端子は、前記ｎ＋領域に結合されている、追加実施形態２３に記載の電圧参照回路。

（追加実施形態２６）
前記第一および第二の半導体装置は、０．５ボルトより低いターンオン電圧を有しており、前記回路は、前記参照出力電圧を１ボルトより低い大きさで生成するように動作可能である、追加実施形態２３に記載の電圧参照回路。

上記の事項は、この発明の原理を例示しているに過ぎず、さまざまな改変が当業者によって、発明の範囲および精神を逸脱することなしになされ得る。

２２ 参照回路
３２ バイアス回路
ＭＧＬＤ１、ＭＧＬＤ２ メタルゲート漏れダイオード
Ｒ１’、Ｒ２’、Ｒ３’ 抵抗器
Ｉ１、Ｉ２ 電流

Claims (20)

1. 参照回路であって、
   該参照回路は、
   第一および第二のダイオードであって、該第一および第二のダイオードの各々は、ゲートと、ドープ半導体領域と、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該ゲート絶縁体層に関連する該ダイオードのゲートと該ドープ半導体領域との間に挿入されており、該ゲート絶縁体は、キャリアが該ゲート絶縁体層に関連する該ダイオードのドープ半導体領域と該ゲートとの間をトンネリングすることを可能にするように動作可能である、第一および第二のダイオードと、
   該第一および第二のダイオードに結合されているバイアス回路であって、該バイアス回路は、参照電圧を供給するように動作可能である出力を有している、バイアス回路と
   を含む、参照回路。
2. 前記第一および第二のダイオードのゲートは、金属を含む、請求項１に記載の参照回路。
3. 前記第一および第二のダイオードのゲート絶縁体は、それぞれ、２０オングストロームより薄い厚さを有している、請求項１に記載の参照回路。
4. 前記ドープ半導体領域に結合されている接地端子をさらに含む、請求項１に記載の参照回路。
5. 前記ドープ半導体領域は、ｎ型シリコンを含む、請求項１に記載の参照回路。
6. ｎ＋領域を前記ｎ型シリコン内にさらに含み、前記第一のダイオードのゲートは、アノードを該第一のダイオードに対して生成し、前記第二のダイオードのゲートは、アノードを該第二のダイオードに対して形成し、該アノードは、前記バイアス回路に結合されている、請求項５に記載の参照回路。
7. 前記第一および第二のダイオードは前記バイアス回路に応答して別々にバイアスがかけられ、該バイアス回路は、前記アノードを通過する電流の量を変更する、請求項６に記載の参照回路。
8. 前記第一および第二のダイオードのゲートは、金属を含む、請求項７に記載の参照回路。
9. 前記第一および第二のダイオードのドープ半導体領域は、ｎ−井戸を含み、該第一および第二のダイオードのゲートは、金属を含み、該第一および第二のダイオードは、ｎ＋領域を該ｎ−井戸内にさらに含み、該ｎ−井戸は、接地に結合されている、請求項１に記載の参照回路。
10. 参照回路であって、
    該参照回路は、
    一対の半導体装置であって、各半導体装置は、井戸領域と、該井戸領域内のドープ領域と、ゲート伝導体と、ゲート絶縁体とを有しており、該ゲート絶縁体は、該井戸領域と該ゲート伝導体との間に挿入されており、各半導体装置は、キャリアが該キャリアに関連する該半導体装置の井戸領域と該ゲート伝導体との間をトンネリングすることを可能にするように動作可能である、一対の半導体装置と、
    異なるバイアス電流を該一対の半導体装置に供給することと、対応する参照出力電圧を生成することとを行うように動作可能である回路と
    を含む、参照回路。
11. 前記ダイオードは、０．５ボルトより低い関連するターンオン電圧を有しており、前記回路は、１．０ボルトより低い参照出力電圧を生成するように動作可能である、請求項１０に記載の参照回路。
12. 各半導体装置の井戸領域は、ｎ−井戸を含む、請求項１０に記載の参照回路。
13. 各半導体装置のドープ領域は、ｎ＋ドープ領域を前記ｎ−井戸内に含む、請求項１２に記載の参照回路。
14. 各半導体装置のゲート伝導体は、金属を含む、請求項１０に記載の参照回路。
15. 前記金属は、４．３ｅＶから５．３ｅＶまでの仕事関数を有している、請求項１４に記載の参照回路。
16. 前記半導体装置の各々は、第一の端子および第二の端子を含み、該第一の端子は、前記回路に結合されており、該第二の端子は、接地に結合されており、各半導体装置の第一の端子は、該半導体装置のゲート伝導体によって形成され、各半導体装置の第二の端子は、該半導体装置のドープ領域および井戸領域を含む、請求項１０に記載の参照回路。
17. 電圧参照回路であって、
    該電圧参照回路は、
    第一の半導体装置であって、該第一の半導体装置は、ｎ型半導体領域と、該ｎ型半導体領域における少なくとも１つのｎ＋領域と、メタルゲートと、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該メタルゲートと該ｎ型半導体領域との間に挿入されており、該第一の半導体装置のゲート絶縁体層は、キャリアが該ｎ型半導体領域と該メタルゲートとの間をトンネリングすることを可能にするように動作可能である、第一の半導体装置と、
    第二の半導体装置であって、該第二の半導体装置は、ｎ型半導体領域と、該ｎ型半導体領域における少なくとも１つのｎ＋領域と、メタルゲートと、ゲート絶縁体層とを有しており、該ゲート絶縁体層は、該メタルゲートと該ｎ型半導体領域との間に挿入されており、該第二の半導体装置のゲート絶縁体層は、キャリアが該ｎ型半導体領域と該メタルゲートとの間をトンネリングすることを可能にするように動作可能である、第二の半導体装置と、
    該第一および第二の半導体装置に結合されている回路であって、該回路は、該第一および第二の半導体装置を用いて参照出力電圧を生成するように動作可能である、回路と
    を含む、電圧参照回路。
18. 前記回路は、前記メタルゲートに結合されており、異なる信号を前記第一および第二の半導体装置に適用するように動作可能である、請求項１７に記載の電圧参照回路。
19. 前記回路は、演算増幅器を含み、出力は、前記参照出力電圧を生成するように動作可能であり、該回路は、異なる電流を前記第一および第二の半導体装置に前記メタルゲートを通して印加するように動作可能であり、前記電圧参照回路は、接地端子をさらに含み、該接地端子は、前記ｎ＋領域に結合されている、請求項１７に記載の電圧参照回路。
20. 前記第一および第二の半導体装置は、０．５ボルト未満のターンオン電圧を有しており、前記回路は、前記参照出力電圧を１ボルト未満の大きさで生成するように動作可能である、請求項１７に記載の電圧参照回路。