JP3324562B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3324562B2 JP3324562B2 JP13897199A JP13897199A JP3324562B2 JP 3324562 B2 JP3324562 B2 JP 3324562B2 JP 13897199 A JP13897199 A JP 13897199A JP 13897199 A JP13897199 A JP 13897199A JP 3324562 B2 JP3324562 B2 JP 3324562B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- current source
- source circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、定電流回路を有す
る半導体集積回路に関し、ＭＯＳトランジスタによる温
度依存性を低減した定電流回路を実現した半導体集積回
路に関する。
る半導体集積回路に関し、ＭＯＳトランジスタによる温
度依存性を低減した定電流回路を実現した半導体集積回
路に関する。
【０００２】
【従来の技術】本発明が関する定電流回路は、特に半導
体集積回路においてＭＯＳトランジスタによる温度依存
性を低減した定電流回路を実現するために用いられる。
体集積回路においてＭＯＳトランジスタによる温度依存
性を低減した定電流回路を実現するために用いられる。
【０００３】このような定電流回路は、一般的に温度依
存性を重視する回路を実現するためにバイポーラトラン
ジスタによるバンドギャップ・リファレンスの定電圧出
力から定電流に変換する回路構成を用いている。しかし
近年低価格かつ高精度なディジタル／アナログ混在ＬＳ
Ｉが活発に開発されている背景で、バイポーラプロセス
より安価なＣＭＯＳプロセスを用いて温度依存性を低減
した、簡単かつ高精度な定電流回路が要求されている。
存性を重視する回路を実現するためにバイポーラトラン
ジスタによるバンドギャップ・リファレンスの定電圧出
力から定電流に変換する回路構成を用いている。しかし
近年低価格かつ高精度なディジタル／アナログ混在ＬＳ
Ｉが活発に開発されている背景で、バイポーラプロセス
より安価なＣＭＯＳプロセスを用いて温度依存性を低減
した、簡単かつ高精度な定電流回路が要求されている。
【０００４】さらに携帯機器など電池駆動にて長時間動
作を要求されるシステムに採用されるＬＳＩは、低電圧
動作かつ低消費電力動作が必須である。
作を要求されるシステムに採用されるＬＳＩは、低電圧
動作かつ低消費電力動作が必須である。
【０００５】この要請に応えるために、例えば図６に示
すように、定電流回路の第１の従来例を示す回路が用い
られている。
すように、定電流回路の第１の従来例を示す回路が用い
られている。
【０００６】図６は定電流回路５１を構成するディプレ
ッション型ＭＯＳトランジスタ６１のゲート電極がソー
ス電極と低位側電源６に接続されている。ディプレッシ
ョン型ＭＯＳトランジスタ６１のドレイン電極は、抵抗
６２の負荷回路４を介して高位側電源５に接続されてい
る。
ッション型ＭＯＳトランジスタ６１のゲート電極がソー
ス電極と低位側電源６に接続されている。ディプレッシ
ョン型ＭＯＳトランジスタ６１のドレイン電極は、抵抗
６２の負荷回路４を介して高位側電源５に接続されてい
る。
【０００７】この従来例は、ディプレッション型ＭＯＳ
トランジスタのピンチオフ状態における定電流特性を利
用した定電流回路５１であり、この時の定電流回路５１
に流入する出力電流Ｉは、ＭＯＳトランジスタのしきい
値電圧ＶT、少数キャリア移動度μ、ＭＯＳトランジス
タの単位面積当たりの酸化膜容量ＣOX、ＭＯＳトランジ
スタのチャネル長Ｌ、ＭＯＳトランジスタのチャネル幅
Ｗとすると、式（１）にて定義される。
トランジスタのピンチオフ状態における定電流特性を利
用した定電流回路５１であり、この時の定電流回路５１
に流入する出力電流Ｉは、ＭＯＳトランジスタのしきい
値電圧ＶT、少数キャリア移動度μ、ＭＯＳトランジス
タの単位面積当たりの酸化膜容量ＣOX、ＭＯＳトランジ
スタのチャネル長Ｌ、ＭＯＳトランジスタのチャネル幅
Ｗとすると、式（１）にて定義される。
【０００８】 Ｉ＝ＫＶT 2／２ （Ｋ＝μＣOXＷ／Ｌ） ……（１） ここで、式（１）において、ＭＯＳトランジスタのしき
い値電圧ＶTが大きな温度依存性を持つことが知られて
いる。
い値電圧ＶTが大きな温度依存性を持つことが知られて
いる。
【０００９】よって、式（１）から、第１の従来例にお
ける定電流回路５１は、ＭＯＳトランジスタのしきい値
電圧ＶTとそのしきい値電圧ＶTの温度特性ｄＶT／ｄＴ
との和の２乗に比例するため、定電流回路５１の出力電
流Ｉは温度依存性が大きいという欠点がある。
ける定電流回路５１は、ＭＯＳトランジスタのしきい値
電圧ＶTとそのしきい値電圧ＶTの温度特性ｄＶT／ｄＴ
との和の２乗に比例するため、定電流回路５１の出力電
流Ｉは温度依存性が大きいという欠点がある。
【００１０】この欠点を改善するために、第２の従来例
では、図７に示すように、定電流回路５１を構成するデ
ィプレッション型ＭＯＳトランジスタ６１のソース電極
に、抵抗６３を介して、ディプレッション型ＭＯＳトラ
ンジスタ６１のゲート電極と短絡すると共に、低位側電
源６に接続されている。その他の構成は図６に示された
第１の従来例と全く同じである。
では、図７に示すように、定電流回路５１を構成するデ
ィプレッション型ＭＯＳトランジスタ６１のソース電極
に、抵抗６３を介して、ディプレッション型ＭＯＳトラ
ンジスタ６１のゲート電極と短絡すると共に、低位側電
源６に接続されている。その他の構成は図６に示された
第１の従来例と全く同じである。
【００１１】この第２の従来例によれば、抵抗６３はデ
ィプレッション型ＭＯＳトランジスタ６１のソース電流
を制限する作用があり、温度上昇によってディプレッシ
ョン型ＭＯＳトランジスタ６１のソース電流が増加する
と、抵抗６３の両端電圧｜−ＶR｜が大きくなるととも
に、ディプレッション型ＭＯＳトランジスタ６１のゲー
ト−ソース間電圧が低くなり、ソース電流の増加を抑え
るという負帰還回路が構成される。この時の定電流回路
５１に流入する出力電流Ｉは式（２）にて定義される。
ィプレッション型ＭＯＳトランジスタ６１のソース電流
を制限する作用があり、温度上昇によってディプレッシ
ョン型ＭＯＳトランジスタ６１のソース電流が増加する
と、抵抗６３の両端電圧｜−ＶR｜が大きくなるととも
に、ディプレッション型ＭＯＳトランジスタ６１のゲー
ト−ソース間電圧が低くなり、ソース電流の増加を抑え
るという負帰還回路が構成される。この時の定電流回路
５１に流入する出力電流Ｉは式（２）にて定義される。
【００１２】 Ｉ＝ＩDSO・ｅｘｐ｛ｑ（−ＶR−ＶT）／（ｋＴ）｝ ……（２） ここで、ＩDSOはしきい値電圧ＶTとドレイン−ソース間
電圧ＶDSがほぼ等しい時のドレイン電流値、ｑは電子の
電荷、ｋはボルツマン定数、Ｔは温度である。
電圧ＶDSがほぼ等しい時のドレイン電流値、ｑは電子の
電荷、ｋはボルツマン定数、Ｔは温度である。
【００１３】しかしながら、この定電流回路では、ディ
プレッション型ＭＯＳトランジスタ６１のしきい値電圧
ＶTが持つ温度特性ｄＶT／ｄＴを打ち消すことができな
いため、定電流回路５１は温度依存性が生じる欠点があ
る。
プレッション型ＭＯＳトランジスタ６１のしきい値電圧
ＶTが持つ温度特性ｄＶT／ｄＴを打ち消すことができな
いため、定電流回路５１は温度依存性が生じる欠点があ
る。
【００１４】また先行技術文献に開示された第３の従来
例は、図８に示される。この従来例は、特開昭６１−１
９８９０５公報において公開されている定電流回路に関
する提案を示し、ゲート電圧印加端子７６に基準電圧を
供給することにより決定されるＭＯＳトランジスタ７１
の飽和領域におけるドレイン−ソース間オン抵抗を用い
ることにより、ＭＯＳトランジスタ７１の基準電流に対
して低位側に位置するバイポーラトランジスタ７２とカ
レントミラー対に接続された、バイポーラトランジスタ
７３の吸い込み電流を広い電流範囲で設定すると共に定
電流を供給でき、集積回路化する際にこの基準電流を定
める素子の占める面積を減らす効果を有することを主張
している。
例は、図８に示される。この従来例は、特開昭６１−１
９８９０５公報において公開されている定電流回路に関
する提案を示し、ゲート電圧印加端子７６に基準電圧を
供給することにより決定されるＭＯＳトランジスタ７１
の飽和領域におけるドレイン−ソース間オン抵抗を用い
ることにより、ＭＯＳトランジスタ７１の基準電流に対
して低位側に位置するバイポーラトランジスタ７２とカ
レントミラー対に接続された、バイポーラトランジスタ
７３の吸い込み電流を広い電流範囲で設定すると共に定
電流を供給でき、集積回路化する際にこの基準電流を定
める素子の占める面積を減らす効果を有することを主張
している。
【００１５】しかし、この構成はＭＯＳトランジスタ７
１の飽和領域に回路動作点を固定するため、ＭＯＳトラ
ンジスタ７１のゲート電極に接続された電圧印加端子７
６に基準電圧を印加する構造を有している。そのために
は、ＭＯＳトランジスタ７１のゲート電圧印加端子７６
に供給する基準電圧源としてバンドギャップ・リファレ
ンスを追加する必要があり、回路規模が増加する問題が
生じる。
１の飽和領域に回路動作点を固定するため、ＭＯＳトラ
ンジスタ７１のゲート電極に接続された電圧印加端子７
６に基準電圧を印加する構造を有している。そのために
は、ＭＯＳトランジスタ７１のゲート電圧印加端子７６
に供給する基準電圧源としてバンドギャップ・リファレ
ンスを追加する必要があり、回路規模が増加する問題が
生じる。
【００１６】さらに第３の従来例は、ＭＯＳトランジス
タ７１が有するしきい値電圧ＶTの温度特性、およびバ
イポーラトランジスタ７２のベース−エミッタ間電圧の
温度特性によるＭＯＳトランジスタ７１のドレイン−ソ
ース間電圧変動によって、ＭＯＳトランジスタ７１のソ
ース電流に温度依存性が生じる。
タ７１が有するしきい値電圧ＶTの温度特性、およびバ
イポーラトランジスタ７２のベース−エミッタ間電圧の
温度特性によるＭＯＳトランジスタ７１のドレイン−ソ
ース間電圧変動によって、ＭＯＳトランジスタ７１のソ
ース電流に温度依存性が生じる。
【００１７】すなわちバイポーラトランジスタ７２、７
３から構成されるカレントミラー回路の片端に接続され
た出力電流端子７５には温度依存性を持つ電流が出力さ
れる欠点がある。
３から構成されるカレントミラー回路の片端に接続され
た出力電流端子７５には温度依存性を持つ電流が出力さ
れる欠点がある。
【００１８】これまでの従来例の課題を解決する手段の
第４の従来例として、特開平７−１９１７７１公報にお
いて公開されている定電流回路に関する提案を示し、正
負の温度依存性を有する２種類の電流源回路の出力電流
から生成した和電流によって、定電流回路の温度依存性
を低減する効果を有することを主張している。
第４の従来例として、特開平７−１９１７７１公報にお
いて公開されている定電流回路に関する提案を示し、正
負の温度依存性を有する２種類の電流源回路の出力電流
から生成した和電流によって、定電流回路の温度依存性
を低減する効果を有することを主張している。
【００１９】
【発明が解決しようとする課題】しかしながら、この従
来例において、定電流の伝達回路はＭＯＳトランジスタ
を使用しているが、正負の温度依存性を有する２種類の
電流源回路はバイポーラトランジスタによって構成され
ているため、高密度化が可能でプロセス工程数の少ない
安価なＣＭＯＳプロセスによるＬＳＩでは利用できない
欠点がある。
来例において、定電流の伝達回路はＭＯＳトランジスタ
を使用しているが、正負の温度依存性を有する２種類の
電流源回路はバイポーラトランジスタによって構成され
ているため、高密度化が可能でプロセス工程数の少ない
安価なＣＭＯＳプロセスによるＬＳＩでは利用できない
欠点がある。
【００２０】さらにこの電流源回路は正負の温度依存性
を発生させるために、それぞれの電流源回路を動作させ
るための電流を必要とする欠点がある。
を発生させるために、それぞれの電流源回路を動作させ
るための電流を必要とする欠点がある。
【００２１】一般的にＣＭＯＳトランジスタはバイポー
ラトランジスタと比較して、ベース電流に相当する駆動
電流を必要としないため、特に低消費電力動作を目的と
するＬＳＩに採用される。従ってこの従来例の定電流回
路はこれらの目的を達成することができないことは明ら
かである。
ラトランジスタと比較して、ベース電流に相当する駆動
電流を必要としないため、特に低消費電力動作を目的と
するＬＳＩに採用される。従ってこの従来例の定電流回
路はこれらの目的を達成することができないことは明ら
かである。
【００２２】本発明の主な目的は、従来の技術に内在す
る温度依存性の低減および低消費電力動作に関する課題
を解決することを可能とした、新規な定電流回路を提供
することにある。
る温度依存性の低減および低消費電力動作に関する課題
を解決することを可能とした、新規な定電流回路を提供
することにある。
【００２３】
【課題を解決するための手段】本発明による半導体集積
回路は、ＭＯＳプロセスにより作製される正の温度依存
性を有する第１の電流源回路と負の温度依存性を有する
第２の電流源回路の出力が、並列に結線接続された回路
から構成される定電流回路と、高位側電源に接続され前
記定電流回路と直列に接続された負荷回路とを備え、前
記定電流回路の片端は低位側電源に接続されたことを特
徴とする。
回路は、ＭＯＳプロセスにより作製される正の温度依存
性を有する第１の電流源回路と負の温度依存性を有する
第２の電流源回路の出力が、並列に結線接続された回路
から構成される定電流回路と、高位側電源に接続され前
記定電流回路と直列に接続された負荷回路とを備え、前
記定電流回路の片端は低位側電源に接続されたことを特
徴とする。
【００２４】また、本発明は、ＭＯＳプロセスにより作
製される正の温度依存性を有する第１の電流源回路と負
の温度依存性を有する第２の電流源回路とを並列に結線
接続された定電流回路からなる半導体集積回路におい
て、前記第１の電流源回路はドレイン電極が負荷回路に
接続され、ソース電極が拡散抵抗を介してゲート電極と
低位側電源に接続された第１のディプレッション型ＭＯ
Ｓトランジスタからなり、前記第２の電流源回路は電流
印加端子から拡散抵抗を介してバイアス電流が供給され
ることによって負の温度特性を得るｐｎ接合ダイオード
と、このｐｎ接合ダイオードのアノード電極にゲート電
極が接続され、ソース電極が拡散抵抗を介してｐｎ接合
ダイオードのカソード電極と前記低位側電源に接続さ
れ、前記負荷回路にドレイン電極が接続された第２のデ
ィプレッション型ＭＯＳトランジスタとからなることを
特徴とする。
製される正の温度依存性を有する第１の電流源回路と負
の温度依存性を有する第２の電流源回路とを並列に結線
接続された定電流回路からなる半導体集積回路におい
て、前記第１の電流源回路はドレイン電極が負荷回路に
接続され、ソース電極が拡散抵抗を介してゲート電極と
低位側電源に接続された第１のディプレッション型ＭＯ
Ｓトランジスタからなり、前記第２の電流源回路は電流
印加端子から拡散抵抗を介してバイアス電流が供給され
ることによって負の温度特性を得るｐｎ接合ダイオード
と、このｐｎ接合ダイオードのアノード電極にゲート電
極が接続され、ソース電極が拡散抵抗を介してｐｎ接合
ダイオードのカソード電極と前記低位側電源に接続さ
れ、前記負荷回路にドレイン電極が接続された第２のデ
ィプレッション型ＭＯＳトランジスタとからなることを
特徴とする。
【００２５】また、本発明は、ＭＯＳプロセスにより作
製される正の温度依存性を有する第１の電流源回路と負
の温度依存性を有する第２の電流源回路とを並列に結線
接続された定電流回路からなる半導体集積回路におい
て、前記第１の電流源回路はドレイン電極が負荷回路に
接続され、ソース電極が拡散抵抗を介してゲート電極に
接続された第１のディプレッション型ＭＯＳトランジス
タからなり、前記第２の電流源回路はカソード電極が低
位側電源に接続され、前記第１のディプレッション型Ｍ
ＯＳトランジスタのゲート電極の接続点からバイアス電
流が供給されることによって負の温度特性を得るｐｎ接
合ダイオードと、このｐｎ接合ダイオードのアノード電
極がゲート電極に接続され、ソース電極が拡散抵抗を介
して前記低位側電源に接続され、ドレイン電極が前記負
荷回路に接続された第２のディプレッション型ＭＯＳト
ランジスタとからなることを特徴とする。
製される正の温度依存性を有する第１の電流源回路と負
の温度依存性を有する第２の電流源回路とを並列に結線
接続された定電流回路からなる半導体集積回路におい
て、前記第１の電流源回路はドレイン電極が負荷回路に
接続され、ソース電極が拡散抵抗を介してゲート電極に
接続された第１のディプレッション型ＭＯＳトランジス
タからなり、前記第２の電流源回路はカソード電極が低
位側電源に接続され、前記第１のディプレッション型Ｍ
ＯＳトランジスタのゲート電極の接続点からバイアス電
流が供給されることによって負の温度特性を得るｐｎ接
合ダイオードと、このｐｎ接合ダイオードのアノード電
極がゲート電極に接続され、ソース電極が拡散抵抗を介
して前記低位側電源に接続され、ドレイン電極が前記負
荷回路に接続された第２のディプレッション型ＭＯＳト
ランジスタとからなることを特徴とする。
【００２６】また、本発明は、概説すると、正負の温度
依存性を有する２種類の電流源回路の出力電流を合成す
る回路構成によって、出力電流の温度依存性を低減した
定電流回路において、本発明はＣＭＯＳプロセスを用い
て実現したことを特徴としている。その実現手段とし
て、正の温度依存性を有する電流源回路はＭＯＳトラン
ジスタ、負の温度依存性を有する電流源回路はｐｎ接合
ダイオードを利用したことを特徴としている。
依存性を有する２種類の電流源回路の出力電流を合成す
る回路構成によって、出力電流の温度依存性を低減した
定電流回路において、本発明はＣＭＯＳプロセスを用い
て実現したことを特徴としている。その実現手段とし
て、正の温度依存性を有する電流源回路はＭＯＳトラン
ジスタ、負の温度依存性を有する電流源回路はｐｎ接合
ダイオードを利用したことを特徴としている。
【００２７】さらに定電流回路は電流源回路で生成した
電流を利用して動作させるため、出力電流以外に外部か
らの回路電流を必要とせず、定電流回路の低消費電力動
作が実現したことを特徴としている。
電流を利用して動作させるため、出力電流以外に外部か
らの回路電流を必要とせず、定電流回路の低消費電力動
作が実現したことを特徴としている。
【００２８】また、本発明による定電流回路の基本的実
施例のブロック構成を図１を参照しつつ説明すれば、正
の温度依存性を有する第１の電流源回路１と負の温度依
存性を有する第２の電流源回路２の出力が、並列に結線
接続された回路から構成される定電流回路３は、負荷回
路４を介して高位側電源５に接続されている。また第１
の電流源回路１、及び第２の電流源回路２の片端は低位
側電源６に接続されている。
施例のブロック構成を図１を参照しつつ説明すれば、正
の温度依存性を有する第１の電流源回路１と負の温度依
存性を有する第２の電流源回路２の出力が、並列に結線
接続された回路から構成される定電流回路３は、負荷回
路４を介して高位側電源５に接続されている。また第１
の電流源回路１、及び第２の電流源回路２の片端は低位
側電源６に接続されている。
【００２９】ここで、第１の電流源回路１はディプレッ
ション型ＭＯＳトランジスタのピンチオフ状態における
定電流特性を利用して正の温度依存性を得るのに対し
て、第２の電流源回路２はｐｎ接合ダイオードのＶF温
度特性を利用して負の温度依存性を得ている。
ション型ＭＯＳトランジスタのピンチオフ状態における
定電流特性を利用して正の温度依存性を得るのに対し
て、第２の電流源回路２はｐｎ接合ダイオードのＶF温
度特性を利用して負の温度依存性を得ている。
【００３０】続いてそれぞれの電流源回路出力を並列に
結線接続することによって、この定電流回路３の出力は
第１の電流源回路１と第２の電流源回路２の総電流値に
等しく、温度依存性が低減された定電流が発生する動作
を実行し、この定電流は高位側電源５と定電流回路３の
間に接続される負荷回路４に供給される。
結線接続することによって、この定電流回路３の出力は
第１の電流源回路１と第２の電流源回路２の総電流値に
等しく、温度依存性が低減された定電流が発生する動作
を実行し、この定電流は高位側電源５と定電流回路３の
間に接続される負荷回路４に供給される。
【００３１】従って、図６，図７の従来例による定電流
回路と比較して温度依存性を低減できる効果が得られ
る。
回路と比較して温度依存性を低減できる効果が得られ
る。
【００３２】また図２に、本発明による定電流回路の第
１の実施例を示すように、第１の電流源回路１と第２の
電流源回路２はディプレッション型ＭＯＳトランジスタ
１段で構成されるため、高位側電源５に低電圧電圧を印
加した場合でも安定した定電流の供給が可能になる効果
が得られる。
１の実施例を示すように、第１の電流源回路１と第２の
電流源回路２はディプレッション型ＭＯＳトランジスタ
１段で構成されるため、高位側電源５に低電圧電圧を印
加した場合でも安定した定電流の供給が可能になる効果
が得られる。
【００３３】図３は前記第１の実施例に対して、第２の
電流源回路２のダイオード２１にバイアス電流を印加す
るための高抵抗値を有する抵抗３３から第３の電流源回
路３６に置き換えている。これによってチップ上の素子
面積を必要とする抵抗３３が不要となり、チップ縮小化
が可能になるという効果が得られる。
電流源回路２のダイオード２１にバイアス電流を印加す
るための高抵抗値を有する抵抗３３から第３の電流源回
路３６に置き換えている。これによってチップ上の素子
面積を必要とする抵抗３３が不要となり、チップ縮小化
が可能になるという効果が得られる。
【００３４】さらに図４に、本発明による定電流回路の
第３の実施例を示すように、第１の電流源回路１から第
２の電流源回路２のダイオード２１に印加するバイアス
電流を供給する回路構成によって、定電流回路３の外部
からバイアス電流を印加する必要が無くなる。すなわち
それぞれの電流源回路は出力電流以外の消費電流が不要
になる。従って定電流回路３は出力電流以外に外部から
の回路電流を必要とせず、消費電流が抑制できるという
効果が得られる。
第３の実施例を示すように、第１の電流源回路１から第
２の電流源回路２のダイオード２１に印加するバイアス
電流を供給する回路構成によって、定電流回路３の外部
からバイアス電流を印加する必要が無くなる。すなわち
それぞれの電流源回路は出力電流以外の消費電流が不要
になる。従って定電流回路３は出力電流以外に外部から
の回路電流を必要とせず、消費電流が抑制できるという
効果が得られる。
【００３５】
【発明の実施の形態】本発明による実施形態について、
図面を参照しつつ詳細に説明する。
図面を参照しつつ詳細に説明する。
【００３６】［基本的実施形態］図１を参照すると、本
発明の基本的実施形態としての定電流回路の基本的実施
形態のブロック構成図が示されている。
発明の基本的実施形態としての定電流回路の基本的実施
形態のブロック構成図が示されている。
【００３７】本実施形態は、正の温度依存性を有する第
１の電流源回路１と負の温度依存性を有する第２の電流
源回路２と、その出力が並列に結線接続された回路から
構成される定電流回路３は、負荷回路４を介して高位側
電源５に接続され、さらに定電流回路３の片端に相当す
る、第１の電流源回路１、及び第２の電流源回路２の片
端は低位側電源６に接続されている構成を有する。
１の電流源回路１と負の温度依存性を有する第２の電流
源回路２と、その出力が並列に結線接続された回路から
構成される定電流回路３は、負荷回路４を介して高位側
電源５に接続され、さらに定電流回路３の片端に相当す
る、第１の電流源回路１、及び第２の電流源回路２の片
端は低位側電源６に接続されている構成を有する。
【００３８】また、この第１の電流源回路１と第２の電
流源回路２とはそれぞれＭＯＳプロセスにより作製さ
れ、定電流回路３は第１の電流源回路１と第２の電流源
回路２と和電流として温度に依存しない定電流を負荷回
路４に供給する。
流源回路２とはそれぞれＭＯＳプロセスにより作製さ
れ、定電流回路３は第１の電流源回路１と第２の電流源
回路２と和電流として温度に依存しない定電流を負荷回
路４に供給する。
【００３９】（本実施形態の動作の説明）以下、本実施
形態の動作につき説明する。まず、基本的実施形態のブ
ロック構成図の動作について図１を用いて説明する。
形態の動作につき説明する。まず、基本的実施形態のブ
ロック構成図の動作について図１を用いて説明する。
【００４０】図１において、第１の電流源回路１と第２
の電流源回路２の流入電流を合成した定電流回路３の出
力電流は、負荷回路４に定電流を供給する。本発明では
第１の電流源回路１と第２の電流源回路２の流入電流を
合成するために設けられた接続回路は、各々の電流源回
路１，２の出力を並列に結線接続することによって構成
され、第１の電流源回路１にて発生した正の温度依存性
を有する流入電流と、第２の電流源回路２にて発生した
負の温度依存性を有する流入電流の合成を行う。
の電流源回路２の流入電流を合成した定電流回路３の出
力電流は、負荷回路４に定電流を供給する。本発明では
第１の電流源回路１と第２の電流源回路２の流入電流を
合成するために設けられた接続回路は、各々の電流源回
路１，２の出力を並列に結線接続することによって構成
され、第１の電流源回路１にて発生した正の温度依存性
を有する流入電流と、第２の電流源回路２にて発生した
負の温度依存性を有する流入電流の合成を行う。
【００４１】第１の電流源回路１の２７℃における流入
電流Ｉ１の温度依存性を＋（ｄＩ１／ｄＴ）、第２の電
流源回路２の２７℃における流入電流Ｉ２の温度依存性
を−（ｄＩ２／ｄＴ）と定義すると、定電流回路３の出
力電流Ｉ３は式（３）にて示すことができる。
電流Ｉ１の温度依存性を＋（ｄＩ１／ｄＴ）、第２の電
流源回路２の２７℃における流入電流Ｉ２の温度依存性
を−（ｄＩ２／ｄＴ）と定義すると、定電流回路３の出
力電流Ｉ３は式（３）にて示すことができる。
【００４２】 Ｉ３＝Ｉ１＋（ｄＩ１／ｄＴ）＋Ｉ２−（ｄＩ２／ｄＴ）……（３） この式にて正の温度依存性＋（ｄＩ１／ｄＴ）と負の温
度依存性−（ｄＩ２／ｄＴ）の絶対値が等しくなる設定
を行えば、お互いの電流源回路が持つ温度依存性を打ち
消すことができ、すなわち定電流回路３の出力電流Ｉ３
は温度依存性が生じない特性を有する。合成された流入
電流は温度依存性のない定電流源として負荷回路４に供
給される。
度依存性−（ｄＩ２／ｄＴ）の絶対値が等しくなる設定
を行えば、お互いの電流源回路が持つ温度依存性を打ち
消すことができ、すなわち定電流回路３の出力電流Ｉ３
は温度依存性が生じない特性を有する。合成された流入
電流は温度依存性のない定電流源として負荷回路４に供
給される。
【００４３】［第１の実施形態］図２は、本発明に係わ
る定電流回路の第１の実施形態が示されている。第１の
電流源回路１を構成するディプレッション型ＭＯＳトラ
ンジスタ１１のソース電極は、抵抗３２を介してディプ
レッション型ＭＯＳトランジスタ１１のゲート電極及び
低位側電源６に接続されている。第２の電流源回路２を
構成するディプレッション型ＭＯＳトランジスタ１２の
ソース電極は、抵抗３４を介して低位側電源６に接続さ
れている。またディプレッション型ＭＯＳトランジスタ
１２のゲート電極はダイオード２１のアノード電極に接
続されるとともに、抵抗３３を介してダイオード用バイ
アス電流印加端子４１に接続される。またダイオード２
１のカソード電極は低位側電源６に接続される。
る定電流回路の第１の実施形態が示されている。第１の
電流源回路１を構成するディプレッション型ＭＯＳトラ
ンジスタ１１のソース電極は、抵抗３２を介してディプ
レッション型ＭＯＳトランジスタ１１のゲート電極及び
低位側電源６に接続されている。第２の電流源回路２を
構成するディプレッション型ＭＯＳトランジスタ１２の
ソース電極は、抵抗３４を介して低位側電源６に接続さ
れている。またディプレッション型ＭＯＳトランジスタ
１２のゲート電極はダイオード２１のアノード電極に接
続されるとともに、抵抗３３を介してダイオード用バイ
アス電流印加端子４１に接続される。またダイオード２
１のカソード電極は低位側電源６に接続される。
【００４４】さらに第１の電流源回路１のディプレッシ
ョン型ＭＯＳトランジスタ１１と、第２の電流源回路２
のディプレッション型ＭＯＳトランジスタ１２におい
て、ドレイン電極は互いに結線接続されて、抵抗３１か
ら構成される負荷回路４を介して高位側電源５に接続さ
れる。
ョン型ＭＯＳトランジスタ１１と、第２の電流源回路２
のディプレッション型ＭＯＳトランジスタ１２におい
て、ドレイン電極は互いに結線接続されて、抵抗３１か
ら構成される負荷回路４を介して高位側電源５に接続さ
れる。
【００４５】（本実施形態の動作の説明）以下、本実施
形態の動作につき説明する。第１の実施形態におけるブ
ロック構成図の動作について、図２を用いて説明する。
形態の動作につき説明する。第１の実施形態におけるブ
ロック構成図の動作について、図２を用いて説明する。
【００４６】図２は上記の基本的実施形態のブロック構
成図に基づいた定電流回路の第１の実施形態を示す回路
構成図を示している。
成図に基づいた定電流回路の第１の実施形態を示す回路
構成図を示している。
【００４７】本実施形態では、第１の電流源回路３を構
成するディプレッション型ＭＯＳトランジスタ１１のソ
ース電極は、抵抗３２を介してディプレッション型ＭＯ
Ｓトランジスタ１１のゲート電極及び低位側電源６に接
続される。また第２の電流源回路を構成するディプレッ
ション型ＭＯＳトランジスタ１２のソース電極は、抵抗
３４を介して低位側電源６に接続され、ディプレッショ
ン型ＭＯＳトランジスタ１２のゲート電極は、ダイオー
ド２１のアノード電極及び抵抗３３を介してダイオード
用バイアス電流印加端子４１に接続される。ディプレッ
ション型ＭＯＳトランジスタ１１，１２のサブストレー
トは低電位側電源６に接続され、ＭＯＳプロセスにより
作製されるｐｎ接合ダイオード２１のカソード電極は低
位側電源６に接続される。また、抵抗３２，３４はＭＯ
Ｓプロセスによるソース拡散抵抗を用いることができ
る。
成するディプレッション型ＭＯＳトランジスタ１１のソ
ース電極は、抵抗３２を介してディプレッション型ＭＯ
Ｓトランジスタ１１のゲート電極及び低位側電源６に接
続される。また第２の電流源回路を構成するディプレッ
ション型ＭＯＳトランジスタ１２のソース電極は、抵抗
３４を介して低位側電源６に接続され、ディプレッショ
ン型ＭＯＳトランジスタ１２のゲート電極は、ダイオー
ド２１のアノード電極及び抵抗３３を介してダイオード
用バイアス電流印加端子４１に接続される。ディプレッ
ション型ＭＯＳトランジスタ１１，１２のサブストレー
トは低電位側電源６に接続され、ＭＯＳプロセスにより
作製されるｐｎ接合ダイオード２１のカソード電極は低
位側電源６に接続される。また、抵抗３２，３４はＭＯ
Ｓプロセスによるソース拡散抵抗を用いることができ
る。
【００４８】さらに第１の電流源回路１のディプレッシ
ョン型ＭＯＳトランジスタ１１と、第２の電流源回路２
のディプレッション型ＭＯＳトランジスタ１２におい
て、ドレイン電極は互いに結線接続されて抵抗３１から
構成される負荷回路４を介して高位側電源５に接続され
る。
ョン型ＭＯＳトランジスタ１１と、第２の電流源回路２
のディプレッション型ＭＯＳトランジスタ１２におい
て、ドレイン電極は互いに結線接続されて抵抗３１から
構成される負荷回路４を介して高位側電源５に接続され
る。
【００４９】この実施形態は、上述した第２の従来例を
基本に、正の温度依存性を有する第１の電流源回路１と
負の温度依存性を有する第２の電流源回路２を構成して
いる。第１の電流源回路１に流入する電流Ｉ１は、しき
い値電圧ＶTとドレイン−ソース間電圧ＶDSがほぼ等し
い時のドレイン電流ＩDSO、電子の電荷ｑ、抵抗３４に
発生する両端電圧ＶR34、ボルツマン定数ｋ、温度Ｔと
すると、前記第２の従来例で示した式（２）を用いて、
下記の式（４）で定義することができる。
基本に、正の温度依存性を有する第１の電流源回路１と
負の温度依存性を有する第２の電流源回路２を構成して
いる。第１の電流源回路１に流入する電流Ｉ１は、しき
い値電圧ＶTとドレイン−ソース間電圧ＶDSがほぼ等し
い時のドレイン電流ＩDSO、電子の電荷ｑ、抵抗３４に
発生する両端電圧ＶR34、ボルツマン定数ｋ、温度Ｔと
すると、前記第２の従来例で示した式（２）を用いて、
下記の式（４）で定義することができる。
【００５０】 Ｉ１＝ＩDSO・ｅｘｐ｛ｑ（−ＶR32−ＶT）／（ｋＴ）｝ ……（４） この式において、ディプレッション型ＭＯＳトランジス
タ１１のしきい値電圧ＶTは正の温度特性を有するた
め、温度上昇と共に電流Ｉ１が増加し、第１の電流源回
路１は正の温度依存性を有することが判る。
タ１１のしきい値電圧ＶTは正の温度特性を有するた
め、温度上昇と共に電流Ｉ１が増加し、第１の電流源回
路１は正の温度依存性を有することが判る。
【００５１】一方、ダイオード２１の順方向電圧を
ＶF、抵抗３４の両端電圧をＶR34とすると、第２の電流
源回路２に流入する出力電流Ｉ２は下記の式（５）にて
定義される。なお、抵抗３４の両端電圧ＶR34とディプ
レッション型ＭＯＳトランジスタ１１のしきい値電圧Ｖ
Tの和電圧の絶対値は、ダイオード２１の順方向電圧ＶF
よりやや低い電圧に設定することを条件とする。
ＶF、抵抗３４の両端電圧をＶR34とすると、第２の電流
源回路２に流入する出力電流Ｉ２は下記の式（５）にて
定義される。なお、抵抗３４の両端電圧ＶR34とディプ
レッション型ＭＯＳトランジスタ１１のしきい値電圧Ｖ
Tの和電圧の絶対値は、ダイオード２１の順方向電圧ＶF
よりやや低い電圧に設定することを条件とする。
【００５２】 Ｉ２＝ＩDSO・ｅｘｐ｛ｑ（ＶF−ＶR34−ＶT）／（ｋＴ）｝ ……（５） さらにディプレッション型ＭＯＳトランジスタ１２のし
きい値電圧ＶTの温度特性ｄＶT／ｄＴは、シリコン基板
のフェルミ準位φFB、ＭＯＳトランジスタの単位面積当
たりの酸化膜容量ＣOX、表面空乏層電荷ＱBとすると、
下記の式（６）にて定義される。
きい値電圧ＶTの温度特性ｄＶT／ｄＴは、シリコン基板
のフェルミ準位φFB、ＭＯＳトランジスタの単位面積当
たりの酸化膜容量ＣOX、表面空乏層電荷ＱBとすると、
下記の式（６）にて定義される。
【００５３】 ｄＶT／ｄＴ＝ｄφFB｛２−ＱB／（ＣOX・２φFB）｝／ｄＴ ……（６） この式（６）から、ディプレッション型ＭＯＳトランジ
スタ１２のしきい値電圧ＶTの温度特性ｄＶT／ｄＴは、
ＭＯＳトランジスタの単位面積当たりの酸化膜容量ＣOX
によって制御できることが判る。
スタ１２のしきい値電圧ＶTの温度特性ｄＶT／ｄＴは、
ＭＯＳトランジスタの単位面積当たりの酸化膜容量ＣOX
によって制御できることが判る。
【００５４】そこでディプレッション型ＭＯＳトランジ
スタ１２のしきい値電圧ＶTの温度特性絶対値が、ダイ
オード２１の順方向電圧ＶFの温度特性絶対値より小さ
い変化量になるように酸化膜容量ＣOXを制御すれば、ダ
イオード２１の順方向電圧Ｖ Fの温度特性が有する負の
温度依存性が支配的になる。さらに温度上昇に従ってし
きい値電圧ＶTの増加よりも、順方向電圧ＶFの減少が著
しいため、式（５）から第２の電流源回路２の出力電流
Ｉ２は負の温度依存性を有することが判る。
スタ１２のしきい値電圧ＶTの温度特性絶対値が、ダイ
オード２１の順方向電圧ＶFの温度特性絶対値より小さ
い変化量になるように酸化膜容量ＣOXを制御すれば、ダ
イオード２１の順方向電圧Ｖ Fの温度特性が有する負の
温度依存性が支配的になる。さらに温度上昇に従ってし
きい値電圧ＶTの増加よりも、順方向電圧ＶFの減少が著
しいため、式（５）から第２の電流源回路２の出力電流
Ｉ２は負の温度依存性を有することが判る。
【００５５】従って、温度上昇に対応して、第１の電流
源回路１における流入電流の増加度合いと第２の電流源
回路２における流入電流の減少度合いとを合成した時
に、この定電流回路３の出力電流Ｉ３の温度依存性が０
になる条件は式（７）にて示すことができる。
源回路１における流入電流の増加度合いと第２の電流源
回路２における流入電流の減少度合いとを合成した時
に、この定電流回路３の出力電流Ｉ３の温度依存性が０
になる条件は式（７）にて示すことができる。
【００５６】 ｄ（−ＶR32−ＶT）／ｄＴ＝ｄ（ＶF−ＶR34−ＶT）／ｄＴ ……（７） すなわち式（７）において、抵抗３２と抵抗３４に発生
する抵抗の両端電圧を調整することによって、温度依存
性を低減できる効果が得られる。
する抵抗の両端電圧を調整することによって、温度依存
性を低減できる効果が得られる。
【００５７】一方、実際の回路動作は、ＳＰＩＣＥによ
る回路シミュレータを用いて、図２に示す本実施形態の
定電流回路と、および従来例の図６、図７に示す定電流
回路との出力電流温度依存性について、−４０℃〜１０
０℃の温度範囲のシミュレーションした結果を図５に示
している。
る回路シミュレータを用いて、図２に示す本実施形態の
定電流回路と、および従来例の図６、図７に示す定電流
回路との出力電流温度依存性について、−４０℃〜１０
０℃の温度範囲のシミュレーションした結果を図５に示
している。
【００５８】ここでは０．６μｍルールのＣＭＯＳプロ
セスにてＬ＝１．２μｍ、Ｗ＝３０μｍ、ディプレッシ
ョン型ＭＯＳトランジスタのしきい値電圧ＶTO＝−０．
３Ｖに設定した。また図６に示した定電流回路のみ出力
電流のレンジを合わせるためにＶTO＝−０．１２Ｖに設
定した。現実的には、これらの抵抗等は設計段階で決定
され、ＣＭＯＳプロセスによって、温度依存のない定電
流回路が得られる。
セスにてＬ＝１．２μｍ、Ｗ＝３０μｍ、ディプレッシ
ョン型ＭＯＳトランジスタのしきい値電圧ＶTO＝−０．
３Ｖに設定した。また図６に示した定電流回路のみ出力
電流のレンジを合わせるためにＶTO＝−０．１２Ｖに設
定した。現実的には、これらの抵抗等は設計段階で決定
され、ＣＭＯＳプロセスによって、温度依存のない定電
流回路が得られる。
【００５９】図５により従来例の図６、図７に示す定電
流回路と比較して、本実施形態の図２に示す定電流回路
の温度依存性が低減される効果が認められた。
流回路と比較して、本実施形態の図２に示す定電流回路
の温度依存性が低減される効果が認められた。
【００６０】［第２の実施形態］本発明の第２の実施形
態として、その基本的構成は上記の通りであるが、定電
流回路３を構成する第２の電流源回路２についてさらに
説明する。その構成を図３に示す。
態として、その基本的構成は上記の通りであるが、定電
流回路３を構成する第２の電流源回路２についてさらに
説明する。その構成を図３に示す。
【００６１】本図において、新たに第３の電流源回路３
６を設ける。すなわち第３の電流源回路３６を構成する
ディプレッション型ＭＯＳトランジスタ１３のソース電
極は、抵抗３５を介してディプレッション型ＭＯＳトラ
ンジスタ１３のゲート電極、及び第２の電流源回路２を
構成するダイオード２１のアノード電極とディプレッシ
ョン型ＭＯＳトランジスタ１２のゲート電極に接続され
る。また、ダイオード２１のカソード電極は低位側電源
６に接続される。またディプレッション型ＭＯＳトラン
ジスタ１３のドレイン電極は、ダイオード用バイアス電
流印加端子４１に接続される。また、ディプレッション
型ＭＯＳトランジスタ１３，１２，１１の各サブストレ
ートは低位側電源６に接続される。またＭＯＳプロセス
における能動素子の製造が同一プロセスによって達成さ
れる。その他の構成は図２に示された第１の実施形態と
全く同じである。
６を設ける。すなわち第３の電流源回路３６を構成する
ディプレッション型ＭＯＳトランジスタ１３のソース電
極は、抵抗３５を介してディプレッション型ＭＯＳトラ
ンジスタ１３のゲート電極、及び第２の電流源回路２を
構成するダイオード２１のアノード電極とディプレッシ
ョン型ＭＯＳトランジスタ１２のゲート電極に接続され
る。また、ダイオード２１のカソード電極は低位側電源
６に接続される。またディプレッション型ＭＯＳトラン
ジスタ１３のドレイン電極は、ダイオード用バイアス電
流印加端子４１に接続される。また、ディプレッション
型ＭＯＳトランジスタ１３，１２，１１の各サブストレ
ートは低位側電源６に接続される。またＭＯＳプロセス
における能動素子の製造が同一プロセスによって達成さ
れる。その他の構成は図２に示された第１の実施形態と
全く同じである。
【００６２】第１の実施形態は、第２の電流源回路２に
おいてダイオード２１に順方向バイアス電流ＩFを印加
するため、ダイオード用バイアス電流印加端子４１から
抵抗３３を介してダイオード２１のアノード電極に接続
していた。しかし定電流回路３の消費電力を抑制するた
めには、ダイオード２１に印加する順方向バイアス電流
ＩFを制限する必要があり、そのためには抵抗３３を数
１００ｋΩから数ＭΩの高抵抗値に設定しなければなら
ないが、例えばチップ上に１ＭΩの拡散抵抗を形成する
ためには約０．２ｍｍ2の面積を必要とする。すなわち
チップ上に高抵抗値の抵抗３３を実現するためには抵抗
領域の面積が大きくなる欠点が生じ、チップ縮小化が困
難になる。
おいてダイオード２１に順方向バイアス電流ＩFを印加
するため、ダイオード用バイアス電流印加端子４１から
抵抗３３を介してダイオード２１のアノード電極に接続
していた。しかし定電流回路３の消費電力を抑制するた
めには、ダイオード２１に印加する順方向バイアス電流
ＩFを制限する必要があり、そのためには抵抗３３を数
１００ｋΩから数ＭΩの高抵抗値に設定しなければなら
ないが、例えばチップ上に１ＭΩの拡散抵抗を形成する
ためには約０．２ｍｍ2の面積を必要とする。すなわち
チップ上に高抵抗値の抵抗３３を実現するためには抵抗
領域の面積が大きくなる欠点が生じ、チップ縮小化が困
難になる。
【００６３】そこで本実施形態では高抵抗値の抵抗３３
よりチップ上の占有面積が小さく、抵抗３３と同じ機能
を有する代用抵抗３６を備えた第３の電流源回路３６を
設けている。この方法によって１ＭΩの拡散抵抗と比較
して約１／４の面積に縮小することができた。
よりチップ上の占有面積が小さく、抵抗３３と同じ機能
を有する代用抵抗３６を備えた第３の電流源回路３６を
設けている。この方法によって１ＭΩの拡散抵抗と比較
して約１／４の面積に縮小することができた。
【００６４】この代用抵抗３６にダイオード用バイアス
電流印加端子４１からディプレッション型ＭＯＳトラン
ジスタ１２を備えた負の温度依存性を有する第２の電流
源回路２と、正の温度依存性を有する第１の電流源回路
とにより、温度依存性を極めて小さくした第３の電流源
回路３６を得ることが出来る。
電流印加端子４１からディプレッション型ＭＯＳトラン
ジスタ１２を備えた負の温度依存性を有する第２の電流
源回路２と、正の温度依存性を有する第１の電流源回路
とにより、温度依存性を極めて小さくした第３の電流源
回路３６を得ることが出来る。
【００６５】このように第３の電流源回路３６を設ける
ことによって、高抵抗値の抵抗３３が不要になり、代用
抵抗３６のディプレッション型ＭＯＳトランジスタ１３
と、ＭＯＳトランジスタ１３のソースに接続された低抵
抗３５と、低抵抗３５の他端とＭＯＳトランジスタ１３
のゲートとを短絡した回路とによって、チップ縮小化が
可能になるという効果が得られる。
ことによって、高抵抗値の抵抗３３が不要になり、代用
抵抗３６のディプレッション型ＭＯＳトランジスタ１３
と、ＭＯＳトランジスタ１３のソースに接続された低抵
抗３５と、低抵抗３５の他端とＭＯＳトランジスタ１３
のゲートとを短絡した回路とによって、チップ縮小化が
可能になるという効果が得られる。
【００６６】［第３の実施形態］上記各実施形態では、
第２の電流源回路２のダイオード２１に順方向バイアス
電流ＩFを印加するために、第１の実施形態ではダイオ
ード用バイアス電流印加端子４１と抵抗３３を備え、第
２の実施形態ではダイオード用バイアス電流印加端子４
１と第３の電流源回路３６を備えているが、ダイオード
２１に印加する順方向バイアス電流ＩFを第１の電流源
回路１から供給することによって、これらの回路を削除
することができる。
第２の電流源回路２のダイオード２１に順方向バイアス
電流ＩFを印加するために、第１の実施形態ではダイオ
ード用バイアス電流印加端子４１と抵抗３３を備え、第
２の実施形態ではダイオード用バイアス電流印加端子４
１と第３の電流源回路３６を備えているが、ダイオード
２１に印加する順方向バイアス電流ＩFを第１の電流源
回路１から供給することによって、これらの回路を削除
することができる。
【００６７】そのための構成を、第３の実施形態として
図４に示す。本実施形態は第１の電流源回路１を構成す
るディプレッション型ＭＯＳトランジスタ１１のソース
電極は、抵抗３２を介してディプレッション型ＭＯＳト
ランジスタ１１のゲート電極及び第２の電流源回路２を
構成するダイオード２１のアノード電極、及びディプレ
ッション型ＭＯＳトランジスタ１２のゲート電極に接続
され、ダイオード２１のカソード電極は低位側電源６に
接続される。ディプレッション型ＭＯＳトランジスタ１
２のソース電極は抵抗３４を介して低位側電源６に接続
される。また、ディプレッション型ＭＯＳトランジスタ
１１，１２のサブストレートは低位側電源６に接続され
る。
図４に示す。本実施形態は第１の電流源回路１を構成す
るディプレッション型ＭＯＳトランジスタ１１のソース
電極は、抵抗３２を介してディプレッション型ＭＯＳト
ランジスタ１１のゲート電極及び第２の電流源回路２を
構成するダイオード２１のアノード電極、及びディプレ
ッション型ＭＯＳトランジスタ１２のゲート電極に接続
され、ダイオード２１のカソード電極は低位側電源６に
接続される。ディプレッション型ＭＯＳトランジスタ１
２のソース電極は抵抗３４を介して低位側電源６に接続
される。また、ディプレッション型ＭＯＳトランジスタ
１１，１２のサブストレートは低位側電源６に接続され
る。
【００６８】さらに第１の電流源回路１のディプレッシ
ョン型ＭＯＳトランジスタ１１と、第２の電流源回路２
のディプレッション型ＭＯＳトランジスタ１２における
ドレイン電極は、互いに結線接続されて抵抗３１から構
成される負荷回路４を介して高位側電源５に接続され
る。
ョン型ＭＯＳトランジスタ１１と、第２の電流源回路２
のディプレッション型ＭＯＳトランジスタ１２における
ドレイン電極は、互いに結線接続されて抵抗３１から構
成される負荷回路４を介して高位側電源５に接続され
る。
【００６９】ここで、第１の電流源回路１から正の温度
依存性を有する順方向バイアス電流ＩFがダイオード２
１に供給されるが、ダイオードの飽和電流ＩS、電子の
電荷ｑ、ダイオード２１の順方向電圧ＶF、ボルツマン
定数ｋ、温度Ｔとすると、下記式（８）にて定義される
ダイオードの電流−電圧特性から、ダイオード２１に供
給されるバイアス電流ＩFの変動に対する順方向電圧ＶF
の変化量は微少であることが判る。
依存性を有する順方向バイアス電流ＩFがダイオード２
１に供給されるが、ダイオードの飽和電流ＩS、電子の
電荷ｑ、ダイオード２１の順方向電圧ＶF、ボルツマン
定数ｋ、温度Ｔとすると、下記式（８）にて定義される
ダイオードの電流−電圧特性から、ダイオード２１に供
給されるバイアス電流ＩFの変動に対する順方向電圧ＶF
の変化量は微少であることが判る。
【００７０】 ＶF＝ｋＴ／ｑ｛ｌｏｇ（ＩF／ＩS）｝ ……（８） さらにダイオード２１の順方向電圧ＶFにおける温度特
性の変化量がこれらの変化量より大きいことは周知であ
る。
性の変化量がこれらの変化量より大きいことは周知であ
る。
【００７１】すなわち、第１の電流源回路１からダイオ
ード２１に順方向バイアス電流ＩFを供給した場合にお
いても、ダイオード２１の順方向電圧ＶFの温度特性が
有する負の温度依存性が支配的になる。さらに温度上昇
に従ってバイアス電流ＩFの変動に対する順方向電圧ＶF
の変化量の増加よりも、順方向電圧ＶFの温度特性変化
量の減少が著しいため、第２の電流源回路２の出力電流
Ｉ２は負の温度依存性を有することが判る。
ード２１に順方向バイアス電流ＩFを供給した場合にお
いても、ダイオード２１の順方向電圧ＶFの温度特性が
有する負の温度依存性が支配的になる。さらに温度上昇
に従ってバイアス電流ＩFの変動に対する順方向電圧ＶF
の変化量の増加よりも、順方向電圧ＶFの温度特性変化
量の減少が著しいため、第２の電流源回路２の出力電流
Ｉ２は負の温度依存性を有することが判る。
【００７２】よって、温度上昇により第１の電流源回路
１の電流が増加し、ｐｎ接合ダイオード２１の両端電圧
が負の温度依存特性故に小さくなり、第２の電流源回路
２が負の温度依存特性を有することから第２の電流源回
路２の電流が減少し、トータルとして第３の定電流回路
では、温度依存特性を一定とすることが可能となり、抵
抗３１の負荷回路４からの電流値が温度変化に対して一
定電流を供給することになる。
１の電流が増加し、ｐｎ接合ダイオード２１の両端電圧
が負の温度依存特性故に小さくなり、第２の電流源回路
２が負の温度依存特性を有することから第２の電流源回
路２の電流が減少し、トータルとして第３の定電流回路
では、温度依存特性を一定とすることが可能となり、抵
抗３１の負荷回路４からの電流値が温度変化に対して一
定電流を供給することになる。
【００７３】従って、第３の実施形態はダイオード２１
に順方向バイアス電流ＩFを印加するための電流源が不
要になる。
に順方向バイアス電流ＩFを印加するための電流源が不
要になる。
【００７４】しかも、本実施形態でダイオード２１に印
加する順方向バイアス電流ＩFは、第１の電流源回路１
から供給されるため、定電流回路３は出力電流以外に自
己消費する回路電流を必要とせず、定電流回路３の消費
電流を抑制できるという効果が得られるという相乗的な
効果を奏する。
加する順方向バイアス電流ＩFは、第１の電流源回路１
から供給されるため、定電流回路３は出力電流以外に自
己消費する回路電流を必要とせず、定電流回路３の消費
電流を抑制できるという効果が得られるという相乗的な
効果を奏する。
【００７５】なお、上記実施形態では２種類の電流源回
路の出力電流を合成して、高位側電源５に接続した負荷
回路４に定電流回路３の出力電流を供給しているが、こ
れに対して低位側電源６に負荷回路４が接続されている
場合においても、２種類の電流源回路から出力電流を合
成した定電流回路３の出力電流を、低位側の負荷回路に
供給してもよい。
路の出力電流を合成して、高位側電源５に接続した負荷
回路４に定電流回路３の出力電流を供給しているが、こ
れに対して低位側電源６に負荷回路４が接続されている
場合においても、２種類の電流源回路から出力電流を合
成した定電流回路３の出力電流を、低位側の負荷回路に
供給してもよい。
【００７６】
【発明の効果】このように、本発明によれば、正負の温
度依存性を有する２種類の電流源回路の出力電流を合成
する構成の定電流回路３は、ＭＯＳトランジスタとｐｎ
接合ダイオードの温度特性を利用することによって、Ｃ
ＭＯＳプロセスにおいても温度依存性を低減する効果が
得られた。
度依存性を有する２種類の電流源回路の出力電流を合成
する構成の定電流回路３は、ＭＯＳトランジスタとｐｎ
接合ダイオードの温度特性を利用することによって、Ｃ
ＭＯＳプロセスにおいても温度依存性を低減する効果が
得られた。
【００７７】さらに本発明によれば、ＣＭＯＳプロセス
によって、ｐｎ接合ダイオード、拡散抵抗、１段のディ
プレッション型ＭＯＳトランジスタとを、正・負の温度
依存性のある定電流源回路を形成できるので、高位側電
源に低電圧を印加した場合でも安定した定電流を供給す
ることができる。
によって、ｐｎ接合ダイオード、拡散抵抗、１段のディ
プレッション型ＭＯＳトランジスタとを、正・負の温度
依存性のある定電流源回路を形成できるので、高位側電
源に低電圧を印加した場合でも安定した定電流を供給す
ることができる。
【図１】本発明による定電流回路の基本的実施形態を示
すブロック構成図である。
すブロック構成図である。
【図２】本発明による定電流回路の第１の実施形態を示
す回路構成図である。
す回路構成図である。
【図３】本発明による定電流回路の第２の実施形態を示
す回路構成図である。
す回路構成図である。
【図４】本発明による定電流回路の第３の実施形態を示
す回路構成図である。
す回路構成図である。
【図５】第１，第２の従来例及び第１，第２，第３の実
施形態における定電流回路の特性図である。
施形態における定電流回路の特性図である。
【図６】定電流回路の第１の従来例を示す回路図であ
る。
る。
【図７】定電流回路の第２の従来例を示す回路図であ
る。
る。
【図８】定電流回路の第３の従来例を示す回路図であ
る。
る。
１ 第１の電流源回路 ２ 第２の電流源回路 ３、５１ 定電流回路 ４ 負荷回路 ５、７４ 高位側電源 ６ 低位側電源 １１、１２、１３、６１ ディプレッション型ＭＯＳト
ランジスタ ２１ ダイオード ３１〜３５、６２、６３ 抵抗 ３６ 第３の電流源回路 ４１ ダイオード用バイアス電流印加端子 ７１ エンハンスメント型ＭＯＳトランジスタ ７２、７３ バイポーラトランジスタ ７５ 出力電流端子 ７６ 電圧印加端子
ランジスタ ２１ ダイオード ３１〜３５、６２、６３ 抵抗 ３６ 第３の電流源回路 ４１ ダイオード用バイアス電流印加端子 ７１ エンハンスメント型ＭＯＳトランジスタ ７２、７３ バイポーラトランジスタ ７５ 出力電流端子 ７６ 電圧印加端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/24 H03F 1/30
Claims (3)
- 【請求項１】 ＭＯＳプロセスにより作製される正の温
度依存性を有する第１の電流源回路と負の温度依存性を
有する第２の電流源回路とを並列に結線接続された定電
流回路からなる半導体集積回路において、 前記第１の電流源回路はドレイン電極が負荷回路に接続
され、ソース電極が拡散抵抗を介してゲート電極と低位
側電源に接続された第１のディプレッション型ＭＯＳト
ランジスタからなり、前記第２の電流源回路は電流印加
端子から拡散抵抗Ａを介してバイアス電流が供給される
ことによって負の温度特性を得るｐｎ接合ダイオード
と、このｐｎ接合ダイオードのアノード電極にゲート電
極が接続され、ソース電極が拡散抵抗を介して前記ｐｎ
接合ダイオードのカソード電極と前記低位側電源に接続
され、前記負荷回路にドレイン電極が接続された第２の
ディプレッション型ＭＯＳトランジスタとからなり、 前記定電流回路の出力は前記第１の電流源回路と前記第
２の電流源回路の総電流値に等しく、その温度依存性が
低減された定電流出力は高位側電源と前記定電流回路の
間に接続される前記負荷回路に供給される ことを特徴と
する半導体集積回路。 - 【請求項２】 請求項１に記載された半導体集積回路に
おいて、 前記電流印加端子と前記ｐｎ接合ダイオードのアノード
電極間に接続された前記拡散抵抗Ａを置き換える回路と
して、ソース電極が拡散抵抗を介してゲート電極と前記
ｐｎ接合ダイオードのアノード電極に接続され、前記電
流印加端子にドレイン電極が接続された第３のディプレ
ッション型ＭＯＳトランジスタを有することを特徴とす
る半導体集積回路。 - 【請求項３】 ＭＯＳプロセスにより作製される正の温
度依存性を有する第１の電流源回路と負の温度依存性を
有する第２の電流源回路とを並列に結線接続された定電
流回路からなる半導体集積回路において、 前記第１の電流源回路はドレイン電極が負荷回路に接続
され、ソース電極が拡散抵抗を介してゲート電極に接続
された第１のディプレッション型ＭＯＳトランジスタか
らなり、前記第２の電流源回路はカソード電極が低位側
電源に接続され、前記第１のディプレッション型ＭＯＳ
トランジスタのゲート電極の接続点からバイアス電流が
供給されることによって負の温度特性を得るｐｎ接合ダ
イオードと、このｐｎ接合ダイオードのアノード電極が
ゲート電極に接続され、ソース電極が拡散抵抗を介して
前記低位側電源に接続され、ドレイン電極が前記負荷回
路に接続された第２のディプレッション型ＭＯＳトラン
ジスタとからなり、 前記定電流回路の出力は前記第１の電流源回路と前記第
２の電流源回路の総電流値に等しく、その温度依存性が
低減された定電流出力は高位側電源と前記定電流回路の
間に接続される前記負荷回路に供給される ことを特徴と
する半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13897199A JP3324562B2 (ja) | 1999-05-19 | 1999-05-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13897199A JP3324562B2 (ja) | 1999-05-19 | 1999-05-19 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000330656A JP2000330656A (ja) | 2000-11-30 |
| JP3324562B2 true JP3324562B2 (ja) | 2002-09-17 |
Family
ID=15234464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13897199A Expired - Fee Related JP3324562B2 (ja) | 1999-05-19 | 1999-05-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3324562B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4491405B2 (ja) * | 2004-11-15 | 2010-06-30 | 三星電子株式会社 | 抵抗素子のないバイアス電流発生回路 |
| JP2008015925A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
| JP2008152632A (ja) * | 2006-12-19 | 2008-07-03 | Ricoh Co Ltd | 基準電圧発生回路 |
| KR100848290B1 (ko) | 2006-12-29 | 2008-07-25 | 진옥상 | 정전류부하에 댐핑저항이 설치된 증폭기 |
| WO2011107160A1 (en) * | 2010-03-05 | 2011-09-09 | Epcos Ag | Bandgap reference circuit and method for producing the circuit |
| JP5849585B2 (ja) * | 2011-10-06 | 2016-01-27 | 富士電機株式会社 | 過電流検出回路 |
| JP5143943B1 (ja) * | 2011-11-04 | 2013-02-13 | シャープ株式会社 | 電力増幅回路 |
| CN104049666B (zh) * | 2014-06-17 | 2016-08-17 | 苏州捷芯威半导体有限公司 | 一种二端恒流器件 |
| JP2020177393A (ja) * | 2019-04-17 | 2020-10-29 | エイブリック株式会社 | 定電流回路及び半導体装置 |
-
1999
- 1999-05-19 JP JP13897199A patent/JP3324562B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000330656A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759513B2 (ja) | バンドギャップ基準回路 | |
| JP3386226B2 (ja) | 禁止帯幅基準電圧源を与える回路 | |
| US20090051342A1 (en) | Bandgap reference circuit | |
| JPH0613820A (ja) | エンハンスメント／デプリーション・モード・カスコード電流ミラー | |
| US8350553B2 (en) | Reference voltage generation circuit for supplying a constant reference voltage using a linear resistance | |
| US11614764B2 (en) | Bandgap reference circuit | |
| JPH03132812A (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| JP2006262348A (ja) | 半導体回路 | |
| JP3324562B2 (ja) | 半導体集積回路 | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| US5635869A (en) | Current reference circuit | |
| CN105824348A (zh) | 一种基准电压的电路 | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| US5793247A (en) | Constant current source with reduced sensitivity to supply voltage and process variation | |
| KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
| US11411494B2 (en) | Reference current source circuit | |
| CN101105698A (zh) | 带差参考电路 | |
| KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
| Liang et al. | A low‐voltage band‐gap reference circuit with second‐order analyses | |
| JPH0643953A (ja) | 基準電圧発生回路 | |
| KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JP2004310444A (ja) | 電圧発生回路 | |
| US20140197815A1 (en) | Tunneling current circuit | |
| JPS63246018A (ja) | 遅延回路 | |
| US20240248505A1 (en) | Reference current circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070705 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |