JPH0643953A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH0643953A JPH0643953A JP4123538A JP12353892A JPH0643953A JP H0643953 A JPH0643953 A JP H0643953A JP 4123538 A JP4123538 A JP 4123538A JP 12353892 A JP12353892 A JP 12353892A JP H0643953 A JPH0643953 A JP H0643953A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- electrode connected
- voltage
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Abstract
(57)【要約】
【目的】 本発明は基準電圧発生回路を提供する。
【構成】 本回路は一定電流を入力し基準電圧を発生
し、前記基準電圧と接地電圧の間に抵抗手段を連結し、
前記基準電圧が前記基準電流と前記抵抗手段の倍に出力
されるようにする基準電圧発生手段を備え、前記抵抗手
段をＭＯＳダイオードと前記基準電圧により制御される
ＭＯＳトランジスターを直列に連結し構成している。 【効果】 温度及び工程変化に鈍感で、電源電圧の変動
に無関係である。
し、前記基準電圧と接地電圧の間に抵抗手段を連結し、
前記基準電圧が前記基準電流と前記抵抗手段の倍に出力
されるようにする基準電圧発生手段を備え、前記抵抗手
段をＭＯＳダイオードと前記基準電圧により制御される
ＭＯＳトランジスターを直列に連結し構成している。 【効果】 温度及び工程変化に鈍感で、電源電圧の変動
に無関係である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
で、特に半導体装置の基準電圧発生回路に関するもので
ある。
で、特に半導体装置の基準電圧発生回路に関するもので
ある。
【０００２】
【従来の技術】基準電圧発生回路はディジタル及びアナ
ログ半導体装置に幅広く用いられている。一方、ＭＯＳ
集積回路で温度及び工程変化に無関係な基準電圧発生回
路の必要性が徐々に増加しつつある。そこで、バイポー
ラトランジスターを利用した定電圧回路や増加形ＭＯＳ
トランジスターや空乏形ＭＯＳトランジスターのスレシ
ョルド電圧の差を利用した回路が設計された。これらの
回路は、温度及び工程変化による基準電圧の変動を減ら
すことができるが追加工程が必要となり、基準電圧発生
回路での電力消費が大きくなる欠点を持っていた。
ログ半導体装置に幅広く用いられている。一方、ＭＯＳ
集積回路で温度及び工程変化に無関係な基準電圧発生回
路の必要性が徐々に増加しつつある。そこで、バイポー
ラトランジスターを利用した定電圧回路や増加形ＭＯＳ
トランジスターや空乏形ＭＯＳトランジスターのスレシ
ョルド電圧の差を利用した回路が設計された。これらの
回路は、温度及び工程変化による基準電圧の変動を減ら
すことができるが追加工程が必要となり、基準電圧発生
回路での電力消費が大きくなる欠点を持っていた。
【０００３】図１は従来の技術による基準電圧発生回路
の一例を示すものである。
の一例を示すものである。
【０００４】図１において、電源電圧ＶCCと基準電圧Ｖ
ref の間に連結された抵抗Ｒと、前記基準電圧Ｖref と
接地電圧ＶSSの間に多数のＰＭＯＳトランジスターから
構成されたダイオードを連結し、基準電圧Ｖref がＭＯ
Ｓトランジスターのスレショルド電圧Ｖt に比例するの
で、ＭＯＳトランジスターのスレショルド電圧Ｖt が温
度及び工程変化により変化することにより基準電圧Ｖ
ref が変化する欠点があった。
ref の間に連結された抵抗Ｒと、前記基準電圧Ｖref と
接地電圧ＶSSの間に多数のＰＭＯＳトランジスターから
構成されたダイオードを連結し、基準電圧Ｖref がＭＯ
Ｓトランジスターのスレショルド電圧Ｖt に比例するの
で、ＭＯＳトランジスターのスレショルド電圧Ｖt が温
度及び工程変化により変化することにより基準電圧Ｖ
ref が変化する欠点があった。
【０００５】図２は従来の技術による基準電圧発生回路
の他の例を示すものである。図２において、電源電圧Ｖ
CCと基準電圧Ｖref の間に連結された抵抗Ｒと、前記基
準電圧Ｖref に連結されたソース電極と、ドレーン電極
に連結されたゲート電極を持つＰＭＯＳトランジスター
から構成されたＭＯＳダイオードと、該ＭＯＳダイオー
ドのドレーン電極に連結されたソース電極と、基準電圧
Ｖref に連結されたゲート電極と、接地電圧ＶSSに連結
されたドレーン電極を持つＰＭＯＳトランジスターから
構成されている。したがって、ＮＭＯＳトランジスター
によるフィードバックループを利用して基準電圧Ｖref
を出力させる回路に基準電圧Ｖref はＰＭＯＳトランジ
スターのスレショルド電圧Ｖt とＮＭＯＳトランジスタ
ーによる電圧降下の和として現れる。もし、温度が上昇
し基準電圧Ｖref が落ちると、相対的にＮＭＯＳトラン
ジスターの抵抗が増加し基準電圧Ｖref を上昇させるこ
とになる。しかし、電源電圧の変動により基準電圧Ｖ
ref の値が敏感に変わる欠点があった。
の他の例を示すものである。図２において、電源電圧Ｖ
CCと基準電圧Ｖref の間に連結された抵抗Ｒと、前記基
準電圧Ｖref に連結されたソース電極と、ドレーン電極
に連結されたゲート電極を持つＰＭＯＳトランジスター
から構成されたＭＯＳダイオードと、該ＭＯＳダイオー
ドのドレーン電極に連結されたソース電極と、基準電圧
Ｖref に連結されたゲート電極と、接地電圧ＶSSに連結
されたドレーン電極を持つＰＭＯＳトランジスターから
構成されている。したがって、ＮＭＯＳトランジスター
によるフィードバックループを利用して基準電圧Ｖref
を出力させる回路に基準電圧Ｖref はＰＭＯＳトランジ
スターのスレショルド電圧Ｖt とＮＭＯＳトランジスタ
ーによる電圧降下の和として現れる。もし、温度が上昇
し基準電圧Ｖref が落ちると、相対的にＮＭＯＳトラン
ジスターの抵抗が増加し基準電圧Ｖref を上昇させるこ
とになる。しかし、電源電圧の変動により基準電圧Ｖ
ref の値が敏感に変わる欠点があった。
【０００６】
【発明が解決しようとする課題】本発明の目的は温度及
び工程変化に鈍感な半導体装置の基準電圧発生回路を提
供するところにある。
び工程変化に鈍感な半導体装置の基準電圧発生回路を提
供するところにある。
【０００７】本発明の他の目的は電源電圧の変動に鈍感
な半導体装置の基準電圧発生回路を提供するところにあ
る。
な半導体装置の基準電圧発生回路を提供するところにあ
る。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために本発明による基準電圧発生回路は基準電流発生
手段と、前記基準電圧発生回路の基準電圧と接地電圧の
間に抵抗手段を連結し前記基準電圧が前記基準電流と前
記抵抗手段の倍に出力されるようにする基準電圧発生手
段と、前記基準電流発生手段で発生する基準電流に比例
する電流を基準電圧発生手段に入力させるための電流ミ
ラー回路と、前記抵抗手段をＭＯＳダイオードと前記基
準電圧により制御されるＭＯＳトランジスターを直列に
連結し基準電圧が温度及び工程変化に鈍感に変動するよ
うにすることを特徴とする。
るために本発明による基準電圧発生回路は基準電流発生
手段と、前記基準電圧発生回路の基準電圧と接地電圧の
間に抵抗手段を連結し前記基準電圧が前記基準電流と前
記抵抗手段の倍に出力されるようにする基準電圧発生手
段と、前記基準電流発生手段で発生する基準電流に比例
する電流を基準電圧発生手段に入力させるための電流ミ
ラー回路と、前記抵抗手段をＭＯＳダイオードと前記基
準電圧により制御されるＭＯＳトランジスターを直列に
連結し基準電圧が温度及び工程変化に鈍感に変動するよ
うにすることを特徴とする。
【０００９】
【作用】本発明による基準電圧発生回路によると、温度
及び工程変化に鈍感に変化する。
及び工程変化に鈍感に変化する。
【００１０】
【実施例】以下、本発明に係る実施例を添付図面に従っ
て説明する。
て説明する。
【００１１】図３は本発明による基準電圧発生回路の回
路図を示すものである。
路図を示すものである。
【００１２】図３において、温度及び工程変化に鈍感な
基準電流を発生する前記基準電流発生回路１０は、電源
電圧ＶCCに連結されたソース電極と接地電圧に連結され
たゲート電極を持つＰＭＯＳトランジスターＭＰ４と、
前記ＰＭＯＳトランジスターＭＰ４のドレーン電極に連
結されたドレーン電極と、接地電圧に連結されたソース
電極を持つＮＭＯＳトランジスターＭＮ３と、前記電流
ミラー回路２０のＰＭＯＳトランジスターＭＰ１のドレ
ーン電極に連結されたドレーン電極と、前記ＮＭＯＳト
ランジスターＭＮ３のドレーン電極に連結されたゲート
電極と、前記ＮＭＯＳトランジスターＭＮ３のゲート電
極に連結されたソース電極を持つＮＭＯＳトランジスタ
ーＭＮ２と、前記ＮＭＯＳトランジスターＭＮ２のソー
ス電極に連結された抵抗Ｒ１と、前記抵抗Ｒ１に連結さ
れたドレーン電極と、接地電圧に連結されたゲート電極
と、ソース電極を持つＮＭＯＳトランジスターＭＮ４か
ら構成されている。基準電流発生回路１０と、前記基準
電流をミラー(mirror)するために電源電圧に連結された
ドレーン電極と、前記基準電流発生回路１０に連結され
たゲート電極と、ソース電極を持つＰＭＯＳトランジス
ターＭＰ１と、電源電圧に連結されたドレーン電極と、
前記ＰＭＯＳトランジスターＭＰ１のゲート電極に連結
されたゲート電極を持つＰＭＯＳトランジスターＭＰ２
からなる電流ミラー２０と、前記ＰＭＯＳトランジスタ
ーＭＰ２のドレーン電極と、基板と基準電圧出力端子に
連結されたソース電極と、ゲート電極とソース電極が共
通に連結されたＰＭＯＳトランジスターＭＰ３と、前記
ＰＭＯＳトランジスターＭＰ３のドレーン電極に連結さ
れたドレーン電極と、出力端子に連結されたゲート電極
と、接地電圧に連結されたソース電極を持つＮＭＯＳト
ランジスターＭＮ１からなる基準電圧発生回路３０から
構成されている。
基準電流を発生する前記基準電流発生回路１０は、電源
電圧ＶCCに連結されたソース電極と接地電圧に連結され
たゲート電極を持つＰＭＯＳトランジスターＭＰ４と、
前記ＰＭＯＳトランジスターＭＰ４のドレーン電極に連
結されたドレーン電極と、接地電圧に連結されたソース
電極を持つＮＭＯＳトランジスターＭＮ３と、前記電流
ミラー回路２０のＰＭＯＳトランジスターＭＰ１のドレ
ーン電極に連結されたドレーン電極と、前記ＮＭＯＳト
ランジスターＭＮ３のドレーン電極に連結されたゲート
電極と、前記ＮＭＯＳトランジスターＭＮ３のゲート電
極に連結されたソース電極を持つＮＭＯＳトランジスタ
ーＭＮ２と、前記ＮＭＯＳトランジスターＭＮ２のソー
ス電極に連結された抵抗Ｒ１と、前記抵抗Ｒ１に連結さ
れたドレーン電極と、接地電圧に連結されたゲート電極
と、ソース電極を持つＮＭＯＳトランジスターＭＮ４か
ら構成されている。基準電流発生回路１０と、前記基準
電流をミラー(mirror)するために電源電圧に連結された
ドレーン電極と、前記基準電流発生回路１０に連結され
たゲート電極と、ソース電極を持つＰＭＯＳトランジス
ターＭＰ１と、電源電圧に連結されたドレーン電極と、
前記ＰＭＯＳトランジスターＭＰ１のゲート電極に連結
されたゲート電極を持つＰＭＯＳトランジスターＭＰ２
からなる電流ミラー２０と、前記ＰＭＯＳトランジスタ
ーＭＰ２のドレーン電極と、基板と基準電圧出力端子に
連結されたソース電極と、ゲート電極とソース電極が共
通に連結されたＰＭＯＳトランジスターＭＰ３と、前記
ＰＭＯＳトランジスターＭＰ３のドレーン電極に連結さ
れたドレーン電極と、出力端子に連結されたゲート電極
と、接地電圧に連結されたソース電極を持つＮＭＯＳト
ランジスターＭＮ１からなる基準電圧発生回路３０から
構成されている。
【００１３】図３の回路において、基準電流Ｉref は次
のように現す。
のように現す。
【００１４】Ｉref ＝（ＶtMN3−ＶtMN4）／Ｒ１ ここで、ＶtMN3、ＶtMN4はそれぞれＮＭＯＳトランジス
ターＭＮ３，ＭＮ４のスレショルド電圧を示す。
ターＭＮ３，ＭＮ４のスレショルド電圧を示す。
【００１５】前記の式から、基準電流Ｉref はＮＭＯＳ
トランジスターＭＮ３，ＭＮ４のスレショルド電圧の差
に比例する。したがって、基準電流Ｉref は温度及び工
程変化に鈍感で、電源電圧に独立的である。
トランジスターＭＮ３，ＭＮ４のスレショルド電圧の差
に比例する。したがって、基準電流Ｉref は温度及び工
程変化に鈍感で、電源電圧に独立的である。
【００１６】前記基準電流Ｉref が電流ミラー回路２０
に流れると、基準電圧Ｖref は電源電圧へ独立的に基準
電流Ｉref により決定される。そして、基準電圧Ｖref
はＰＭＯＳトランジスターＭＰ３とＮＭＯＳトランジス
ターＭＮ１のスレショルド電圧の和として決定される。
に流れると、基準電圧Ｖref は電源電圧へ独立的に基準
電流Ｉref により決定される。そして、基準電圧Ｖref
はＰＭＯＳトランジスターＭＰ３とＮＭＯＳトランジス
ターＭＮ１のスレショルド電圧の和として決定される。
【００１７】図４は基準電流発生回路の電源電圧による
基準電流を示すもので、２Ｖまでは電流が線形的に増加
するが、それ以後は常に一定の電流を発生することが分
かる。
基準電流を示すもので、２Ｖまでは電流が線形的に増加
するが、それ以後は常に一定の電流を発生することが分
かる。
【００１８】また、本発明による基準電圧発生回路の温
度による基準電圧の変化を見てみると次の通りである。
度による基準電圧の変化を見てみると次の通りである。
【００１９】
【表１】
【００２０】
【発明の効果】したがって、本発明による基準電圧発生
回路は温度及び工程変化に鈍感で電源電圧の変動に無関
係である。
回路は温度及び工程変化に鈍感で電源電圧の変動に無関
係である。
【００２１】また、特別なマスクや追加される工程が不
必要になる。
必要になる。
【図１】 従来の技術による半導体装置の基準電圧発生
回路の一例を示すものである。
回路の一例を示すものである。
【図２】 従来の技術による半導体装置の基準電圧発生
回路の他の例を示すものである。
回路の他の例を示すものである。
【図３】 本発明による半導体装置の基準電圧発生回路
の回路図を示すものである。
の回路図を示すものである。
【図４】 本発明による基準電圧発生回路の電源電圧Ｖ
CCによる基準電流の変化を示すグラフである。
CCによる基準電流の変化を示すグラフである。
１０：基準電流発生回路 ２０：電流ミラー回路 ３０：基準電圧発生回路 Ｒ１，Ｒ：抵抗 ＭＰ１〜４：ＰＭＯＳトランジスター ＭＮ１〜４：ＮＭＯＳトランジスター Ｉref ：基準電流 Ｖref ：基準電圧
Claims (9)
- 【請求項１】 基準電流を発生するための基準電流発生
手段と、その出力端子と接地の間に抵抗手段を連結する
ことによりその基準電圧が前記基準電流と前記抵抗手段
の倍に出力されるようにする基準電圧発生手段と、基準
電流発生手段で発生する基準電流に比例する電流を前記
基準電圧発生手段に入力させるための電流ミラー回路と
を備えて、 前記抵抗手段をＭＯＳダイオードと前記基準電圧により
制御されるＭＯＳトランジスターを直列に連結し構成し
たことを特徴とする基準電圧発生回路。 - 【請求項２】 前記ＭＯＳダイオードは前記基準電圧と
基板にソース電極が連結され、ゲート電極とドレーン電
極が互いに連結された第１ＰＭＯＳトランジスターであ
ることを特徴とする請求項１記載の基準電圧発生回路。 - 【請求項３】 前記ＭＯＳトランジスターは前記基準電
圧に連結されたゲート電極と前記ＰＭＯＳトランジスタ
ーのドレーン電極に連結されたドレーン電極と接地電圧
に連結されたソース電極を持つＮＭＯＳトランジスター
であることを特徴とする請求項１記載の電圧発生回路。 - 【請求項４】 前記電流ミラー回路は前記電流ミラー回
路を構成するトランジスターの大きさにより基準電流発
生回路の基準電流より小さい量の電流を基準電圧発生回
路に流れるようにすることを特徴とする請求項１記載の
基準電圧発生回路。 - 【請求項５】 前記電流ミラー回路は電源電圧に連結さ
れたソース電極とゲート電極と共通に接続されたドレー
ン電極を持つ第２ＰＭＯＳトランジスターと、電源電圧
に連結されたソース電極と前記第２ＰＭＯＳトランジス
ターのゲート電極に連結されたゲート電極と、前記第１
ＰＭＯＳトランジスターのソース電極に連結されたドレ
ーン電極を持つ第３ＰＭＯＳトランジスターから構成さ
れたことを特徴とする請求項２又は４記載の基準電圧発
生回路。 - 【請求項６】 前記基準電流発生回路は電源電圧に連結
されたソース電極と接地電圧に連結されたゲート電極を
持つ第４ＰＭＯＳトランジスターと、前記第４ＰＭＯＳ
トランジスターのドレーン電極に連結されたドレーン電
極と接地電圧に連結されたソース電極持つ第２ＮＭＯＳ
トランジスターと、前記電流ミラー回路の第２ＰＭＯＳ
トランジスターのドレーン電極に連結されたドレーン電
極と、前記第２ＮＭＯＳトランジスターのドレーン電極
に連結されたゲート電極と、前記第２ＮＭＯＳトランジ
スターのゲート電極に連結されたソース電極を持つ第３
ＮＭＯＳトランジスターと、前記第３ＮＭＯＳトランジ
スターのソース電極に連結された抵抗と、前記抵抗に連
結されたドレーン電極と、ソース電極とゲート電極が接
地電圧に連結された第４ＮＭＯＳトランジスターから構
成されたことを特徴とする請求項５記載の基準電圧発生
回路。 - 【請求項７】 一定の基準電流を入力し基準電圧を発生
し、その出力端と接地の間に抵抗手段を連結することに
より前記基準電圧が前記基準電流と前記抵抗手段の抵抗
の倍に出力されるようにする基準電圧発生手段を備え
て、前記抵抗手段をＭＯＳダイオードと前記基準電圧に
より制御されるＭＯＳトランジスターを直列に連結し構
成したことを特徴とする基準電圧発生回路。 - 【請求項８】 前記ＭＯＳダイオードは前記基準電圧と
基板に連結されたソース電極と、ゲート電極とドレーン
電極が共通接続されたＰＭＯＳトランジスターであるこ
とを特徴とする請求項７記載の基準電圧発生回路。 - 【請求項９】 前記ＭＯＳトランジスターは前記基準電
圧に連結されたゲート電極と、前記ＰＭＯＳトランジス
ターのドレーン電極に連結されたドレーン電極と接地電
圧に連結されたソース電極を持つＮＭＯＳトランジスタ
ーであることを特徴とする請求項７記載の基準電圧発生
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992-004474 | 1992-03-18 | ||
| KR1019920004474A KR950010284B1 (ko) | 1992-03-18 | 1992-03-18 | 기준전압 발생회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0643953A true JPH0643953A (ja) | 1994-02-18 |
Family
ID=19330566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4123538A Pending JPH0643953A (ja) | 1992-03-18 | 1992-05-15 | 基準電圧発生回路 |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH0643953A (ja) |
| KR (1) | KR950010284B1 (ja) |
| DE (1) | DE4214106A1 (ja) |
| FR (1) | FR2688904B1 (ja) |
| GB (1) | GB2265478B (ja) |
| IT (1) | IT1254948B (ja) |
| TW (1) | TW250603B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011107800A (ja) * | 2009-11-13 | 2011-06-02 | Mitsumi Electric Co Ltd | 参照電圧発生回路および受信回路 |
| CN107015594A (zh) * | 2017-05-30 | 2017-08-04 | 长沙方星腾电子科技有限公司 | 一种偏置电流产生电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9423034D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A reference circuit |
| EP0733959B1 (en) * | 1995-03-24 | 2001-06-13 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Circuit for generating a reference voltage and detecting an undervoltage of a supply voltage and corresponding method |
| KR100496792B1 (ko) * | 1997-09-04 | 2005-09-08 | 삼성전자주식회사 | 기준전압발생회로 |
| US6242972B1 (en) * | 1999-10-27 | 2001-06-05 | Silicon Storage Technology, Inc. | Clamp circuit using PMOS-transistors with a weak temperature dependency |
| KR101133758B1 (ko) * | 2005-01-19 | 2012-04-09 | 삼성전자주식회사 | 센서 및 이를 구비한 박막 트랜지스터 표시판 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199219A (ja) * | 1987-11-13 | 1989-08-10 | General Electric Co <Ge> | Ｃｍｏｓ分圧回路 |
| JPH0378810A (ja) * | 1989-08-23 | 1991-04-04 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56121114A (en) * | 1980-02-28 | 1981-09-22 | Seiko Instr & Electronics Ltd | Constant-current circuit |
| US4464588A (en) * | 1982-04-01 | 1984-08-07 | National Semiconductor Corporation | Temperature stable CMOS voltage reference |
| US4446383A (en) * | 1982-10-29 | 1984-05-01 | International Business Machines | Reference voltage generating circuit |
| GB2214333B (en) * | 1988-01-13 | 1992-01-29 | Motorola Inc | Voltage sources |
| KR920004587B1 (ko) * | 1989-10-24 | 1992-06-11 | 삼성전자 주식회사 | 메모리장치의 기준전압 안정화회로 |
-
1992
- 1992-03-18 KR KR1019920004474A patent/KR950010284B1/ko not_active IP Right Cessation
- 1992-04-10 TW TW081102803A patent/TW250603B/zh active
- 1992-04-29 DE DE4214106A patent/DE4214106A1/de not_active Withdrawn
- 1992-04-29 IT ITMI921017A patent/IT1254948B/it active IP Right Grant
- 1992-04-29 FR FR9205286A patent/FR2688904B1/fr not_active Expired - Fee Related
- 1992-04-29 GB GB9209196A patent/GB2265478B/en not_active Expired - Fee Related
- 1992-05-15 JP JP4123538A patent/JPH0643953A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199219A (ja) * | 1987-11-13 | 1989-08-10 | General Electric Co <Ge> | Ｃｍｏｓ分圧回路 |
| JPH0378810A (ja) * | 1989-08-23 | 1991-04-04 | Toshiba Corp | 半導体集積回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011107800A (ja) * | 2009-11-13 | 2011-06-02 | Mitsumi Electric Co Ltd | 参照電圧発生回路および受信回路 |
| CN107015594A (zh) * | 2017-05-30 | 2017-08-04 | 长沙方星腾电子科技有限公司 | 一种偏置电流产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI921017A0 (it) | 1992-04-29 |
| ITMI921017A1 (it) | 1993-10-29 |
| KR930020658A (ko) | 1993-10-20 |
| FR2688904B1 (fr) | 1994-06-03 |
| KR950010284B1 (ko) | 1995-09-12 |
| TW250603B (ja) | 1995-07-01 |
| FR2688904A1 (fr) | 1993-09-24 |
| GB2265478A (en) | 1993-09-29 |
| GB9209196D0 (en) | 1992-06-17 |
| IT1254948B (it) | 1995-10-11 |
| DE4214106A1 (de) | 1993-09-23 |
| GB2265478B (en) | 1996-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815941B2 (en) | Bandgap reference circuit | |
| JP3575453B2 (ja) | 基準電圧発生回路 | |
| KR100400304B1 (ko) | 커런트 미러형의 밴드갭 기준전압 발생장치 | |
| KR100738964B1 (ko) | 밴드갭 기준전압 발생 회로 | |
| JP3321246B2 (ja) | 電流制御電圧発生回路 | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| JPH0342709A (ja) | 基準電圧発生回路 | |
| JPH0951266A (ja) | 基板電圧を所望の値に維持するための回路及び方法 | |
| JP2005173905A (ja) | 基準電源回路 | |
| JPH05173659A (ja) | バンドギャップ参照回路装置 | |
| KR20120056222A (ko) | 정전류 회로 및 기준 전압 회로 | |
| JP4787877B2 (ja) | 基準電流回路、基準電圧回路、およびスタートアップ回路 | |
| KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
| JP4476323B2 (ja) | 基準電圧発生回路 | |
| JP2008152632A (ja) | 基準電圧発生回路 | |
| JPH0643953A (ja) | 基準電圧発生回路 | |
| CN110166029B (zh) | 一种迟滞比较器电路 | |
| JP4868868B2 (ja) | 基準電圧発生回路 | |
| JPH0675648A (ja) | 基準電流発生回路 | |
| KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
| CN114610108A (zh) | 偏置电流生成电路 | |
| CN113885639A (zh) | 基准电路、集成电路及电子设备 | |
| JP2004310444A (ja) | 電圧発生回路 | |
| JP3227711B2 (ja) | 基準電圧発生回路 | |
| CN115185329B (zh) | 一种带隙基准结构 |