JP2011107800A - 参照電圧発生回路および受信回路 - Google Patents

Abstract

【課題】 電源電圧依存性および温度依存性の低い参照電圧発生回路を提供し、もって受信感度の良好な受信回路を実現する。
【解決手段】 受信回路は、ＡＭＩ符号化された一対の信号を増幅する差動増幅回路（１１）と、差動増幅回路の出力と所定の参照電圧とを比較して入力信号の論理レベルを判別する受信データ判定回路（１２）と、前記参照電圧を発生する参照電圧発生回路（１３）とを備え、参照電圧発生回路は電源電圧を基準にした温度依存性の低い参照電圧を発生するように構成した。
【選択図】図１

Description

本発明は、コンパレータに供給する参照電圧（比較電圧）を発生する参照電圧発生回路さらには電源電圧変動や温度変動の影響を受けにくい参照電圧発生回路およびそれを用いた受信回路に利用して有効な技術に関する。

家電機器間の通信規格としてＨＢＳ（Home Bus System）がある。ＨＢＳには、伝送路としてツイステッドペア線を使用し、該伝送路上のデジタル信号の伝送にＡＭＩ（Alternate Mark Inversion）符号化された信号（以下、ＡＭＩ信号という）を用いるものがある。ＡＭＩ信号は、ゼロ、プラス、マイナスの３値で構成され、この信号を用いた通信においては、論理「０」をゼロで表し、論理「１」は極性を交互に変えて表すことでデータを伝送する。これにより、伝送波形が交流信号に近くなり、ノイズに強くなり安定したデータ伝送が可能になるという利点がある。なお、論理「１」の極性は、論理「０」の電位に対して正と負の極性であり、論理「０」の電位は０Ｖに限定されるものでなく、例えば５Ｖなどの電位を選択してもよい。

従来、ＨＢＳを適用したシステムを構成する機器に実装され、機器間の通信機能を担うデバイスとして、ＨＢＳドライバ・レシーバＩＣ（半導体集積回路）が提供されている。該ＩＣには、伝送線上へＡＭＩ信号を生成して送信する送信ドライブ回路のほか、伝送線上のＡＭＩ信号の論理レベルを判別して受信データを再生する受信回路が内蔵されており、受信回路は所定の参照電圧（比較電圧）と受信信号とを比較して論理レベルを判別するコンパレータと、上記参照電圧を発生する参照電圧発生回路とを備えている。

参照電圧発生回路は、一定の電流を流す定電流回路と該定電流回路のバイアス電圧を生成するバイアス回路（定電圧回路、基準電圧）と、定電流回路で生成された電流を電圧に変換して参照電圧とする電流−電圧変換回路などにより構成される。このような参照電圧発生回路としては、例えば特許文献１に記載されているものがある。また、ＨＢＳを適用したシステムにおける受信回路に関する発明としては、例えば特許文献２に記載されているものがある。

特開２００３−２０７５２７号公報 特開２００７−３１８６３２号公報

ＨＢＳが適用されるシステムにおいては、伝送路の長さが非常に長く例えば数１０ｍ以上になる場合があり、伝送信号の波形がなまったり振幅が小さくなったりすることがある。また、ＨＢＳで接続される機器が空気調和装置のように消費電力の大きなコンプレッサ等の負荷を備え、負荷が起動と停止を繰り返す機器である場合、負荷の起動時や停止時に電流が急激に変化して電源電圧が変動し、受信回路では参照電圧が変化して受信データを誤って判定するおそれがある。

そのため、かかる機器間の通信にＨＢＳ方式が採用された場合、受信回路に用いられる参照電圧発生回路は、電源電圧が変動しても安定した参照電圧を発生することが望まれる。本発明者らは、そのような受信回路における参照電圧発生回路として、図５に示すような回路を考え、検討した。

図５に示す回路は、伝送路からＡＭＩ符号化された差動入力信号を受けて増幅する差動増幅部１１と、該差動増幅部１１で増幅された信号と参照電圧Ｖrefとを比較して受信データを判定する受信データ判定部１２と、参照電圧Ｖrefを発生する参照電圧発生部１３とから構成されている。参照電圧発生部１３は、電源電圧端子ＶＤＤと接地電位点ＧＮＤとの間に直列に接続された抵抗Ｒ１および絶縁ゲート型電界効果トランジスタ（以下、ＭＯＳトランジスタと称する）Ｍ０と、抵抗Ｒ１とＭＯＳトランジスタＭ０との接続ノードＮ１にゲート端子が接続されたＭＯＳトランジスタＭ１および該Ｍ１のソース端子と接地電位点ＧＮＤとの間に接続された抵抗Ｒ３と、Ｍ１のドレイン端子と電源電圧端子ＶＤＤとに接続されたＭＯＳトランジスタＭ２と、該Ｍ２とカレントミラー接続されたＭＯＳトランジスタＭ３とを備え、Ｍ１とＲ３との接続ノードＮ２にＭＯＳトランジスタＭ０のゲート端子が接続されて、Ｍ２の電流Ｉ１をＭ３に転写して、Ｍ３から定電流Ｉ２を流すように構成された定電流回路を有する。

そして、この定電流回路から流される定電流Ｉ２をＭ４，Ｍ５からなるカレントミラー回路で折り返して抵抗Ｒ７に流して電圧に変換することによって、電源電圧ＶDDを基準とする参照電圧Ｖrefを発生するように構成されている。

図５の参照電圧発生回路においては、定電流回路のＭＯＳトランジスタＭ１の電流Ｉ１が、抵抗Ｒ３の抵抗値とノードＮ２の電位Ｖ２によってＩ１＝Ｖ２／Ｒ３のように決まる。ここで、ノードＮ２の電位Ｖ２は、接地電位ＧＮＤよりもＭＯＳトランジスタのしきい値電圧Ｖth分だけ高い電位に固定される、つまりＶ２＝一定であるため、抵抗Ｒ３およびＭ１，Ｍ２に定電流Ｉ１を流すことができる。しかも、電位Ｖ２は接地電位ＧＮＤを基準にして決まるため、電源電圧が変動しても電位Ｖ２はほぼ一定であるので、電流Ｉ１はほとんど変化しない。その結果、電流Ｉ１に比例した電流Ｉ２さらには抵抗Ｒ７に流れる電流Ｉ３も変動せず、参照電圧Ｖref（＝Ｉ３・Ｒ７）は電源電圧が変動しても電源電圧に対する相対的な電位はほとんど変化することがない、電源電圧依存性が低いという利点を有する。

しかしながら、図５に示す回路は、ノードＮ２の電位Ｖ２が、ＭＯＳトランジスタＭ０のしきい値電圧Ｖthで決まるようになっており、ＭＯＳトランジスタのＶthは温度係数が小さいためＭ０によるノードＮ２の電位Ｖ２への影響は少ないが、Ｍ１と直列に接続されている抵抗Ｒ３の温度特性によって、周囲温度が変化すると抵抗Ｒ３の抵抗値が変化して、図４（ａ）に破線Ｂ１で示すように電流Ｉ１も比較的大きく変化し、それによって参照電圧Ｖrefが変動してしまう。

要するに、図５に示す回路にあっては、参照電圧Ｖrefが周囲温度に依存して変化する。そして、Ｖrefが変化すると受信回路の受信感度が低下し、受信信号のレベルを正しく判別することができなくなって受信データエラーを起こし易くなるという不具合があることが明らかとなった。なお、差動増幅部１１から受信データ判定部１２へ供給される信号をＶi1、Ｖi2で表すと、受信感度は、Ｖi1＜ＶrefかつＶi2＜ＶrefのときのＶi1とＶi2との電位差で定義され、この電位差の変動が小さいほど受信感度が良好とされる。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、電源電圧依存性および温度依存性の低い参照電圧発生回路を提供し、もって受信感度の良好な受信回路を実現することにある。

この発明の他の目的は、参照電圧発生回路を該回路により生成される参照電圧の温度依存性を調整し易いような回路形式にして、受信感度の良好な受信回路を容易に設計することができる参照電圧発生回路を提供することにある。

上記目的を達成するため請求項１に記載の発明に係る参照電圧発生回路は、
電源電圧端子と定電位点との間に直列形態に接続された第１抵抗素子およびバイポーラ・トランジスタと、
前記第１抵抗素子と前記バイポーラ・トランジスタとの接続ノードにゲート端子が接続された第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのソース端子と定電位点との間に直列形態に接続された第２抵抗素子と、
前記第１ＭＯＳトランジスタのドレイン端子と電源電圧端子との間に接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタとカレントミラー接続された第３ＭＯＳトランジスタと、を有する定電流回路を備え、
該定電流回路で生成された定電流もしくはそれに比例した電流を電圧に変換することによって参照電圧を発生するように構成した。

上記した構成によれば、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖ_BEが負の温度特性を有するため、第２抵抗素子の負の温度特性による第１ＭＯＳトランジスタと第２抵抗素子との接続ノードの電位を負の温度特性とすることができ、それによって定電流回路で生成される定電流さらには参照電圧の温度変動を抑えることができる。

ここで、望ましくは、前記バイポーラ・トランジスタのエミッタ端子と定電位点との間に第３抵抗素子を接続した構成とする。これにより、第３抵抗素子の温度特性で第１ＭＯＳトランジスタと第２抵抗素子との接続ノードの電位の変化を第２抵抗素子の負の温度特性と同等にすることができる。すなわち、生成される参照電圧の温度依存性を調整し易い回路形式を有する参照電圧発生回路を実現できる。

さらに、望ましくは、前記バイポーラ・トランジスタは、
ＣＭＯＳプロセスにより形成されるＮチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるコレクタ領域およびエミッタ領域と、
ＣＭＯＳプロセスにより形成されるＰチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるベース領域と、
を有し、前記コレクタ領域と前記エミッタ領域との間に前記ベース領域が配置された構造を有するように構成する。これにより、ＣＭＯＳプロセスよりも複雑なＢｉ−ＣＭＯＳプロセスを使用することなくバイポーラ・トランジスタを有する参照電圧発生回路やそれを有する受信回路を製造することができ、それによってコストアップを抑えることができる。

また、本願の他の発明に係る受信回路は、
ＡＭＩ符号化された一対の入力信号を増幅する差動増幅回路と、
前記差動増幅回路の出力と所定の参照電圧とを比較して前記入力信号の論理レベルを判別する受信データ判定回路と、
前記電源電圧端子の電源電圧を基準にして前記参照電圧を発生する参照電圧発生回路と、を備え、前記参照電圧発生回路は、
電源電圧端子と定電位点との間に直列形態に接続された第１抵抗素子およびバイポーラ・トランジスタと、
前記第１抵抗素子と前記バイポーラ・トランジスタとの接続ノードにゲート端子が接続された第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのソース端子と定電位点との間に直列形態に接続された第２抵抗素子と、
前記第１ＭＯＳトランジスタのドレイン端子と電源電圧端子との間に接続された第２ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタとカレントミラー接続された第３ＭＯＳトランジスタと、を有する定電流回路を備え、
該定電流回路で生成された定電流もしくはそれに比例した電流を電圧に変換することによって前記参照電圧を発生するように構成した。

上記した構成によれば、参照電圧発生回路は電源電圧を基準にした参照電圧を発生するため、受信データ判定回路における相対的な判定レベルを電源電圧の変動に関わらず一定に保持することができ、受信データの誤判定を減らすことができる。また、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖ_BEが負の温度特性を有するため、第２抵抗素子の負の温度特性により、第１ＭＯＳトランジスタに流れる電流の温度特性を減殺することができ、それによって定電流回路で生成される定電流さらには参照電圧の温度変動を抑えることができる。

また、望ましくは、前記バイポーラ・トランジスタのエミッタ端子と定電位点との間に第３抵抗素子を接続する。これにより、第３抵抗素子の温度特性で第１ＭＯＳトランジスタと第２抵抗素子との接続ノードの電位の変化をさらに第２抵抗素子の負の温度変動に近づけることができる。すなわち、生成される参照電圧の温度依存性を調整し易い回路形式を有し、受信感度の良好な受信回路を容易に設計することができる参照電圧発生回路を実現できる。

さらに、望ましくは、前記バイポーラ・トランジスタは、
ＣＭＯＳプロセスにより形成されるＮチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるコレクタ領域およびエミッタ領域と、
ＣＭＯＳプロセスにより形成されるＰチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるベース領域と、
を有し、前記コレクタ領域と前記エミッタ領域との間に前記ベース領域が配置された構造を有するように構成する。これにより、ＣＭＯＳプロセスよりも複雑なＢｉ−ＣＭＯＳプロセスを使用することなくバイポーラ・トランジスタを有する参照電圧発生回路やそれを有する受信回路を製造することができ、それによってコストアップを抑えることができる。

本発明によれば、電源電圧依存性および温度依存性の低い参照電圧発生回路を実現し、これによって受信感度の良好な受信回路を実現することができる。また、参照電圧発生回路を該回路により生成される参照電圧の温度依存性を調整し易いような回路形式にして、受信感度の良好な受信回路を容易に設計することができる参照電圧発生回路を実現できるという効果がある。

本発明をＨＢＳドライバ・レシーバＩＣに内蔵される受信回路に適用した場合の第１の実施形態を示す回路図である。 実施形態の受信回路において受信データ判定部の判定に使用される参照電圧を発生する参照電圧発生回路を構成するバイポーラ・トランジスタのデバイス構造の例を示す断面図である。 本発明をＨＢＳドライバ・レシーバＩＣに内蔵される受信回路に適用した場合の第２の実施形態を示す回路図である。 （ａ）は参照電圧発生回路内のバイアス回路に流れる電流の温度依存性を示す特性図、（ｂ）は実施形態の参照電圧発生回路を使用した受信回路における受信感度の温度依存性を示す特性図である。 本発明に先立って検討したＨＢＳドライバ・レシーバＩＣに内蔵される受信回路に使用する参照電圧発生回路の構成を示す回路図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１には、ＨＢＳ（Home Bus System）を適用したシステムを構成する機器に実装され、機器間の通信機能を担うＨＢＳドライバ・レシーバＩＣに内蔵される受信回路の第１の実施形態が示されている。

本実施形態の受信回路は、伝送路からＡＭＩ（Alternate Mark Inversion）符号化された差動入力信号を受けて増幅する差動増幅部１１と、該差動増幅部１１で増幅された信号と参照電圧Ｖrefとを比較して受信データを判定する受信データ判定部１２と、上記参照電圧Ｖrefを発生する参照電圧発生部１３とを備えている。

差動増幅部１１は、ベース端子がそれぞれＡＭＩ信号の入力端子ＩＮ１，ＩＮ２に接続された一対のバイポーラ・トランジスタからなる入力差動トランジスタＱ１，Ｑ２と、該トランジスタＱ１，Ｑ２のコレクタと電源電圧端子ＶＤＤとの間に接続された負荷抵抗Ｒ４，Ｒ５と、入力差動トランジスタＱ１，Ｑ２のエミッタと定電位点としての接地電位点ＧＮＤとの間に接続された定電流用ＭＯＳトランジスタＭ６，Ｍ７と、入力差動トランジスタＱ１，Ｑ２のエミッタ端子間に接続された抵抗Ｒ６とから構成されている。入力差動トランジスタＱ１，Ｑ２は、バイポーラ・トランジスタの代わりにＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）を用いてもよい。

受信データ判定部１２は、差動増幅部１１の差動出力が非反転入力端子に入力され、反転入力端子に入力される参照電圧Ｖrefと比較する一対のコンパレータ２１，２２と、コンパレータ２１，２２の出力を入力とするＮＯＲゲート２３とから構成されている。受信データ判定部１２は、差動増幅部１１に入力される一対のＡＭＩ信号がほぼ同一レベルのときはコンパレータ２１，２２の出力が共にロウレベルとなり、ＮＯＲゲート２３からハイレベル（論理「１」）の信号を出力する。また、受信データ判定部１２は、差動増幅部１１に入力される一対のＡＭＩ信号が互いに極性の異なる信号であるときにコンパレータ２１，２２の出力の一方がハイレベルとなり、ＮＯＲゲート２３からロウレベル（論理「０」）の信号を出力する。従って、ＮＯＲゲート２３の出力を反転することで、正規の受信データとすることができる。

参照電圧発生部１３は、電源電圧端子ＶＤＤと接地電位点ＧＮＤとの間に直列形態に接続された電流−電圧変換用の抵抗Ｒ７および定電流用ＭＯＳトランジスタＭ５と、該定電流用ＭＯＳトランジスタＭ５のゲートバイアス電圧Ｖｂを与えるバイアス回路３１とから構成されている。そして、該バイアス回路３１から出力されるバイアス電圧Ｖｂが、定電流用ＭＯＳトランジスタＭ５および前記差動増幅部１１の定電流用ＭＯＳトランジスタＭ６，Ｍ７のゲート端子に共通に印加され、Ｍ５，Ｍ６，Ｍ７に流れる電流がバイアス電圧Ｖｂに応じて決定されるように構成されている。具体的には、バイアス回路３１の出力部の電流−電圧変換用のＭＯＳトランジスタＭ４と上記定電流用ＭＯＳトランジスタＭ５，Ｍ６，Ｍ７とがカレントミラー接続されており、Ｍ４とＭ５，Ｍ６，Ｍ７とのサイズ比に応じて、バイアス回路３１の出力電流Ｉ２に比例した電流がＭ５，Ｍ６，Ｍ７に流れるようにされる。なお、差動増幅部１１のＭ６とＭ７は同一サイズにされる。

この実施例（図１）のバイアス回路３１は、図５に示す回路におけるＮチャネル型ＭＯＳトランジスタＭ０をＮＰＮバイポーラ・トランジスタＱ０に置き換えたものに相当しており、電源電圧端子ＶＤＤと接地電位点ＧＮＤとの間に直列に接続された抵抗Ｒ１およびバイポーラ・トランジスタＱ０と、Ｒ１とＱ０との接続ノードＮ１にゲート端子が接続されたＭＯＳトランジスタＭ１および該Ｍ１のソース端子と接地電位点ＧＮＤとの間に接続された抵抗Ｒ３と、Ｍ１のドレイン端子と電源電圧端子ＶＤＤとの間に接続されたＰチャネル型ＭＯＳトランジスタＭ２と、Ｍ２とカレントミラー接続されたＰチャネル型ＭＯＳトランジスタＭ３とを備え、Ｍ１とＲ３との接続ノードＮ２にバイポーラ・トランジスタＱ０のベース端子が接続されて、Ｍ１の電流Ｉ１をＭ２，Ｍ３のカレントミラーでＭ３に転写して、Ｍ３から定電流Ｉ２を流すように構成された定電流回路を有する。

そして、この定電流回路から流される定電流Ｉ２を、ゲートとドレインが結合されたＮチャネル型ＭＯＳトランジスタＭ４で電圧に変換することによってバイアス電圧Ｖｂを生成し、Ｍ４とカレントミラー接続されたＮチャネル型ＭＯＳトランジスタＭ５によって定電流Ｉ２に比例した電流Ｉ３を抵抗Ｒ７に流して電圧に変換することによって、電源電圧ＶDDを基準とする参照電圧Ｖrefを発生するように構成されている。

この実施形態においては、図５の回路におけるＭＯＳトランジスタＭ０の代わりに、バイポーラ・トランジスタＱ０を使用している。ＭＯＳトランジスタのしきい値電圧Ｖｔｈは温度係数がＭＯＳトランジスタのＷ／Ｌのサイズ比により変動するため、図５の回路ではプロセスばらつきによりノードＮ２の電位Ｖ２の温度変動量がばらつきを持ち、第１ＭＯＳトランジスタに流れる電流の温度特性が変化し、参照電圧Ｖrefが変化するおそれがあった。これに対し、図１の回路においては、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖ_BEの温度係数が一定であるため、抵抗Ｒ３の負の温度特性によりＭＯＳトランジスタＭ１に流れる電流の温度変動を小さくすることができ、参照電圧Ｖrefの変化を抑えることができる。

具体的には、例えば温度が上昇して抵抗Ｒ３の抵抗値が減少すると抵抗Ｒ３に流れる電流Ｉ１が増加しようとするが、このときバイポーラ・トランジスタＱ０のＶ_BEが負の温度特性を有するため、温度上昇に応じてＶ_BEが小さくなる。そのため、ＭＯＳトランジスタＭ２，Ｍ３に流れる電流をＩ１は、温度が変化しても図５の回路に比べて変化が小さくなり、ノードＮ２の電位Ｖ２の変化ひいては参照電圧Ｖrefの変化を抑制することができるようになる。また、この実施形態においては、バイアス回路３１で生成された安定したバイアス電圧Ｖｂによって差動増幅部１１の定電流用ＭＯＳトランジスタＭ６，Ｍ７がバイアスされているため、差動増幅回路の電流すなわち差動増幅回路の増幅率の温度変動を抑制する効果が得られる。

しかも、本実施形態では、電源電圧ＶDDを基準とする参照電圧Ｖrefを発生するように構成されているため、受信データ判定部１２における判定精度すなわち受信感度を向上させることができる。その理由は、電源電圧ＶDDが変動すると差動増幅部１１の出力レベルが変化するが、電源電圧の変化に応じて参照電圧Ｖrefも変化することで、相対的な判定レベルを電源電圧ＶDDの変動に関わらず一定に保持できるためである。

さらに、一般的なバイポーラＩＣにおけるＮＰＮバイポーラ・トランジスタには、半導体基板内にコレクタ領域となるＮ型埋込み層を有しその上方にエミッタ領域とベース領域が順次形成された縦型トランジスタが使用されているが、本実施形態においては、バイポーラ・トランジスタＱ０として、図２に示すように、ＣＭＯＳプロセスで半導体チップ上に形成可能な横型のバイポーラ・トランジスタを使用したとしても、図５の回路に比べて参照電圧Ｖrefの変化を抑制することができることを試作やシミュレーションによって確認した。

なお、図２に示すバイポーラ・トランジスタは、ＣＭＯＳ半導体集積回路において、Ｎチャネル型ＭＯＳトランジスタのソース・ドレイン領域が形成されるＮウェル領域４１上に、ソース・ドレイン領域としてのＮ型拡散層と同時に形成される矩形リング状のＮ型領域４２によって横型バイポーラ・トランジスタのコレクタ領域が形成されている。また、コレクタとしてのＮ型領域４２の内側には、Ｐチャネル型ＭＯＳトランジスタのソース・ドレイン領域が形成されるＰウェル領域４３上に、ソース・ドレイン領域としてのＰ型拡散層と同時に形成される矩形リング状のＰ型領域４４によって横型バイポーラ・トランジスタのベース領域が形成されている。そして、このベースとしてのＰ型領域４４の内側に、Ｎチャネル型ＭＯＳトランジスタのソース・ドレイン領域としてのＮ型拡散層と同時に形成される矩形状のＮ型領域４５によって横型バイポーラ・トランジスタのエミッタ領域が形成されている。４０は単結晶シリコンのような半導体チップであり、本実施例ではＰ型の基板が用いられているが、Ｎ型基板を用いてもよい。

前記バイアス回路３１を構成する上記トランジスタＱ０の他、差動増幅部１１を構成する入力差動トランジスタＱ１，Ｑ２にも、図２に示すようなＣＭＯＳプロセスで半導体チップ上に形成可能な横型のバイポーラ・トランジスタを使用することができる。従って、本実施形態は、ＣＭＯＳプロセスよりも複雑なＢｉ−ＣＭＯＳプロセスを使用することなくバイポーラ・トランジスタを有する参照電圧発生回路やそれを有する受信回路を製造することができ、それによってコストアップを抑えることができるという効果もある。

次に、図３を用いて本発明を適用したＨＢＳドライバ・レシーバＩＣに内蔵される受信回路の第２の実施形態について説明する。
本実施形態の受信回路は、第１の実施形態（図１）のバイアス回路３１において、バイポーラ・トランジスタＱ０のエミッタと接地電位点ＧＮＤとの間に、抵抗Ｒ２を追加したものである。前記第１実施形態では、バイポーラ・トランジスタのベース・エミッタ間電圧Ｖ_BEが負の温度特性を有するため、抵抗Ｒ３の負の温度特性によりＭＯＳトランジスタＭ１に流れる電流の温度変動を小さくすることができると説明したが、Ｖ_BEの温度特性は抵抗Ｒ３の温度特性よりも小さいため充分に相殺することができない。

第２の実施形態では、バイポーラ・トランジスタＱ０のエミッタと接地電位点ＧＮＤとの間に、抵抗Ｒ２を追加することによって、抵抗Ｒ２の温度特性で第１の実施形態の回路よりもさらに温度変化に伴うノードＮ２の電位Ｖ２の変化を調整し易くすることができるという利点がある。

図３のバイアス回路３１においては、バイポーラ・トランジスタＱ０に流れるコレクタ電流をＩｃ、抵抗Ｒ３に流れる電流をＩ０、ＭＯＳトランジスタＭ１，Ｍ２に流れるドレイン電流をＩ１、ＭＯＳトランジスタＭ１のゲート・ソース間電圧をＶ_GS、バイポーラ・トランジスタＱ０の電流増幅率をｈ_FEとおくと、Ｉｃ，Ｉ０，Ｉ１は、次式（１）〜（３）で表される。なお、ΔＶ_GS、ΔＶ_BE、ΔＲ2、ΔＲ3、Δｈ_FEは、温度の変化に伴うＶ_GS、Ｖ_BE、Ｒ２、Ｒ３、ｈ_FEの変動分である。

式（３）において、ｈ_FE＝∞とした場合、トランジスタＱ０に流れるベース電流Ｉ_BはＩ_B≒０であり、式（２）と式（３）より、次式（４）が得られる。

上記式（４）において、Ｖ_BEはバイポーラ・トランジスタのベース・エミッタ間電圧であり、プロセスに依存する素子特性によって決まる値である。従って、設定電流値を決めてから、式（５）を代入した式（４）を満たすように、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値を決定してやることで、ＭＯＳトランジスタＭ１，Ｍ２に流れる電流Ｉ１が温度変化に応じて変化するのを抑えたり、所望の温度特性を与えたりすることがきる。

前述したように、図５の回路では温度変化によってノードＮ２の電位Ｖ２が変動し、バイアス回路３１から出力される電流Ｉ２が図４（ａ）に破線Ｂ１で示すように、温度の変化に応じて大きく変化するおそれがあった。これに対し、第２の実施形態においては、図５の回路におけるＭＯＳトランジスタＭ０の代わりに、バイポーラ・トランジスタＱ０を使用しＱ０のエミッタと接地電位点との間に抵抗Ｒ２を設けているため、温度変化に伴うノードＮ２の電位Ｖ２の変化を第２抵抗素子の温度変動と同等にすることができ、バイアス回路３１から出力される電流Ｉ２の変化を、図４（ａ）に実線Ａ１で示すように、小さくすることができる。そして、その結果、受信回路としての受信感度が、図５の回路では図４（ｂ）に破線Ｂ２で示すように、温度の変化に応じて大きく変化するおそれがあったのに対し、図３の回路においては、図４（ｂ）に実線Ａ２で示すように、変化を小さくすることができる。

さらに、周囲温度の変化に応じて差動増幅部１１の回路や受信データ判定部１２を構成するコンパレータ２１,２２を構成する素子の温度特性によって、コンパレータの特性すなわち受信感度が変化する可能性がある。本実施形態によれば、バイアス回路３１の出力に任意の温度特性を持たせることができるため、予め差動増幅部１１の回路や受信データ判定部１２のコンパレータの温度特性を調べて、その温度特性を打ち消すような温度特性をバイアス回路３１の出力に与えておくように設計することによって、さらに受信感度の温度特性を向上させることができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではない。例えば前記実施例では、電源電圧ＶDDを基準にして参照電圧Ｖrefを発生するため、バイアス回路３１のＭＯＳトランジスタＭ３により出力される定電流をカレントミラー（Ｍ４，Ｍ５）で折り返して電流−電圧変換用の抵抗Ｒ７に流しているが、適用する回路によっては、バイアス回路３１のＭＯＳトランジスタＭ３により出力される定電流を直接抵抗に流して電圧に変換することで、接地電位基準の参照電圧Ｖrefを発生するように構成してもよい。

また、以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＨＢＳドライバ・レシーバＩＣに内蔵される受信回路およびそれに用いられる参照電圧発生回路に適用した場合について説明したが、本発明は定電流回路に与えるバイアス電圧を生成するバイアス回路などにも利用することができる。

１１ 差動増幅部（差動増幅回路）
１２ 受信データ判定部
１３ 参照電圧発生部（参照電圧発生回路）
２１，２２ コンパレータ
３１ バイアス回路

Claims (6)

1. 電源電圧端子と定電位点との間に直列形態に接続された第１抵抗素子およびバイポーラ・トランジスタと、
   前記第１抵抗素子と前記バイポーラ・トランジスタとの接続ノードにゲート端子が接続された第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタのソース端子と定電位点との間に直列形態に接続された第２抵抗素子と、
   前記第１ＭＯＳトランジスタのドレイン端子と電源電圧端子との間に接続された第２ＭＯＳトランジスタと、
   前記第２ＭＯＳトランジスタとカレントミラー接続された第３ＭＯＳトランジスタと、
   を有する定電流回路を備え、該定電流回路で生成された定電流もしくはそれに比例した電流を電圧に変換することによって参照電圧を発生するように構成されていることを特徴とする参照電圧発生回路。
2. 前記バイポーラ・トランジスタのエミッタ端子と定電位点との間に第３抵抗素子が接続されていることを特徴とする請求項１に記載の参照電圧発生回路。
3. 前記バイポーラ・トランジスタは、
   ＣＭＯＳプロセスにより形成されるＮチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるコレクタ領域およびエミッタ領域と、
   ＣＭＯＳプロセスにより形成されるＰチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるベース領域と、
   を有し、前記コレクタ領域と前記エミッタ領域との間に前記ベース領域が配置された構造を有することを特徴とする請求項１または２に記載の参照電圧発生回路。
4. ＡＭＩ符号化された一対の入力信号を増幅する差動増幅回路と、
   前記差動増幅回路の出力と所定の参照電圧とを比較して前記入力信号の論理レベルを判別する受信データ判定回路と、
   前記参照電圧を発生する参照電圧発生回路と、
   を備え、
   前記参照電圧発生回路は、
   電源電圧端子と定電位点との間に直列形態に接続された第１抵抗素子およびバイポーラ・トランジスタと、
   前記第１抵抗素子と前記バイポーラ・トランジスタとの接続ノードにゲート端子が接続された第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタのソース端子と定電位点との間に直列形態に接続された第２抵抗素子と、
   前記第１ＭＯＳトランジスタのドレイン端子と電源電圧端子との間に接続された第２ＭＯＳトランジスタと、
   前記第２ＭＯＳトランジスタとカレントミラー接続された第３ＭＯＳトランジスタと、
   を有する定電流回路を備え、該定電流回路で生成された定電流もしくはそれに比例した電流を電圧に変換することによって、前記電源電圧端子の電源電圧を基準にした参照電圧を発生するように構成されていることを特徴とする受信回路。
5. 前記定電流回路は、
   前記バイポーラ・トランジスタのエミッタ端子と定電位点との間に接続された第３抵抗素子を備えていることを特徴とする請求項４に記載の受信回路。
6. 前記バイポーラ・トランジスタは、
   ＣＭＯＳプロセスにより形成されるＮチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるコレクタ領域およびエミッタ領域と、
   ＣＭＯＳプロセスにより形成されるＰチャネルＭＯＳトランジスタのソース、ドレイン領域と同一工程で形成されるベース領域と、
   を有し、前記コレクタ領域と前記エミッタ領域との間に前記ベース領域が配置された構造を有することを特徴とする請求項４または５に記載の受信回路。

Images