JP5003754B2

JP5003754B2 - 基準電圧生成回路

Info

Publication number: JP5003754B2
Application number: JP2009507341A
Authority: JP
Inventors: 敏治宝本; 邦彦後藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-03-29
Filing date: 2007-03-29
Publication date: 2012-08-15
Anticipated expiration: 2027-03-29
Also published as: US20100013540A1; CN101641656B; KR101073963B1; WO2008120350A1; KR20100005045A; CN101641656A; JPWO2008120350A1; US7880532B2

Description

本発明は、基準電圧生成回路に関する。

図１０は、ＰＮ接合素子の電流及び電圧特性の温度依存性を示すグラフである。横軸はＰＮ接合素子の順方向電圧Ｖｂｅ［Ｖ］、縦軸はＰＮ接合素子の順方向電流Ｉｅ［Ａ］の対数表示を示す。ＰＮ接合素子は、例えばバイポーラトランジスタである。電圧Ｖｂｅはバイポーラトランジスタのベース及びエミッタ間電圧、電流Ｉｅはエミッタ電流である。特性Ｔ１〜Ｔ６は、温度に応じた電流及び電圧特性を示す。特性Ｔ１は−４０度、特性Ｔ２は０度、特性Ｔ３は２５度、特性Ｔ４は５５度、特性Ｔ５は８５度、特性Ｔ６は１２５度のときの特性である。同一の電流Ｉｅを流す場合には、温度が高くなるほど、電圧Ｖｂｅが低くなる。四角のマークで示す電圧Ｖ１は、約４×１０^−９［Ａ］の電流Ｉｅを流すための電圧を示し、温度が高くなるほど低くなる。丸のマークで示す電圧Ｖ２は、約５×１０^−６［Ａ］の電流Ｉｅを流すための電圧を示し、温度が低くなるほど高くなる。ここで、電圧Ｖ１は、電圧Ｖ２に対して温度依存性が高い。

図１１は、ＰＮ接合素子の電圧及び温度の関係を示すグラフである。横軸は温度を示し、縦軸は電圧を示す。電圧Ｖ２は、図１０に示したように、温度が高くなるほど低くなる。これに対し、電圧Ｖ２−Ｖ１は、温度が高くなるほど高くなる。

基準電圧生成回路は、電流密度の異なる２個のＰＮ接合素子を用いて温度に依存しない基準電圧を生成することができる。第１のＰＮ接合素子の順方向電圧はＶ１、第２のＰＮ接合素子の順方向電圧はＶ２である。電圧Ｖ１及びＶ２がＶ１＜Ｖ２の関係であるとき、基準電圧生成回路は、基準電圧Ｖｒｅｆ＝Ｖ２＋α×（Ｖ２−Ｖ１）で表される基準電圧Ｖｒｅｆを生成する。図１１に示すように、係数αを適切に選べば温度に依存しない基準電圧Ｖｒｅｆとして約１．２５Ｖを得ることができる。

近年、低電圧化の要求から１．２５Ｖより低い電圧で動作する基準電圧生成回路が求められている。低電圧化技術の一つとして、下記の特許文献１がある。特許文献１は、基準電圧となる出力電圧を、異なる電流密度を有するバイポーラトタンジスタのベース及びエミッタ間電圧の差の電圧Ｖ２−Ｖ１のα倍の電圧と、バイポーラトタンジスタのベース及びエミッタ間電圧Ｖ２のβ分の１（β＞１）の電圧の和とする。つまり、基準電圧生成回路は、Ｖｒｅｆ＝Ｖ２／β＋α×（Ｖ２−Ｖ１）で表される基準電圧Ｖｒｅｆを生成する。

しかしながら、その基準電圧生成回路には回路規模が大きくなる問題がある。例えば、特許文献１に示されている電圧による演算の実施例では、演算増幅器が６個使用されており、半導体チップ上に占める面積及び消費電力が大きくなる問題がある。

また、下記の特許文献２には、ＰＮ接合の第１の順方向電圧と電流密度を変えたＰＮ接合の第２の順方向電圧との差に比例した電流を発生する第１の電流発生回路と、前記第１の電流発生回路から得られる電流に比例した電圧と前記第１の順方向電圧とを等しくするための電流を発生する第２の電流発生回路と、前記第２の電流発生回路から得られる電流に比例した電圧と前記第１の順方向電圧とを加算する電圧加算回路とを具備することを特徴とする基準電圧発生回路が記載されている。

特開平０５−２５１９５４号公報特開２００４−１９２６０８号公報

本発明の目的は、低電圧動作が可能であり、低消費電力化を実現することができる基準電圧生成回路を提供することである。

本発明の一観点によれば、順方向電圧が第１の電圧Ｖ１である第１のＰＮ接合素子と、前記第１のＰＮ接合素子に対して電流密度が異なり、順方向電圧が前記第１の電圧Ｖ１より高い第２の電圧Ｖ２である第２のＰＮ接合素子と、前記第１の電圧Ｖ１及び前記第２の電圧Ｖ２を入力し、Ａ１、Ａ２及びＡ３を係数とする、Ａ２×Ｖ２＋Ａ３×（Ａ２×Ｖ２−Ａ１×Ｖ１）で表される基準電圧を生成する生成回路とを有し、前記Ａ１及びＡ２は異なる値であることを特徴とする基準電圧生成回路が提供される。

図１は、本発明の第１の実施形態による基準電圧生成回路の構成例を示す回路図である。図２は、本発明の第２の実施形態による基準電圧生成回路の構成例を示す回路図である。図３は、本発明の第３の実施形態による基準電圧生成回路の構成例を示す回路図である。図４は、本発明の第４の実施形態による基準電圧生成回路の構成例を示す回路図である。図５は、本発明の第５の実施形態による基準電圧生成回路の構成例を示す回路図である。図６は、第４及び第５の実施形態による基準電圧生成回路の関係を説明するための回路図である。図７は、本発明の第６の実施形態による基準電圧生成回路の構成例を示す回路図である。図８は、本発明の第７の実施形態による基準電圧生成回路の構成例を示す回路図である。図９は、本発明の第８の実施形態による基準電圧生成回路の構成例を示す回路図である。図１０は、ＰＮ接合素子の電流及び電圧特性の温度依存性を示すグラフである。図１１は、ＰＮ接合素子の電圧及び温度の関係を示すグラフである。

（第１の実施形態）
図１は、本発明の第１の実施形態による基準電圧生成回路の構成例を示す回路図である。第１の電流源Ｉ１及び第１のＰＮ接合素子ＰＮ１の直列接続回路は、電源電圧端子及び基準電位端子（例えば接地端子）間に接続される。第２の電流源Ｉ２及び第２のＰＮ接合素子ＰＮ２の直列接続回路は、電源電圧端子及び基準電位端子間に接続される。ＰＮ接合素子ＰＮ１及びＰＮ２は、例えばダイオード又はトランジスタである。

第１のＰＮ接合素子ＰＮ１は、順方向電圧が第１の電圧Ｖ１である。第１の電流源Ｉ１は、第１のＰＮ接合素子ＰＮ１に定電流を流す。第１の電流源Ｉ１により第１のＰＮ接合素子ＰＮ１に電流が流れると、第１のＰＮ接合素子ＰＮ１は電圧Ｖ１を発生する。

第２のＰＮ接合素子ＰＮ２は、順方向電圧が第２の電圧Ｖ２である。第２の電流源Ｉ２は、第２のＰＮ接合素子ＰＮ２に定電流を流す。第２の電流源Ｉ２により第２のＰＮ接合素子ＰＮ２に電流が流れると、第２のＰＮ接合素子ＰＮ２は電圧Ｖ２を発生する。

ＰＮ接合素子ＰＮ１及びＰＮ２は、相互に電流密度が異なる。電流密度が異なるＰＮ接合素子ＰＮ１及びＰＮ２を構成するためには、２つの方法が考えられる。第１は、第１のＰＮ接合素子ＰＮ１及び第２のＰＮ接合素子ＰＮ２のＰＮ接合面積を異ならせる方法である。第２は、第１の電流源Ｉ１が流す電流値及び第２の電流源Ｉ２が流す電流値を異ならせる方法である。その２つの方法のいずれかを実現することにより、相互に電流密度が異なるＰＮ接合素子ＰＮ１及びＰＮ２を構成することができる。これにより、第１のＰＮ接合素子ＰＮ１が発生する第１の電圧Ｖ１及び第２のＰＮ接合素子ＰＮ２が発生する第２の電圧Ｖ２は異なる電圧となる。ここで、図１０に示すように、第２のＰＮ接合素子ＰＮ２が発生する第２の電圧Ｖ２が第１のＰＮ接合素子ＰＮ１が発生する第１の電圧Ｖ１より高いものとする。すなわち、第２のＰＮ接合素子ＰＮ２に流れる電流は、第１のＰＮ接合素子ＰＮ１に流れる電流よりも大きい。

生成回路１０１は、第１のＰＮ接合素子ＰＮ１で発生する第１の電圧Ｖ１を入力し、第１の電圧Ｖ１に係数Ａ１を乗じた下式で表される電圧Ｖ１１を生成する。
Ｖ１１＝Ａ１×Ｖ１

生成回路１０２は、第２のＰＮ接合素子ＰＮ２で発生する第２の電圧Ｖ２を入力し、第２の電圧Ｖ２に係数Ａ２を乗じた下式で表される電圧Ｖ１２を生成する。ここで、係数Ａ１及びＡ２は相互に異なる値である。
Ｖ１２＝Ａ２×Ｖ２

生成回路１０３は、電圧Ｖ１１及びＶ１２を入力し、下式で表される基準電圧Ｖｒｅｆを生成する。ここで、Ａ３は係数である。
Ｖｒｅｆ＝Ｖ１２＋Ａ３×（Ｖ１２−Ｖ１１）
＝Ａ２×Ｖ２＋Ａ３×（Ａ２×Ｖ２−Ａ１×Ｖ１）

Ａ１、Ａ２及びＡ３は、１を含む係数である。係数Ａ１及びＡ２を異なる値に設定することにより、図１１から分かるように、温度に依存しない基準電圧Ｖｒｅｆが得られる。

上記の特許文献１では、ＰＮ接合素子の順方向電圧Ｖ１と、電流密度の異なるもう一つのＰＮ接合素子の順方向電圧との差Ｖ２−Ｖ１の２つの電圧を基に基準電圧Ｖｒｅｆを演算している。これに対し、本実施形態では、電流密度の異なる２個のＰＮ接合素子ＰＮ１及びＰＮ２の順方向電圧Ｖ１及びＶ２をそれぞれ別の係数Ａ１及びＡ２で予め増幅（又は減衰）した後で基準電圧Ｖｒｅｆを演算することで、回路規模の削減を可能としている。

このとき、電源電圧及び基準電圧Ｖｒｅｆが１．２５Ｖ以下である実用的な低電圧動作を可能にするにはほとんどの場合、係数Ａ１が係数Ａ２より大きいという条件を満たす必要がある。係数Ａ２が１のとき、回路規模が最も小さくなり、その場合を、後に第２の実施形態として説明する。回路規模的なメリットは小さくなるが、係数Ａ２は１に限定されず、低電圧動作が可能である。また、係数Ａ１が１の場合を、後に第３の実施形態として説明する。また、係数Ａ１及びＡ２の両方が１より小さい場合を、後に第４及び第５の実施形態として説明する。また、係数Ａ１及びＡ２の両方が１より大きい場合を、後に第６の実施形態として説明する。また、係数Ａ１が１より大きく、かつ係数Ａ２が１より小さい場合を後に、第７の実施形態として説明する。係数Ａ１及びＡ２の両方を１以下とすることは、より低い電源電圧で動作させることが可能な点でメリットが大きい。係数である増幅率が１より大きい増幅は非反転増幅回路、係数である増幅率が１より小さい減衰はボルテージホロワと抵抗分圧を組み合わせることで実現可能である。

（第２の実施形態）
図２は、本発明の第２の実施形態による基準電圧生成回路の構成例を示す回路図である。Ｐチャネル電界効果トランジスタＭＰ１は、ソースが電源電圧端子に接続され、ゲートが差動増幅回路２０１の出力端子に接続され、ドレインが差動増幅回路２０１の非反転入力端子に接続される。ＰＮＰバイポーラトランジスタＱ１は、エミッタが抵抗Ｒ１を介して差動増幅回路２０１の非反転入力端子に接続され、ベース及びコレクタが基準電位端子（例えば接地端子）に接続される。第１の電圧Ｖ１は、トランジスタＱ１のベース及びエミッタ間電圧である。

Ｐチャネル電界効果トランジスタＭＰ２は、ソースが電源電圧端子に接続され、ゲートが差動増幅回路２０１の出力端子に接続され、ドレインが差動増幅回路２０１の反転入力端子に接続される。ＰＮＰバイポーラトランジスタＱ２は、エミッタが差動増幅回路２０１の反転入力端子に接続され、ベース及びコレクタが基準電位端子に接続される。第２の電圧Ｖ２は、トランジスタＱ２のベース及びエミッタ間電圧である。

差動増幅回路２０１は、非反転入力端子がトランジスタＭＰ１及びトランジスタＱ１間に接続され、反転入力端子がトランジスタＭＰ２及びトランジスタＱ１間に接続され、出力端子がトランジスタＭＰ１及びＭＰ２のゲートに接続される。抵抗Ｒ１は、トランジスタＭＰ１及びトランジスタＱ１間に接続される。

差動増幅回路２０１は、非反転入力端子及び反転入力端子の電圧が同じになるように、フィードバック制御される。トランジスタＭＰ１及びＭＰ２のゲートは差動増幅回路２０１から同一の電圧を入力するので、トランジスタＭＰ１及びＭＰ２は同一の電流を流す。

差動増幅回路２０１は、トランジスタＱ１及びＱ２に流す電流をトランジスタＱ１及びＱ２の順方向電圧Ｖ１及びＶ２で決まる電圧からフィードバックするので、入出力が全てハイレベルでも安定してしまうことがある。そのため、スタートアップ回路２００を設けることが好ましい。スタートアップ回路２００は、差動増幅回路２０１の非反転入力端子及び出力端子に接続され、差動増幅回路２０１の非反転入力端子及び出力端子の電圧を制御する。なお、スタートアップ回路２００は必ずしも必要ではない。

トランジスタＱ１及びＱ２は、相互にＰＮ接合面積が異なるので、電流密度が異なる。トランジスタＱ２に流れる電流は、トランジスタＱ１に流れる電流よりも大きい。その結果、第２の電圧Ｖ２は、第１の電圧Ｖ１よりも高い。

差動増幅回路２０２は、非反転入力端子にトランジスタＱ１で発生する第１の電圧Ｖ１が入力され、反転入力端子に抵抗Ｒ２を介して自身の出力端子及び抵抗Ｒ３を介して基準電位端子が接続される。差動増幅回路２０２の出力電圧Ｖ１１は、Ａ１×Ｖ１である。ここで、係数Ａ１は、（Ｒ２＋Ｒ３）／Ｒ３である。

差動増幅回路２０３は、非反転入力端子にトランジスタＱ２で発生する第２の電圧Ｖ２が入力され、反転入力端子に抵抗Ｒ４を介して差動増幅回路２０２の出力電圧Ｖ１１及び抵抗Ｒ５を介して自身の出力電圧Ｖｒｅｆが入力され、基準電圧Ｖｒｅｆを出力する。

本実施形態による基準電圧生成回路は、第２の電圧Ｖ２を基準として、第１の電圧Ｖ１を抵抗Ｒ２及びＲ３から求まる比Ａ１で非反転増幅（増幅率＞１）した電圧Ｖ１１との差Ｖ２−Ｖ１１を、抵抗Ｒ４及びＲ５から求まる比Ａ３で反転増幅することで以下の式で与えられる基準電圧Ｖｒｅｆを生成する。

ここで、係数Ａ１は（Ｒ２＋Ｒ３）／Ｒ３であり、１より大きい値である。係数Ａ２は１である。係数Ａ３はＲ５／Ｒ４である。係数Ａ１及びＡ２は異なる値である。

以下、第１及び第２の実施形態の対応関係を説明する。トランジスタＭＰ１は図１の第１の電流源Ｉ１、トランジスタＭＰ２は図１の第２の電流源Ｉ２に対応する。トランジスタＱ１は図１の第１のＰＮ接合素子ＰＮ１、トランジスタＱ２は図１の第２のＰＮ接合素子ＰＮ２に対応する。差動増幅回路２０２及び抵抗Ｒ２，Ｒ３は、図１の生成回路１０１に対応する。差動増幅回路２０３及び抵抗Ｒ４，Ｒ５は、図１の生成回路１０３に対応する。係数Ａ２が１であるため、図１の生成回路１０２を省略することができる。

本実施形態の基準電圧生成回路は、差動増幅回路を少なくできるので、回路規模を削減し、低コスト及び低消費電力化を実現することができる。また、電源電圧及び基準電圧Ｖｒｅｆを１．２５Ｖ以下の低電圧にすることができる。

（第３の実施形態）
図３は、本発明の第３の実施形態による基準電圧生成回路の構成例を示す回路図である。トランジスタＭＰ１、ＭＰ２、Ｑ１、Ｑ２、差動増幅回路２０１、抵抗Ｒ１及びスタートアップ回路２００の構成は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。

差動増幅回路３０１は、非反転入力端子にトランジスタＱ１で発生する第１の電圧Ｖ１が入力され、反転入力端子に自身の出力電圧Ｖ１１が入力される。差動増幅回路３０１の出力電圧Ｖ１１は、Ａ１×Ｖ１である。ここで、係数Ａ１は１であるので、電圧Ｖ１１は電圧Ｖ１と同じである。差動増幅回路３０１は、抵抗Ｒ４に電流を流すためのバッファであり、その電流を流すことによる入力電圧の変動を防止することができる。

差動増幅回路３０２は、非反転入力端子にトランジスタＱ２で発生する第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される。

差動増幅回路３０３は、非反転入力端子に抵抗Ｒ２を介して差動増幅回路３０２の出力端子及び抵抗Ｒ３を介して基準電位端子が接続され、反転入力端子に抵抗Ｒ４を介して差動増幅回路３０１の出力電圧Ｖ１１及び抵抗Ｒ５を介して自身の出力電圧Ｖｒｅｆが入力され、基準電圧Ｖｒｅｆを出力する。

差動増幅回路３０３の非反転入力端子の電圧Ｖ１２は、Ａ２×Ｖ２である。ここで、係数Ａ２はＲ３／（Ｒ２＋Ｒ３）である。

本実施形態による基準電圧生成回路は、第２の電圧Ｖ２を抵抗Ｒ２及びＲ３から求まる比Ａ２で減衰（増幅率＜１）した電圧Ｖ１２を基準として、第１の電圧Ｖ１との差Ｖ１２−Ｖ１を、抵抗Ｒ４及びＲ５から求まる比Ａ３で反転増幅することで、以下の式で与えられる基準電圧Ｖｒｅｆを生成する。

ここで、係数Ａ１は１である。係数Ａ２はＲ３／（Ｒ２＋Ｒ３）であり、１より小さい値である。係数Ａ３はＲ５／Ｒ４である。係数Ａ１及びＡ２は異なる値である。

以下、第１及び第３の実施形態の対応関係を説明する。トランジスタＭＰ１は図１の第１の電流源Ｉ１、トランジスタＭＰ２は図１の第２の電流源Ｉ２に対応する。トランジスタＱ１は図１の第１のＰＮ接合素子ＰＮ１、トランジスタＱ２は図１の第２のＰＮ接合素子ＰＮ２に対応する。差動増幅回路３０１は、図１の生成回路１０１に対応する。差動増幅回路３０２及び抵抗Ｒ２，Ｒ３は、図１の生成回路１０２に対応する。差動増幅回路３０３及び抵抗Ｒ４，Ｒ５は、図１の生成回路１０３に対応する。

（第４の実施形態）
図４は、本発明の第４の実施形態による基準電圧生成回路の構成例を示す回路図である。トランジスタＭＰ１、ＭＰ２、Ｑ１、Ｑ２、差動増幅回路２０１、抵抗Ｒ１及びスタートアップ回路２００の構成は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。

差動増幅回路４０１は、非反転入力端子にトランジスタＱ１で発生する第１の電圧Ｖ１が入力され、反転入力端子に自身の出力電圧が入力される。

差動増幅回路４０２は、非反転入力端子にトランジスタＱ２で発生する第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される。

差動増幅回路４０３は、非反転入力端子に抵抗Ｒ４を介して差動増幅回路４０２の出力端子及び抵抗Ｒ５を介して基準電位端子が接続され、反転入力端子に抵抗Ｒ２を介して差動増幅回路４０１の出力端子、抵抗Ｒ３を介して基準電位端子、及び抵抗Ｒ６を介して自身の出力端子が接続され、基準電圧Ｖｒｅｆを出力する。

差動増幅回路４０３の反転入力端子の電圧Ｖ１１は、Ａ１×Ｖ１である。ここで、係数Ａ１はＲ３／（Ｒ２＋Ｒ３）である。また、差動増幅回路４０３の非反転入力端子の電圧Ｖ１２は、Ａ２×Ｖ２である。ここで、係数Ａ２はＲ５／（Ｒ４＋Ｒ５）である。

本実施形態による基準電圧生成回路は、第２の電圧Ｖ２を抵抗Ｒ４及びＲ５から求まる比Ａ２で減衰（増幅率＜１）した電圧Ｖ１２を基準として、第１の電圧Ｖ１を抵抗Ｒ２及びＲ３から求まる比Ａ１で減衰した電圧Ｖ１１との差Ｖ１２−Ｖ１１を反転増幅することで以下の式で与えられる基準電圧Ｖｒｅｆを生成する。

ここで、Ｒ２//Ｒ３は、Ｒ２×Ｒ３／（Ｒ２＋Ｒ３）を表す。係数Ａ１はＲ３／（Ｒ２＋Ｒ３）であり、１より小さい値である。係数Ａ２はＲ５／（Ｒ４＋Ｒ５）であり、１より小さい値である。係数Ａ３はＲ６／（Ｒ２//Ｒ３）である。係数Ａ１及びＡ２は異なる値である。

以下、第１及び第４の実施形態の対応関係を説明する。トランジスタＭＰ１は図１の第１の電流源Ｉ１、トランジスタＭＰ２は図１の第２の電流源Ｉ２に対応する。トランジスタＱ１は図１の第１のＰＮ接合素子ＰＮ１、トランジスタＱ２は図１の第２のＰＮ接合素子ＰＮ２に対応する。差動増幅回路４０１及び抵抗Ｒ２，Ｒ３は、図１の生成回路１０１に対応する。差動増幅回路４０２及び抵抗Ｒ４，Ｒ５は、図１の生成回路１０２に対応する。差動増幅回路４０３及び抵抗Ｒ２，Ｒ３，Ｒ６は、図１の生成回路１０３に対応する。

（第５の実施形態）
図５は、本発明の第５の実施形態による基準電圧生成回路の構成例を示す回路図である。トランジスタＭＰ１、ＭＰ２、Ｑ１、Ｑ２、差動増幅回路２０１、抵抗Ｒ１及びスタートアップ回路２００の構成は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。

差動増幅回路５０１は、非反転入力端子にトランジスタＱ１で発生する第１の電圧Ｖ１が入力され、反転入力端子に自身の出力電圧が入力される。

差動増幅回路５０２は、非反転入力端子にトランジスタＱ２で発生する第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される。

差動増幅回路５０３は、非反転入力端子に抵抗Ｒ２を介して差動増幅回路５０１の出力端子及び抵抗Ｒ３を介して基準電位端子が接続され、反転入力端子に自身の出力電圧が入力される。

差動増幅回路５０４は、非反転入力端子に抵抗Ｒ４を介して差動増幅回路５０２の出力端子及び抵抗Ｒ５を介して基準電位端子が接続され、反転入力端子に抵抗Ｒ６を介して差動増幅回路５０３の出力電圧及び抵抗Ｒ７を介して自身の出力電圧Ｖｒｅｆが入力され、基準電圧Ｖｒｅｆを出力する。

差動増幅回路５０３の非反転入力端子の電圧Ｖ１１は、Ａ１×Ｖ１である。ここで、係数Ａ１はＲ３／（Ｒ２＋Ｒ３）である。また、差動増幅回路５０４の非反転入力端子の電圧Ｖ１２は、Ａ２×Ｖ２である。ここで、係数Ａ２はＲ５／（Ｒ４＋Ｒ５）である。

ここで、係数Ａ１はＲ３／（Ｒ２＋Ｒ３）であり、１より小さい値である。係数Ａ２はＲ５／（Ｒ４＋Ｒ５）であり、１より小さい値である。係数Ａ３はＲ７／Ｒ６である。係数Ａ１及びＡ２は異なる値である。

以下、第１及び第５の実施形態の対応関係を説明する。トランジスタＭＰ１は図１の第１の電流源Ｉ１、トランジスタＭＰ２は図１の第２の電流源Ｉ２に対応する。トランジスタＱ１は図１の第１のＰＮ接合素子ＰＮ１、トランジスタＱ２は図１の第２のＰＮ接合素子ＰＮ２に対応する。差動増幅回路５０１及び抵抗Ｒ２，Ｒ３は、図１の生成回路１０１に対応する。差動増幅回路５０２及び抵抗Ｒ４，Ｒ５は、図１の生成回路１０２に対応する。差動増幅回路５０３，５０４及び抵抗Ｒ６，Ｒ７は、図１の生成回路１０３に対応する。

図６は、第４及び第５の実施形態による基準電圧生成回路の関係を説明するための回路図である。図４の第４の実施形態による基準電圧生成回路と図５の第５の実施形態による基準電圧生成回路とは等価回路である。図６の回路５１０は、図５の回路５１０の抵抗Ｒ２，Ｒ３，Ｒ６をそれぞれ抵抗Ｒ１，Ｒ２，Ｒ３に置き換えたものである。図６の回路４１０は、図４の回路４１０の抵抗Ｒ２，Ｒ３をそれぞれ抵抗Ｒ４，Ｒ５に置き換えたものである。回路５１０は、それと等価な回路４１０に置き換えることができる。その際、下式の関係が成り立つ。

Ｒ５／（Ｒ４＋Ｒ５）＝Ｒ２／（Ｒ１＋Ｒ２）
Ｒ４×Ｒ５／（Ｒ４＋Ｒ５）＝Ｒ３

図５の基準電圧生成回路は、回路５１０を回路４１０に置き換えることにより、図４の基準電圧生成回路となる。図４及び図５の基準電圧生成回路は等価回路である。図４の基準電圧生成回路は、図５の基準電圧生成回路に対して回路規模を削減することができる。

（第６の実施形態）
図７は、本発明の第６の実施形態による基準電圧生成回路の構成例を示す回路図である。トランジスタＭＰ１、ＭＰ２、Ｑ１、Ｑ２、差動増幅回路２０１、抵抗Ｒ１及びスタートアップ回路２００の構成は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。

差動増幅回路７０１は、非反転入力端子にトランジスタＱ１で発生する第１の電圧Ｖ１が入力され、反転入力端子に抵抗Ｒ２を介して自身の出力端子及び抵抗Ｒ３を介して基準電位端子が接続される。

差動増幅回路７０２は、非反転入力端子にトランジスタＱ２で発生する第２の電圧Ｖ２が入力され、反転入力端子に抵抗Ｒ４を介して自身の出力端子及び抵抗Ｒ５を介して基準電位端子が接続される。

差動増幅回路７０３は、非反転入力端子に差動増幅回路７０２の出力電圧Ｖ１２が入力され、反転入力端子に抵抗Ｒ６を介して差動増幅回路７０１の出力電圧Ｖ１１及び抵抗Ｒ７を介して自身の出力電圧Ｖｒｅｆが入力され、基準電圧Ｖｒｅｆを出力する。

差動増幅回路７０１の出力電圧Ｖ１１は、Ａ１×Ｖ１である。ここで、係数Ａ１は（Ｒ２＋Ｒ３）／Ｒ３である。また、差動増幅回路７０２の出力電圧Ｖ１２は、Ａ２×Ｖ２である。ここで、係数Ａ２は（Ｒ４＋Ｒ５）／Ｒ５である。

本実施形態による基準電圧生成回路は、第２の電圧Ｖ２を抵抗Ｒ４及びＲ５から求まる比Ａ２で非反転増幅（増幅率＞１）した電圧Ｖ１２を基準として、第１の電圧Ｖ１を抵抗Ｒ２及びＲ３から求まる比Ａ１で非反転増幅（増幅率＞１）した電圧Ｖ１１との差Ｖ１２−Ｖ１１を抵抗Ｒ６及びＲ７から求まる比Ａ３で反転増幅することで以下の式で与えられる基準電圧Ｖｒｅｆを生成する。

ここで、係数Ａ１は（Ｒ２＋Ｒ３）／Ｒ３であり、１より大きい値である。係数Ａ２は（Ｒ４＋Ｒ５）／Ｒ５であり、１より大きい値である。係数Ａ３はＲ７／Ｒ６である。係数Ａ１及びＡ２は異なる値である。

以下、第１及び第６の実施形態の対応関係を説明する。トランジスタＭＰ１は図１の第１の電流源Ｉ１、トランジスタＭＰ２は図１の第２の電流源Ｉ２に対応する。トランジスタＱ１は図１の第１のＰＮ接合素子ＰＮ１、トランジスタＱ２は図１の第２のＰＮ接合素子ＰＮ２に対応する。差動増幅回路７０１及び抵抗Ｒ２，Ｒ３は、図１の生成回路１０１に対応する。差動増幅回路７０２及び抵抗Ｒ４，Ｒ５は、図１の生成回路１０２に対応する。差動増幅回路７０３及び抵抗Ｒ６，Ｒ７は、図１の生成回路１０３に対応する。

（第７の実施形態）
図８は、本発明の第７の実施形態による基準電圧生成回路の構成例を示す回路図である。トランジスタＭＰ１、ＭＰ２、Ｑ１、Ｑ２、差動増幅回路２０１、抵抗Ｒ１及びスタートアップ回路２００の構成は、第２の実施形態と同じである。以下、本実施形態が第２の実施形態と異なる点を説明する。

差動増幅回路８０１は、非反転入力端子にトランジスタＱ１で発生する第１の電圧Ｖ１が入力され、反転入力端子に抵抗Ｒ２を介して自身の出力端子及び抵抗Ｒ３を介して基準電位端子が接続される。

差動増幅回路８０２は、非反転入力端子にトランジスタＱ２で発生する第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される。

差動増幅回路８０３は、非反転入力端子に抵抗Ｒ４を介して差動増幅回路８０２の出力端子及び抵抗Ｒ５を介して基準電位端子が接続され、反転入力端子に抵抗Ｒ６を介して差動増幅回路８０１の出力電圧及び抵抗Ｒ７を介して自身の出力電圧Ｖｒｅｆが入力され、基準電圧Ｖｒｅｆを出力する。

差動増幅回路８０１の出力電圧Ｖ１１は、Ａ１×Ｖ１である。ここで、係数Ａ１は（Ｒ２＋Ｒ３）／Ｒ３である。また、差動増幅回路８０３の非反転入力端子の電圧Ｖ１２は、Ａ２×Ｖ２である。ここで、係数Ａ２はＲ５／（Ｒ４＋Ｒ５）である。

本実施形態による基準電圧生成回路は、第２の電圧Ｖ２を抵抗Ｒ４及びＲ５から求まる比Ａ２で減衰（増幅率＜１）した電圧Ｖ１２を基準として、第１の電圧Ｖ１を抵抗Ｒ２及びＲ３から求まる比Ａ１で非反転増幅（増幅率＞１）した電圧Ｖ１１との差Ｖ１２−Ｖ１１を抵抗Ｒ６及びＲ７から求まる比Ａ３で反転増幅することで以下の式で与えられる基準電圧Ｖｒｅｆを生成する。

ここで、係数Ａ１は（Ｒ２＋Ｒ３）／Ｒ３であり、１より大きい値である。係数Ａ２はＲ５／（Ｒ４＋Ｒ５）であり、１より小さい値である。係数Ａ３はＲ７／Ｒ６である。係数Ａ１及びＡ２は異なる値である。

以下、第１及び第７の実施形態の対応関係を説明する。トランジスタＭＰ１は図１の第１の電流源Ｉ１、トランジスタＭＰ２は図１の第２の電流源Ｉ２に対応する。トランジスタＱ１は図１の第１のＰＮ接合素子ＰＮ１、トランジスタＱ２は図１の第２のＰＮ接合素子ＰＮ２に対応する。差動増幅回路８０１及び抵抗Ｒ２，Ｒ３は、図１の生成回路１０１に対応する。差動増幅回路８０２及び抵抗Ｒ４，Ｒ５は、図１の生成回路１０２に対応する。差動増幅回路８０３及び抵抗Ｒ６，Ｒ７は、図１の生成回路１０３に対応する。

（第８の実施形態）
図９は、本発明の第８の実施形態による基準電圧生成回路の構成例を示す回路図である。図９の本実施形態は、図２の第２の実施形態に対して、スタートアップ回路２００、差動増幅回路２０１及び抵抗Ｒ１を削除し、バイアス回路９００を追加したものである。以下、本実施形態が第２の実施形態と異なる点を説明する。

トランジスタＭＰ１は、ソースが電源電圧端子に接続され、ゲートがバイアス回路９００に接続され、ドレインがトランジスタＱ１のエミッタに接続される。トランジスタＱ１は、ベース及びコレクタが基準電位端子に接続される。第１の電圧Ｖ１は、トランジスタＱ１のベース及びエミッタ間電圧である。

トランジスタＭＰ２は、ソースが電源電圧端子に接続され、ゲートがバイアス回路９００に接続され、ドレインがトランジスタＱ２のエミッタに接続される。トランジスタＱ２は、ベース及びコレクタが基準電位端子に接続される。第２の電圧Ｖ２は、トランジスタＱ２のベース及びエミッタ間電圧である。

バイアス回路９００は、トランジスタＭＰ１及びＭＰ２のゲートに同一の電圧を出力する。トランジスタ（ＰＮ接合素子）Ｑ１及びＱ２は、相互に電流密度が異なる。電流密度が異なるトランジスタＱ１及びＱ２を構成するためには、２つの方法が考えられる。第１は、トランジスタＱ１及びＱ２のＰＮ接合面積を異ならせる方法である。第２は、第１の電流源Ｉ１であるＭＰ１が流す電流値及び第２の電流源Ｉ２であるトランジスタＭＰ２が流す電流値を異ならせる方法である。トランジスタＭＰ１及びＭＰ２の大きさを変えることにより、その流す電流値を異ならせることができる。その２つの方法のいずれかを実現することにより、相互に電流密度が異なるトランジスタＱ１及びＱ２を構成することができる。これにより、第２の電圧Ｖ２は、第１の電圧Ｖ１より高くすることができる。

第２〜第７の実施形態では、スタートアップ回路２００を必要とする。しかし、スタートアップ回路２００は、基準電圧生成回路の起動後は不要なものであり、回路動作を不安定にしてしまう問題がある。また、スタートアップ回路２００を用いると電源変動等のノイズに弱くなり、突発的に電源オフの状態が起こりえる携帯機器では安定した動作を保証することが難しくなるという問題がある。

本実施形態は、バイアス回路９００を用いることにより、スタートアップ回路２００を削除することができるので、動作を安定化させることができる。なお、本実施形態は、第２の実施形態に限定されず、第３〜第７の実施形態に適用することもできる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

電源電圧及び基準電圧を１．２５Ｖ以下の低電圧にすることができる。また、回路規模を削減し、低コスト及び低消費電力化を実現することができる。

Claims

順方向電圧が第１の電圧Ｖ１である第１のＰＮ接合素子と、
前記第１のＰＮ接合素子に対して電流密度が異なり、順方向電圧が前記第１の電圧Ｖ１より高い第２の電圧Ｖ２である第２のＰＮ接合素子と、
前記第１の電圧Ｖ１及び前記第２の電圧Ｖ２を入力し、Ａ１、Ａ２及びＡ３を係数とする、Ａ２×Ｖ２＋Ａ３×（Ａ２×Ｖ２−Ａ１×Ｖ１）で表される基準電圧を生成する生成回路と
を有し、
前記Ａ１及びＡ２は異なる値であることを特徴とする基準電圧生成回路。
前記係数Ａ１は、前記係数Ａ２より大きいことを特徴とする請求項１記載の基準電圧生成回路。
前記係数Ａ１及びＡ２のいずれかが１であることを特徴とする請求項１記載の基準電圧生成回路。
前記係数Ａ１及びＡ２のうちの少なくとも一方が１より大きいことを特徴とする請求項１記載の基準電圧生成回路。
さらに、非反転入力端子に前記第１のＰＮ接合素子で発生する前記第１の電圧Ｖ１が入力され、反転入力端子に第１の抵抗を介して自身の出力端子及び第２の抵抗を介して基準電位端子が接続される第１の差動増幅回路と、
非反転入力端子に前記第２のＰＮ接合素子で発生する前記第２の電圧Ｖ２が入力され、反転入力端子に第３の抵抗を介して前記第１の差動増幅回路の出力電圧及び第４の抵抗を介して自身の出力電圧が入力され、前記基準電圧を出力する第２の差動増幅回路とを有することを特徴とする請求項１〜４のいずれか１項に記載の基準電圧生成回路。
さらに、非反転入力端子に前記第１のＰＮ接合素子で発生する前記第１の電圧Ｖ１が入力され、反転入力端子に自身の出力電圧が入力される第１の差動増幅回路と、
非反転入力端子に前記第２のＰＮ接合素子で発生する前記第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される第２の差動増幅回路と、
非反転入力端子に第１の抵抗を介して前記第２の差動増幅回路の出力端子及び第２の抵抗を介して基準電位端子が接続され、反転入力端子に第３の抵抗を介して前記第１の差動増幅回路の出力電圧及び第４の抵抗を介して自身の出力電圧が入力され、前記基準電圧を出力する第３の差動増幅回路とを有することを特徴とする請求項１〜４のいずれか１項に記載の基準電圧生成回路。
さらに、非反転入力端子に前記第１のＰＮ接合素子で発生する前記第１の電圧Ｖ１が入力され、反転入力端子に自身の出力電圧が入力される第１の差動増幅回路と、
非反転入力端子に前記第２のＰＮ接合素子で発生する前記第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される第２の差動増幅回路と、
非反転入力端子に第１の抵抗を介して前記第２の差動増幅回路の出力端子及び第２の抵抗を介して基準電位端子が接続され、反転入力端子に第３の抵抗を介して前記第１の差動増幅回路の出力端子、第４の抵抗を介して基準電位端子、及び第５の抵抗を介して自身の出力端子が接続され、前記基準電圧を出力する第３の差動増幅回路とを有することを特徴とする請求項１〜４のいずれか１項に記載の基準電圧生成回路。
さらに、非反転入力端子に前記第１のＰＮ接合素子で発生する前記第１の電圧Ｖ１が入力され、反転入力端子に自身の出力電圧が入力される第１の差動増幅回路と、
非反転入力端子に前記第２のＰＮ接合素子で発生する前記第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される第２の差動増幅回路と、
非反転入力端子に第１の抵抗を介して前記第１の差動増幅回路の出力端子及び第２の抵抗を介して基準電位端子が接続され、反転入力端子に自身の出力電圧が入力される第３の差動増幅回路と、
非反転入力端子に第３の抵抗を介して前記第２の差動増幅回路の出力端子及び第４の抵抗を介して基準電位端子が接続され、反転入力端子に第５の抵抗を介して前記第３の差動増幅回路の出力電圧及び第６の抵抗を介して自身の出力電圧が入力され、前記基準電圧を出力する第４の差動増幅回路とを有することを特徴とする請求項１〜４のいずれか１項に記載の基準電圧生成回路。
さらに、非反転入力端子に前記第１のＰＮ接合素子で発生する前記第１の電圧Ｖ１が入力され、反転入力端子に第１の抵抗を介して自身の出力端子及び第２の抵抗を介して基準電位端子が接続される第１の差動増幅回路と、
非反転入力端子に前記第２のＰＮ接合素子で発生する前記第２の電圧Ｖ２が入力され、反転入力端子に第３の抵抗を介して自身の出力端子及び第４の抵抗を介して基準電位端子が接続される第２の差動増幅回路と、
非反転入力端子に前記第２の差動増幅回路の出力電圧が入力され、反転入力端子に第５の抵抗を介して前記第１の差動増幅回路の出力電圧及び第６の抵抗を介して自身の出力電圧が入力され、前記基準電圧を出力する第３の差動増幅回路とを有することを特徴とする請求項１〜４のいずれか１項に記載の基準電圧生成回路。
さらに、非反転入力端子に前記第１のＰＮ接合素子で発生する前記第１の電圧Ｖ１が入力され、反転入力端子に第１の抵抗を介して自身の出力端子及び第２の抵抗を介して基準電位端子が接続される第１の差動増幅回路と、
非反転入力端子に前記第２のＰＮ接合素子で発生する前記第２の電圧Ｖ２が入力され、反転入力端子に自身の出力電圧が入力される第２の差動増幅回路と、
非反転入力端子に第３の抵抗を介して前記第２の差動増幅回路の出力端子及び第４の抵抗を介して基準電位端子が接続され、反転入力端子に第５の抵抗を介して前記第１の差動増幅回路の出力電圧及び第６の抵抗を介して自身の出力電圧が入力され、前記基準電圧を出力する第３の差動増幅回路とを有することを特徴とする請求項１〜４のいずれか１項に記載の基準電圧生成回路。