CN101641656B - 基准电压生成电路 - Google Patents
基准电压生成电路 Download PDFInfo
- Publication number
- CN101641656B CN101641656B CN2007800523591A CN200780052359A CN101641656B CN 101641656 B CN101641656 B CN 101641656B CN 2007800523591 A CN2007800523591 A CN 2007800523591A CN 200780052359 A CN200780052359 A CN 200780052359A CN 101641656 B CN101641656 B CN 101641656B
- Authority
- CN
- China
- Prior art keywords
- differential amplifier
- amplifier circuit
- voltage
- counter
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Abstract
本发明提供了一种基准电压生成电路,其特征在于,包括:第一PN结元件(PN1),所述第一PN结元件的正向电压为第一电压(V1);第二PN结元件(PN2),所述第二PN结元件的电流密度与所述第一PN结元件不同,并且所述第二PN结元件的正向电压为比所述第一电压V1高的第二电压V2;以及生成电路(101~103),对所述生成电路输入所述第一电压V1和所述第二电压V2,则生成以A1、A2、A3为系数的、以A2×V2+A3×(A2×V2-A1×V1)表示的基准电压,其中,所述A1和A2为不同的值。
Description
技术领域
本发明涉及基准电压生成电路。
背景技术
图10是示出PN结元件的电流以及电压特性的温度相关性的曲线图。横轴表示PN结元件的正向电压Vbe[V]、纵轴表示PN结元件的顺方向电流Ie[A]的对数。PN结元件例如为双极性晶体管。电压Vbe为双极性晶体管的基极和发射极之间的电压、电流Ie为发射极电流。特性T1~T6表示与温度对应的电流以及电压特性。特性T1为-40度时的特性、特性T2为0度时的特性、特性T3为25度时的特性、特性T4为55度时的特性、特性T5为85度时的特性、特性T6为125度时的特性。在使同样的电流Ie流过时,温度越高电压Vbe变得越低。利用四方形标记所表示的电压V1表示用于使约4×10-9[A]的电流Ie流过的电压,并且温度越高时变得越低。利用圆形标记所表示的电压V2表示用于使约5×10-6[A]的电流Ie流过的电压,并且温度越低时变得越高。其中,电压V1相对于电压V2温度相关性高。
图11是示出PN结元件的电压以及温度的关系的曲线图。横轴表示温度、纵轴表示电压。如图10所示的那样,温度越高电压V2变得越低。与此相对,温度越高电压V2-V1变得越高。
基准电压生成电路利用电流密度不同的2个PN结元件能够生成不依赖于温度的基准电压。第一PN结元件的正向电压为V1、第二PN结元件的正向电压为V2。当电压V1和电压V2为V1<V2的关系时,基准电压生成电路生成以基准电压Vref=V2+α×(V2-V1)表示的基准电压Vref。如图11所示,只要适当地选择系数α则能够作为不依赖于温度的基准电压Vref而获得约1.25V。
近年来,由于低电压化的需求而需要以比1.25V低的电压来动作的基准电压生成电路。下述的专利文件1为低电压化技术中的一个。在专利文件1中,用以下的方式定义作为基准电压的输出电压:具有不同的电流密度的双极性晶体管的基极和发射极之间的电压的差V2-V1的α倍的电压、以及双极性晶体管的基极和发射极之间的电压V2的β分之1(β>1)的电压的和。即,基准电压生成电路生成以Vref=V2/β+α×(V2-V1)表示的基准电压Vref。
然而,该基准电压生成电路存在电路规模变大的问题。例如,在专利文件1所示的根据电压进行计算的实施例中,使用了6个计算放大器,出现在半导体芯片上所占的面积以及消耗电力变大的问题。
另外,在下述的专利文件2中,记载的基准电压生成电路包括:第一电流产生电路,产生与PN结的第一正向电压和改变了电流密度的PN结的第二正向电压之间的差成比例的电流;第二电流产生电路,产生用于使与从所述第一电流产生电路获得的电流成比例的电压和所述第一正向电压相等的电流;电压加法运算电路,对与从所述第二电流产生电路获得的电流成比例的电压和所述第一正向电压进行加法运算。
专利文件1:日本专利文件特开平05-251954号公报;
专利文件2:日本专利文件特开2004-192608号公报。
发明内容
本发明的目的在于提供一种能够进行低电压动作并且能够实现电力的低消耗的基准电压生成电路。
根据本发明的一个观点,提供一种基准电压生成电路,其特征在于,包括:第一PN结元件,所述第一PN结元件的正向电压为第一电压V1;第二PN结元件,所述第二PN结元件的电流密度与所述第一PN结元件不同,并且所述第二PN结元件的正向电压为比所述第一电压V1高的第二电压V2;以及生成电路,对所述生成电路输入所述第一电压V1和所述第二电压V2,则生成以A1、A2、A3为系数的、以A2×V2+A3×(A2×V2-A1×V1)表示的基准电压,其中,所述A1和A2为不同的值。
附图说明
图1是示出根据本发明的第一实施方式的基准电压生成电路基准电压生成电路的构成例的电路图;
图2是示出根据本发明的第二实施方式的基准电压生成电路基准电压生成电路的构成例的电路图;
图3是示出根据本发明的第三实施方式的基准电压生成电路基准电压生成电路的构成例的电路图;
图4是示出根据本发明的第四实施方式的基准电压生成电路基准电压生成电路的构成例的电路图;
图5是示出根据本发明的第五实施方式的基准电压生成电路基准电压生成电路的构成例的电路图;
图6是用于说明根据第四和第五实施方式的基准电压生成电路的关系的电路图。
图7是示出根据本发明的第六实施方式的基准电压生成电路的构成例的电路图;
图8是示出根据本发明的第七实施方式的基准电压生成电路的构成例的电路图;
图9是示出根据本发明的第八实施方式的基准电压生成电路的构成例的电路图;
图10是示出PN结元件的电流以及电压特性的温度相关性的曲线图;
图11是示出PN结元件的电压以及温度的关系的曲线图。
具体实施方式
(第一实施方式)
图1是示出根据本发明的第一实施方式的基准电压生成电路的构成例的电路图。第一电流源I1以及第一PN结元件PN1的串联连接电路被连接在电源电压端子以及基准电位端子(例如,接地端子)之间。第二电流源I2以及第二PN结元件PN2的串联连接电路被连接在电源电压端子以及基准电位端子之间。PN结元件PN1和PN2例如为二极管或者晶体管。
第一PN结元件PN1的顺方向电压为第一电压V1。第一电流源I1使第一PN结元件PN1中流过恒定电流。一旦由第一电流源I1使在第一PN结元件PN1中流过电流,则第一PN结元件PN1产生电压V1。
第二PN结元件PN2的顺方向电压为第二电压V2。第二电流源I2使第二PN结元件PN2中流过恒定电流。一旦由第二电流源I2使在第二PN结元件PN2中流过电流,则第二PN结元件PN2产生电压V2。
第一PN结元件PN1和PN2的电流密度互相不同。为了构成电流密度不同的第一PN结元件PN1和PN2,可以考虑两个方法。第一个是使第一PN结元件PN1和第二PN结元件PN2的PN结面积不同的方法。第二个是使第一电流源I1所提供的电流值和第二电流源I2所提供的电流值不同的方法。通过实现上述两个方法中的某一个,能够构成电流密度互相不同的PN结元件PN1和PN2。由此,第一PN结元件PN1产生的第一电压V1和第二PN结元件PN2产生的第二电压V2为不同的电压。在这里,如图10所示的那样,使第二PN结元件PN2产生的第二电压V2比第一PN结元件PN1产生的第一电压V1更高。即,流过第二PN结元件PN2的电流比流过第一PN结元件PN1的电流更大。
对生成电路101输入在第一PN结元件PN1产生的第一电压V1,则生成对第一电压V1乘上系数A1的、利用下式表示的电压V11。
V11=A1×V1
对生成电路102输入在第二PN结元件PN2产生的第二电压V2,则生成对第二电压V2乘上系数A2的、利用下式表示的电压V12。其中,系数A1和A2是互相不同的值。
V12=A2×V2
对生成电路103输入电压V11以及V12,则生成利用下式表示的基准电压Vref。其中,A3为系数。
Vref=V12+A3×(V12-V11)
=A2×V2+A3×(A2×V2-A1×V1)
A1、A2以及A3是包含1的系数。通过将A1和A2设定成不同的值,由图11可知,能够获得不依赖于温度的基准电压Vref。
在上述的专利文件1中,基于V1和V2-V1这两个电压来计算基准电压Vref,其中V1是PN结元件的正向电压、V2-V1是电流密度与该PN结元件不同的另一个PN结元件的正向电压与V1的差。与此相对,在本实施方式中,对电流密度不同的两个PN结元件PN1以及PN2的正向电压V1和V2,在分别预先以不同的系数A1和A2进行放大(或者衰减)之后,再计算基准电压Vref,由此能够减小电路规模。
此时,为了能够进行电源电压以及基准电压Vref小于等于1.25V的实用性的低电压动作,大多数情况下需要满足系数A1比系数A2大的条件。当系数A2为1时,电路规模最小,将这种情况作为后述的第二实施方式进行说明。虽然与电路规模有关的优势变小,但是A2不限于1也能够进行低电压动作。另外,将系数A1为1的情况作为后述的第三实施方式进行说明。另外,将系数A1和A2两者都小于1的情况作为后述的第四和第五实施方式进行说明。另外,将系数A1和A2两者都大于1的情况作为后述的第六实施方式进行说明。另外,将系数A1大于1并且系数A2小于1的情况作为后述的第七实施方式进行说明。系数A1和A2两者都小于等于1能够在更低的电源电压下动作,在这一点具有很大优势。能够通过非反转放大电路来实现作为系数的放大率大于1的放大,并且能够通过对电压跟随(voltage follower)和电阻分压进行组合来实现作为系数的放大率小于1的衰减。
(第二实施方式)
图2是示出根据本发明的第二实施方式的基准电压生成电路的构成例的电路图。P沟道场效应管MP1的源极连接在电源电压端子上,栅极连接在差动放大电路201的输出端子上,漏极连接在差动放大电路201的非反转输入端子上。PNP双极性晶体管Q1的发射极经由R1连接在差动放大电路201的非反转输入端子,基极以及集电极连接在基准电位端子(例如,接地端子)上。第一电压V1为晶体管Q1的基极和发射极之间的电压。
P沟道场效应管MP2的源极连接在电源电压端子上,栅极连接在差动放大电路201的输出端子上,漏极连接在差动放大电路201的反转输入端子上。PNP双极性晶体管Q2的发射极连接在差动放大电路201的反转输入端子上,基极以及集电极连接在基准电位端子上。第二电压V2为晶体管Q2的基极和发射极之间的电压。
在差动放大电路201中,非反转输入端子连接在晶体管MP1和晶体管Q1之间,反转输入端子连接在晶体管MP2和晶体管Q2之间,输出端子连接在晶体管MP1和MP2的栅极上。电阻R1连接在晶体管MP1和晶体管Q1之间。
差动放大电路201被进行反馈控制,以使其非反转输入端子和反转输入端子的电压变得相同。由于从差动放大电路201对晶体管MP1和MP2的栅极输入同样的电压,因此晶体管MP1和MP2中流过同样的电流。
差动放大电路201以由晶体管Q1和Q2的正向电压V1和V2所决定的电压对流经晶体管Q1和Q2的电流进行反馈,出现即使输入输出都是高电平也稳定的情况。因此,优选的是设置启动电路(start-up circuit)200。启动电路200连接在差动放大电路201的非反转输入端子以及输出端子上,对差动放大电路201的非反转输入端子以及输出端子的电压进行控制。启动电路200不一定是必需的。
晶体管Q1和Q2的PN结面积互相不同,因此电流密度不同。流经晶体管Q2的电流比流经晶体管Q1的电流大。结果,第二电压V2比第一电压V1高。
在差动放大电路202中,对非反转输入端子输入在晶体管Q1上产生的第一电压V1,反转输入端子经由电阻R2与自身的输出端子相连,并且经由电阻R3与基准电位端子相连。差动放大电路202的输出电压V11为A1×V1。其中,系数A1为(R2+R3)/R3。
在差动放大电路203中,对非反转输入端子输入在晶体管Q2上产生的第二电压V2,对反转输入端子经由电阻R4输入差动放大电路202的输出电压V11并且经由电阻R5输入自身的输出电压Vref,差动放大电路203输出基准电压Vref。
根据本实施方式的基准电压生成电路,通过以下的方式生成由下面的数学式提供的基准电压Vref:以第二电压V2为基准,并且求第二电压V2和对第一电压V1以由电阻R2和R3求出的比A1来进行非反转放大(放大率>1)所获得的电压V11之间的差V2-V11,再对V2-V11以由电阻R4和R5求出的比A3进行反转放大。
[数学式1]
其中,系数A1是(R2+R3)/R3,是大于1的值。系数A2为1。系数A3为R5/R4。系数A1和A2为不同的值。
下面,对第一和第二实施方式的对应关系进行说明。晶体管MP1对应于图1的第一电流源I1、晶体管MP2对应于图1的第二电流源I2。晶体管Q1对应于图1的第一PN结元件PN1、晶体管Q2对应于图1的第二PN结元件PN2。差动放大电路202以及电阻R2、R3对应于图1的生成电路101。差动放大电路203以及电阻R4、R5对应于图1的生成电路103。由于系数A2为1,因此可以省略生成电路102。
本实施方式的基准电压生成电路能够使差动放大电路变小,因此能够减小电路规模,并且能够实现低成本和低电力消耗。另外,能够使电源电压和基准电压Vref为1.25V以下的低电压。
(第三实施方式)
图3是示出根据本发明的第三实施方式的基准电压生成电路的构成例的电路图。晶体管MP1、MP2、Q1、Q2、差动放大电路201、电阻R1和启动电路200的构成与第二实施方式相同。下面,对本实施方式与第二实施方式不同的点进行说明。
在差动放大电路301中,对非反转输入端子输入在晶体管Q1上产生的第一电压V1,对反转输入端子输入自身的输出电压V11。差动放大电路301的输出电压V11为A1×V1。其中,系数A1为1,因此电压V11与电压V1相同。差动放大电路301是用于使电流流经R4的缓冲器,能够防止由于流过该电流而导致的输入电压的变动。
在差动放大电路302中,对非反转输入端子输入在晶体管Q2上产生的第二电压V2,对反转输入端子输入自身的输出电压。
在差动放大电路303中,非反转输入端子经由电阻R2与差动放大电路302的输出端子相连并且经由电阻R3与基准电位端子相连,对反转输入端子经由电阻R4输入差动放大电路301的输出电压V11并且经由电阻R5输入自身的输出电压Vref,差动放大电路303输出基准电压Vref。
差动放大电路303的非反转输入端子的电压V12为A2×V2。系数A2为R3/(R2+R3)。
根据本实施方式的基准电压生成电路,通过以下的方式生成下面的数学式提供的基准电压Vref:求对第二电压V2以由电阻R2和R3求出的比A2来进行衰减(放大率<1)来获得的电压V12,以电压V12为基准,对V12与第一电压V1之间的差V12-V1以由电阻R4和R5求出的比A3进行反转放大。
[数学式2]
其中,系数A1为1。系数A2是R3/(R2+R3),是小于1的值。系数A3为R5/R4。系数A1和A2为不同的值。
下面,对第一和第三实施方式的对应关系进行说明。晶体管MP1对应于图1的第一电流源I1、晶体管MP2对应于图1的第二电流源I2。晶体管Q1对应于图1的第一PN结元件PN1、晶体管Q2对应于图1的第二PN结元件PN2。差动放大电路301对应于图1的生成电路101。差动放大电路302以及电阻R2、R3对应于图1的生成电路102。差动放大电路303以及电阻R4、R5对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小,因此能够减小电路规模,并且能够实现低成本和低电力消耗。另外,能够使电源电压和基准电压Vref为1.25V以下的低电压。
(第四实施方式)
图4是示出根据本发明的第四实施方式的基准电压生成电路的构成例的电路图。晶体管MP1、MP2、Q1、Q2、差动放大电路201、电阻R1和启动电路200的构成与第二实施方式相同。下面,对本实施方式与第二实施方式不同的点进行说明。
在差动放大电路401中,对非反转输入端子输入在晶体管Q1上产生的第一电压V1,对反转输入端子输入自身的输出电压。
在差动放大电路402中,对非反转输入端子输入在晶体管Q2上产生的第二电压V2,对反转输入端子输入自身的输出电压。
在差动放大电路403中,非反转输入端子经由电阻R4与差动放大电路402的输出端子相连并且经由电阻R5与基准电位端子相连,反转输入端子经由电阻R2与差动放大电路401的输出端子相连、经由电阻R3与基准电位端子相连、经由电阻R6与自身的输出端子相连,差动放大电路403输出基准电压Vref。
差动放大电路403的反转输入端子的电压V11为A1×V1。其中,系数A1为R3/(R2+R3)。另外,差动放大电路403的非反转输入端子的电压V12为A2×V2。其中,系数A2为R5/(R4+R5)。
根据本实施方式的基准电压生成电路,通过以下的方式生成下面的数学式提供的基准电压Vref:对第二电压V2以由电阻R4和R5求出的比A2来进行衰减(放大率<1)而获得电压V12,对第一电压V1以由电阻R2和R3求出的比A1来进行衰减(放大率<1)而获得电压V11,以电压V12为基准,对V12和V11之间的差V12-V11进行反转放大。
[数学式3]
其中,R2//R3表示R2×R3/(R2+R3)。系数A1为R3/(R2+R3),是小于1的值。系数A2为R5/(R4+R5),是小于1的值。系数A3为R6/(R2//R3)。系数A1和A2为不同的值。
下面,对第一和第四实施方式的对应关系进行说明。晶体管MP1对应于图1的第一电流源I1、晶体管MP2对应于图1的第二电流源I2。晶体管Q1对应于图1的第一PN结元件PN1、晶体管Q2对应于图1的第二PN结元件PN2。差动放大电路401以及电阻R2、R3对应于图1的生成电路101。差动放大电路402以及电阻R4、R5对应于图1的生成电路102。差动放大电路403以及电阻R2、R3、R6对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小,因此能够减小电路规模,并且能够实现低成本和低电力消耗。另外,能够使电源电压和基准电压Vref为1.25V以下的低电压。
(第五实施方式)
图5是示出根据本发明的第五实施方式的基准电压生成电路的构成例的电路图。晶体管MP1、MP2、Q1、Q2、差动放大电路201、电阻R1和启动电路200的构成与第二实施方式相同。下面,对本实施方式与第二实施方式不同的点进行说明。
在差动放大电路501中,对非反转输入端子输入在晶体管Q1上产生的第一电压V1,对反转输入端子输入自身的输出电压。
在差动放大电路502中,对非反转输入端子输入在晶体管Q2上产生的第二电压V2,对反转输入端子输入自身的输出电压。
在差动放大电路503中,非反转输入端子经由电阻R2与差动放大电路501的输出端子相连并且经由电阻R3与基准电位端子相连,对反转输入端子输入自身的输出电压。
在差动放大电路504中,非反转输入端子经由电阻R4与差动放大电路502的输出端子相连并且经由电阻R5与基准电位端子相连,经由电阻R6对反转输入端子输入差动放大电路503的输出电压并且经由电阻R7输入自身的输出电压Vref,差动放大电路504输出基准电压Vref。
差动放大电路503的非反转输入端子的电压V11为A1×V1。其中,系数A1为R3/(R2+R3)。另外,差动放大电路504的非反转输入端子的电压V12为A2×V2。其中,系数A2为R5/(R4+R5)。
根据本实施方式的基准电压生成电路,通过以下的方式生成下面的数学式提供的基准电压Vref:对第二电压V2以由电阻R4和R5求出的比A2来进行衰减(放大率<1)而获得电压V12,对第一电压V1以由电阻R2和R3求出的比A1来进行衰减(放大率<1)而获得电压V11,以电压V12为基准,对V12和V11之间的差V12-V11进行反转放大。
[数学式4]
其中,系数A1为R3/(R2+R3),是小于1的值。系数A2为R5/(R4+R5),是小于1的值。系数A3为R7/R6。系数A1和A2为不同的值。
下面,对第一和第五实施方式的对应关系进行说明。晶体管MP1对应于图1的第一电流源I1、晶体管MP2对应于图1的第二电流源I2。晶体管Q1对应于图1的第一PN结元件PN1、晶体管Q2对应于图1的第二PN结元件PN2。差动放大电路501以及电阻R2、R3对应于图1的生成电路101。差动放大电路502以及电阻R4、R5对应于图1的生成电路102。差动放大电路503、504以及电阻R6、R7对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小,因此能够减小电路规模,并且能够实现低成本和低电力消耗。另外,能够使电源电压和基准电压Vref为1.25V以下的低电压。
图6是用于说明根据第四和第五实施方式的基准电压生成电路的关系的电路图。根据图4的第四实施方式的基准电压生成电路和根据图5的第五实施方式的基准电压生成电路为等价电路。图6的电路510是分别以R1、R2、R3替换了图5的电路510的电阻R2、R3、R6的电路。图6的电路410是分别以电阻R4、R5替换了图4的电阻R2、R3的电路。电路510能够替换成与其等价的电路410。此时,下式的关系成立。
R5/(R4+R5)=R2/(R1+R2)
R4×R5/(R4+R5)=R3
图5的基准电压生成电路通过将电路510替换成电路410而成为图4的基准电压生成电路。图4和图5的基准电压生成电路为等价电路。图4的等价电路相对于图5的基准电压生成电路来说能够减小电路规模。
(第六实施方式)
图7是示出根据本发明的第六实施方式的基准电压生成电路的构成例的电路图。晶体管MP1、MP2、Q1、Q2、差动放大电路201、电阻R1和启动电路200的构成与第二实施方式相同。下面,对本实施方式与第二实施方式不同的点进行说明。
在差动放大电路701中,对非反转输入端子输入在晶体管Q1上产生的第一电压V1,反转输入端子经由电阻R2与自身的输出端子相连并且经由电阻R3与基准电位端子相连。
在差动放大电路702中,对非反转输入端子输入在晶体管Q2上产生的第二电压V2,反转输入端子经由电阻R4与自身的输出端子相连并且经由电阻R5与基准电位端子相连。0072
在差动放大电路703中,对非反转输入端子输入差动放大电路702的输出电压V12,对反转输入端子经由电阻R6输入差动放大电路701的输出电压V11并且经由电阻R7输入自身的输出电压Vref,差动放大电路703输出基准电压Vref。
差动放大电路701的输出电压V11为A1×V1。其中,系数A1为(R2+R3)/R3。另外,差动放大电路702的输出电压V12为A2×V2。其中,系数A2为(R4+R5)/R5。
根据本实施方式的基准电压生成电路,通过以下的方式生成下面的数学式提供的基准电压Vref:对第二电压V2以由电阻R4和R5求出的比A2来进行非反转放大(放大率>1)而获得电压V12,对第一电压V1以由电阻R2和R3求出的比A1来进行非反转放大(放大率>1)而获得电压V11,以电压V12为基准,对V12和V11之间的差V12-V11以由电阻R6和R7求出的比A3来进行反转放大。
[数学式5]
其中,系数A1为(R2+R3)/R3,是大于1的值。系数A2为(R4+R5)/R5,是大于1的值。系数A3为R7/R6。系数A1和A2为不同的值。
下面,对第一和第六实施方式的对应关系进行说明。晶体管MP1对应于图1的第一电流源I1、晶体管MP2对应于图1的第二电流源I2。晶体管Q1对应于图1的第一PN结元件PN1、晶体管Q2对应于图1的第二PN结元件PN2。差动放大电路701以及电阻R2、R3对应于图1的生成电路101。差动放大电路702以及电阻R4、R5对应于图1的生成电路102。差动放大电路703以及电阻R6、R7对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小,因此能够减小电路规模,并且能够实现低成本和低电力消耗。另外,能够使电源电压和基准电压Vref为1.25V以下的低电压。
(第七实施方式)
图8是示出根据本发明的第七实施方式的基准电压生成电路的构成例的电路图。晶体管MP1、MP2、Q1、Q2、差动放大电路201、电阻R1和启动电路200的构成与第二实施方式相同。下面,对本实施方式与第二实施方式不同的点进行说明。
在差动放大电路801中,对非反转输入端子输入在晶体管Q1上产生的第一电压V1,反转输入端子经由电阻R2与自身的输出端子相连并且经由电阻R3与基准电位端子相连。
在差动放大电路802中,对非反转输入端子输入在晶体管Q2上产生的第二电压V2,对反转输入端子输入自身的输出电压。
在差动放大电路803中,非反转输入端子经由电阻R4与差动放大电路802的输出端子相连并且经由电阻R5与基准电位端子相连,对反转输入端子经由电阻R6输入差动放大电路801的输出电压并且经由电阻R7输入自身的输出电压Vref,差动放大电路803输出基准电压Vref。
差动放大电路801的输出电压V11为A1×V1。其中,系数A1为(R2+R3)/R3。另外,差动放大电路802的非反转输入端子的电压V12为A2×V2。其中,系数A2为R5/(R4+R5)。
根据本实施方式的基准电压生成电路,通过以下的方式生成下面的数学式提供的基准电压Vref:对第二电压V2以由电阻R4和R5求出的比A2来进行衰减(放大率<1)而获得电压V12,对第一电压V1以由电阻R2和R3求出的比A1来进行非反转放大(放大率>1)而获得电压V11,以电压V12为基准,对V12和V11之间的差V12-V11以由电阻R6和R7求出的比A3来进行反转放大。
[数学式6]
其中,系数A1为(R2+R3)/R3,是大于1的值。系数A2为R5/(R4+R5),是小于1的值。系数A3为R7/R6。系数A1和A2为不同的值。
下面,对第一和第七实施方式的对应关系进行说明。晶体管MP1对应于图1的第一电流源I1、晶体管MP2对应于图1的第二电流源I2。晶体管Q1对应于图1的第一PN结元件PN1、晶体管Q2对应于图1的第二PN结元件PN2。差动放大电路801以及电阻R2、R3对应于图1的生成电路101。差动放大电路802以及电阻R4、R5对应于图1的生成电路102。差动放大电路803以及电阻R6、R7对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小,因此能够减小电路规模,并且能够实现低成本和低电力消耗。另外,能够使电源电压和基准电压Vref为1.25V以下的低电压。
(第八实施方式)
图9是示出根据本发明的第八实施方式的基准电压生成电路的构成例的电路图。图9的本实施方式相对于图2的第二实施方式,删除了启动电路200、差动放大电路201以及电阻R1,而增加了偏置电路(biascircuit)900。下面,对本实施方式与第二实施方式不同的点进行说明。
晶体管MP1的源极连接在电源电压端子,栅极连接在偏置电路900,漏极连接在晶体管Q1的发射极。晶体管Q1的基极以及集电极连接在基准电位端子。第一电压V1为晶体管Q1的基极和发射极之间的电压。
晶体管MP2的源极连接在电源电压端子,栅极连接在偏置电路900,漏极连接在晶体管Q2的发射极。晶体管Q2的基极以及集电极连接在基准电位端子。第一电压V1为晶体管Q2的基极和发射极之间的电压。
偏置电路900对晶体管MP1和MP2的栅极输出同样的电压。晶体管(PN结元件)Q1和Q2的电流密度互相不同。为了构成电流密度不同的晶体管Q1和Q2可以考虑两个方法。第一个是使晶体管Q1和Q2的PN结面积不同的方法。第二个是使作为第一电流源I1的MP1所提供的电流值和作为第二电流源I2的MP2所提供的电流值不同的方法。通过实现上述两个方法中的某一个,能够构成电流密度互相不同的晶体管Q1和Q2。由此,能够使第二电压V2比第一电压V1高。
在第二至第七实施方式中,需要启动电路200。然而,启动电路200在启动基准电压生成电路之后就不再需要,会出现电路动作不稳定的问题。另外,当使用启动电路200时,对电源变动等噪声变得敏感,并且在可能突发性地发生电源被断掉的状态的便携式设备中难以保证稳定的动作。
本实施方式通过使用偏置电路900,能够减去启动电路200,因此能够使动作稳定。本实施方式并不限于第二实施方式,也能够适用于第三至第七实施方式。
上述实施方式都只是用于实施本发明的具体的示例,不应该用这些来限定性地解释本发明的技术范围。即,在不脱离本发明的技术思想或者其主要特征的情况下,能够以各种形势实施本发明。
产业上的实用性
能够使电源电压和基准电压为1.25V以下的低电压。另外,能够减小电路规模,实现低成本以及低电力消耗。
Claims (20)
1.一种基准电压生成电路,其特征在于,
包括:
第一PN结元件,所述第一PN结元件的正向电压为第一电压V1;
第二PN结元件,所述第二PN结元件的电流密度与所述第一PN结元件不同,并且所述第二PN结元件的正向电压为比所述第一电压V1高的第二电压V2;以及
生成电路,对所述生成电路输入所述第一电压V1和所述第二电压V2,生成以A1、A2、A3为系数的、以A2×V2+A3×(A2×V2-A1×V1)表示的基准电压,
其中,所述A1和A2为不同的值。
2.如权利要求1所述的基准电压生成电路,其特征在于,
所述系数A1大于所述系数A2。
3.如权利要求1所述的基准电压生成电路,其特征在于,
所述系数A1和A2中的某一个为1。
4.如权利要求1所述的基准电压生成电路,其特征在于,
所述系数A1和A2中的至少一个大于1。
5.如权利要求1所述的基准电压生成电路,其特征在于,
所述系数A1和A2两者都小于等于1。
6.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
还包括:
第一差动放大电路,在所述第一差动放大电路中,对非反转输入端子输入在所述第一PN结元件上产生的所述第一电压V1,反转输入端子经由第一电阻与自身的输出端子相连并且经由第二电阻与基准电位端子相连;以及
第二差动放大电路,在所述第二差动放大电路中,对非反转输入端子输入在所述第二PN结元件上产生的所述第二电压V2,对反转输入端子经由第三电阻输入所述第一差动放大电路的输出电压并且经由第四电阻输入自身的输出电压,所述第二差动放大电路输出所述基准电压。
7.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
还包括:
第一差动放大电路,在所述第一差动放大电路中,对非反转输入端子输入在所述第一PN结元件上产生的所述第一电压V1,对反转输入端子输入自身的输出电压;
第二差动放大电路,在所述第二差动放大电路中,对非反转输入端子输入在所述第二PN结元件上产生的所述第二电压V2,对反转输入端子输入自身的输出电压;以及
第三差动放大电路,在所述第三差动放大电路中,非反转输入端子经由第一电阻与所述第二差动放大电路的输出端子相连并且经由第二电阻与基准电位端子相连,对反转输入端子经由第三电阻输入所述第一差动放大电路的输出电压并且经由第四电阻输入自身的输出电压,所述第三差动放大电路输出所述基准电压。
8.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
还包括:
第一差动放大电路,在所述第一差动放大电路中,对非反转输入端子输入在所述第一PN结元件上产生的所述第一电压V1,对反转输入端子输入自身的输出电压;
第二差动放大电路,在所述第二差动放大电路中,对非反转输入端子输入在所述第二PN结元件上产生的所述第二电压V2,对反转输入端子输入自身的输出电压;以及
第三差动放大电路,在所述第三差动放大电路中,非反转输入端子经由第一电阻与所述第二差动放大电路的输出端子相连并且经由第二电阻与基准电位端子相连,反转输入端子经由第三电阻与所述第一差动放大电路的输出端子相连、并且经由第四电阻与基准电位端子相连、经由第五电阻与自身的输出端子相连,所述第三差动放大电路输出所述基准电压。
9.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
还包括:
第一差动放大电路,在所述第一差动放大电路中,对非反转输入端子输入在所述第一PN结元件上产生的所述第一电压V1,对反转输入端子输入自身的输出电压;
第二差动放大电路,在所述第二差动放大电路中,对非反转输入端子输入在所述第二PN结元件上产生的所述第二电压V2,对反转输入端子输入自身的输出电压;
第三差动放大电路,在所述第三差动放大电路中,非反转输入端子经由第一电阻与所述第二差动放大电路的输出端子相连并且经由第二电阻与基准电位端子相连,对反转输入端子输入自身的输出电压;以及
第四差动放大电路,在所述第四差动放大电路中,非反转输入端子经由第三电阻与所述第二差动放大电路的输出端子相连并且经由第四电阻与基准电位端子相连,经由第五电阻对反转输入端子输入所述第三差动放大电路的输出电压并且经由第六电阻输入自身的输出电压,所述第四差动放大电路输出所述基准电压。
10.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
还包括:
第一差动放大电路,在所述第一差动放大电路中,对非反转输入端子输入在所述第一PN结元件上产生的所述第一电压V1,反转输入端子经由第一电阻与自身的输出端子相连并且经由第二电阻与基准电位端子相连;
第二差动放大电路,在所述第二差动放大电路中,对非反转输入端子输入在所述第二PN结元件上产生的所述第二电压V2,反转输入端子经由第三电阻与自身的输出端子相连并且经由第四电阻与基准电位端子相连;以及
第三差动放大电路,在所述第三差动放大电路中,对非反转输入端子输入所述第二差动放大电路的输出电压,经由第五电阻对反转输入端子输入所述第一差动放大电路的输出电压并且经由第六电阻输入自身的输出电压,所述第三差动放大电路输出所述基准电压。
11.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
还包括:
第一差动放大电路,在所述第一差动放大电路中,对非反转输入端子输入在所述第一PN结元件上产生的所述第一电压V1,反转输入端子经由第一电阻与自身的输出端子相连并且经由第二电阻与基准电位端子相连;
第二差动放大电路,在所述第二差动放大电路中,对非反转输入端子输入在所述第二PN结元件上产生的所述第二电压V2,对反转输入端子输入自身的输出电压;以及
第三差动放大电路,在所述第三差动放大电路中,非反转输入端子经由第三电阻与所述第二差动放大电路的输出端子相连并且经由第四电阻与基准电位端子相连,经由第五电阻对反转输入端子输入所述第一差动放大电路的输出电压并且经由第六电阻输入自身的输出电压,所述第三差动放大电路输出所述基准电压。
12.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
所述第一以及第二PN结元件为晶体管。
13.如权利要求1至5中的任一项所述的基准电压生成电路,其特征在于,
还包括:
第一电流源,用于使电流流经所述第一PN结元件;以及
第二电流源,用于使电流流经所述第二PN结元件。
14.如权利要求13所述的基准电压生成电路,其特征在于,
所述第一和第二电流源分别由第一和第二场效应管来构成。
15.如权利要求14所述的基准电压生成电路,其特征在于,
还包括第一差动放大电路,在所述第一差动放大电路中,非反转输入端子连接在所述第一场效应管和所述第一PN结元件之间,反转输入端子连接在所述第二场效应管和所述第二PN结元件之间,输出端子连接在所述第一和第二场效应管的栅极上。
16.如权利要求13所述的基准电压生成电路,其特征在于,
还包括连接在所述第一电流源和所述第一PN结元件之间的电阻。
17.如权利要求15所述的基准电压生成电路,其特征在于,
还包括用于对所述第一差动放大电路的输入端子和输出端子的电压进行控制的启动电路。
18.如权利要求14所述的基准电压生成电路,其特征在于,
还包括对所述第一和第二场效应管的栅极输出同样的电压的偏置电路。
19.如权利要求1所述的基准电压生成电路,其特征在于,
所述第一和第二PN结元件分别为第一和第二双极性晶体管。
20.如权利要求19所述的基准电压生成电路,其特征在于,
所述第一和第二双极性晶体管的基极连接在基准电位端子上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/056854 WO2008120350A1 (ja) | 2007-03-29 | 2007-03-29 | 基準電圧生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101641656A CN101641656A (zh) | 2010-02-03 |
CN101641656B true CN101641656B (zh) | 2011-11-16 |
Family
ID=39807943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800523591A Expired - Fee Related CN101641656B (zh) | 2007-03-29 | 2007-03-29 | 基准电压生成电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7880532B2 (zh) |
JP (1) | JP5003754B2 (zh) |
KR (1) | KR101073963B1 (zh) |
CN (1) | CN101641656B (zh) |
WO (1) | WO2008120350A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5862313B2 (ja) * | 2012-01-11 | 2016-02-16 | 株式会社ソシオネクスト | 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 |
US9791879B2 (en) * | 2013-10-25 | 2017-10-17 | Taiwan Semiconductor Manufacturing Company Limited | MOS-based voltage reference circuit |
DE102016114878A1 (de) * | 2016-08-11 | 2018-02-15 | Infineon Technologies Ag | Referenzspannungserzeugung |
KR20200137805A (ko) | 2019-05-30 | 2020-12-09 | 박성국 | 전기회전구이기의 꽂이 간헐회전장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5568045A (en) * | 1992-12-09 | 1996-10-22 | Nec Corporation | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit |
CN1206864A (zh) * | 1997-07-29 | 1999-02-03 | 株式会社东芝 | 基准电压产生电路和基准电流产生电路 |
JP2000323939A (ja) * | 1999-05-12 | 2000-11-24 | Nec Corp | 基準電圧回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
JPH05251954A (ja) * | 1992-03-04 | 1993-09-28 | Asahi Kasei Micro Syst Kk | 基準電圧発生回路 |
JPH08185236A (ja) * | 1994-12-29 | 1996-07-16 | Fujitsu Ltd | 基準電圧生成回路 |
JPH10133754A (ja) * | 1996-10-28 | 1998-05-22 | Fujitsu Ltd | レギュレータ回路及び半導体集積回路装置 |
EP0840193B1 (en) * | 1996-11-04 | 2002-05-02 | STMicroelectronics S.r.l. | Band-gap reference voltage generator |
JP4275492B2 (ja) | 2002-11-29 | 2009-06-10 | 株式会社ルネサステクノロジ | 基準電圧発生回路 |
US7199646B1 (en) * | 2003-09-23 | 2007-04-03 | Cypress Semiconductor Corp. | High PSRR, high accuracy, low power supply bandgap circuit |
US7193454B1 (en) * | 2004-07-08 | 2007-03-20 | Analog Devices, Inc. | Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference |
WO2006090452A1 (ja) * | 2005-02-24 | 2006-08-31 | Fujitsu Limited | 基準電圧発生回路 |
US20070052473A1 (en) * | 2005-09-02 | 2007-03-08 | Standard Microsystems Corporation | Perfectly curvature corrected bandgap reference |
JP4808069B2 (ja) * | 2006-05-01 | 2011-11-02 | 富士通セミコンダクター株式会社 | 基準電圧発生回路 |
KR100780771B1 (ko) * | 2006-06-30 | 2007-11-29 | 주식회사 하이닉스반도체 | 밴드-갭 기준 전압 발생 장치 |
-
2007
- 2007-03-29 KR KR1020097019931A patent/KR101073963B1/ko not_active IP Right Cessation
- 2007-03-29 CN CN2007800523591A patent/CN101641656B/zh not_active Expired - Fee Related
- 2007-03-29 JP JP2009507341A patent/JP5003754B2/ja not_active Expired - Fee Related
- 2007-03-29 WO PCT/JP2007/056854 patent/WO2008120350A1/ja active Application Filing
-
2009
- 2009-09-24 US US12/566,240 patent/US7880532B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5568045A (en) * | 1992-12-09 | 1996-10-22 | Nec Corporation | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit |
CN1206864A (zh) * | 1997-07-29 | 1999-02-03 | 株式会社东芝 | 基准电压产生电路和基准电流产生电路 |
JP2000323939A (ja) * | 1999-05-12 | 2000-11-24 | Nec Corp | 基準電圧回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5003754B2 (ja) | 2012-08-15 |
JPWO2008120350A1 (ja) | 2010-07-15 |
KR20100005045A (ko) | 2010-01-13 |
US20100013540A1 (en) | 2010-01-21 |
WO2008120350A1 (ja) | 2008-10-09 |
KR101073963B1 (ko) | 2011-10-17 |
US7880532B2 (en) | 2011-02-01 |
CN101641656A (zh) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102144196B (zh) | 基准电压产生电路 | |
CN100514249C (zh) | 一种带隙基准源产生装置 | |
CN1959585B (zh) | 并联稳压器、产生稳定基准电压的电路及其方法 | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
KR20090017981A (ko) | 기준 전압 회로 | |
KR20120003799A (ko) | 차동 증폭 회로 및 시리즈 레귤레이터 | |
CN101641656B (zh) | 基准电压生成电路 | |
CN102122191A (zh) | 电流基准源电路及电流基准源生成方法 | |
KR101733157B1 (ko) | 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 | |
CN115167605B (zh) | 稳压电路及稳压方法、装置、电子设备和存储介质 | |
CN104216455B (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
CN107102680A (zh) | 一种低噪声低压差线性稳压器 | |
JP2008276566A (ja) | 定電圧電源回路 | |
CN108710401A (zh) | 一种高精度大驱动电流的带隙基准电压源 | |
KR900013705A (ko) | 회로 입력 신호의 차동 증폭용 전자회로 | |
CN108073218A (zh) | 运算放大器电路及带隙基准源 | |
CN104881071A (zh) | 低功耗基准电压源 | |
CN103677037B (zh) | 用于生成带隙基准电压的电路和方法 | |
KR20100098954A (ko) | 레벨 검출기 및 이를 구비하는 전압 발생기 | |
CN103926967B (zh) | 低压低功耗基准电压源及低基准电压产生电路 | |
CN101739056B (zh) | 一种参考电流产生电路 | |
CN215576341U (zh) | 一种稳压源电路 | |
CN103825556A (zh) | 振荡电路 | |
CN100485572C (zh) | 一种超低工作电压能隙基准电压源 | |
CN208621994U (zh) | 一种高精度大驱动电流的带隙基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 Termination date: 20180329 |
|
CF01 | Termination of patent right due to non-payment of annual fee |