CN103677037B - 用于生成带隙基准电压的电路和方法 - Google Patents

Abstract

提供了一种用于生成带隙基准电压的电路和方法。所述电路包括：双极型组件，包括串联的第一电阻与第一支路，所述第一支路与第二支路并联，所述第一支路包括基极耦接到固定电压的第一双极型晶体管，所述第二支路包括基极耦接到固定电压的第二双极型晶体管以及与所述第二晶体管串联的第二电阻；以及用于平衡所述第一支路和所述第二支路中的电流的模块，其中在所述第一电阻的一端提供所述基准电压。

Description

用于生成带隙基准电压的电路和方法

技术领域

本发明大体上涉及电子电路，更具体地，涉及带隙基准电压电路。

背景技术

带隙基准电压电路被广泛应用于各种用于提供稳定电压基准的应用中。

如图1所示，带隙基准电压电路的一个例子包括以二极管连接的第一npn双极型晶体管4，其发射极被接地，而其集电极与第一电阻1的一端连接。第一电阻1的另一端与运算放大器6的正相输入端以及第二电阻2的一端连接。第二电阻3的另一端连接到运算放大器6的输出端7，并连接到第三电阻3的一端，第三电阻3的另一端连接到运算放大器6的反相输入端以及第二npn双极型晶体管5的集电极。运算放大器6输出端7处的电压V_BG由第二npn双极型晶体管5的基极-发射极电压与第三电阻3上的电压之和给出，即：

$V_{\mathrm{BG}}=V_{\mathrm{BE}2}+V_T\frac{R2}{R1}\ln \frac{N\·R2}{R3}$

其中V_T是热电压，R1、R2和R3是电阻1、2和3的电阻值，而N是晶体管4和5的面积比。

V_BE随温度的变化是-2.2mV/℃，而V_T是0.086mV/℃。R1、R2、R3和N的值被选取为确保V_BG在一定温度范围内保持基本稳定。

发明内容

本发明的发明人认识到，图1的电路配置的类型以及现有的带隙基准电路通常提供1.25V的基准电压，并且不能够满足不同电平的基准电压或者更高电平的基准电压的要求。本发明的发明人还发现现有的带隙基准电路通常使用二极管连接的双极型晶体管(如图1中所示的晶体管4和5)，其对于衬底注入和/或噪声敏感。

为了更好地解决这些问题中的一个或多个，在本发明的一个方面的一个实施例中，提供了一种用于生成带隙基准电压的电路，其包括双极型组件。该双极型组件包括串联的第一电阻与第一支路，所述第一支路与第二支路并联，所述第一支路包括基极耦接到固定电压的第一双极型晶体管，所述第二支路包括基极耦接到固定电压的第二双极型晶体管以及与所述第二晶体管串联的第二电阻。该电路还包括用于平衡所述第一支路和所述第二支路中的电流的模块，其中在所述第一电阻的一端提供所述基准电压。

可选地，所述第一和第二双极型晶体管是pnp双极型晶体管，并且所述第一和第二双极型晶体管的基极被耦接到地。

可选地，所述电路还包括：pn结，其与所述双极型组件串联，所述pn结是二极管或二极管连接的双极型晶体管的结，其中所述第一电阻是可调节的，并且在所述pn结的一端选择性地提供所述基准电压。

可选地，所述第二电阻包括至少两类具有不同温度系数的电阻，其被配置为使得所述第二电阻具有在3000ppm/K至3500ppm/K范围内的温度系数。

在本发明的另一个方面的一个实施例中，还提供了一种用于生成带隙基准电压的方法，包括下述步骤：将第一双极型晶体管和第二双极型晶体管的基极耦接到固定电压；以及通过将所述第一双极型晶体管的基极-发射极电压以及基于所述第一双极型晶体管的所述基极-发射极电压和所述第二双极型晶体管的基极-发射极电压差值的电压相加来生成所述带隙基准电压。

可选地，所述第一双极型晶体管和所述第二双极型晶体管是pnp型双极型晶体管，并且所述第一双极型晶体管和所述第二双极型晶体管的所述基极耦接到地。

可选地，所述方法还包括：提供pn结，其中所述生成步骤包括通过将所述pn结的正向压降、所述第一双极型晶体管的所述基极-发射极电压以及基于所述差值的所述电压相加来生成所述带隙基准电压。

上文已经概括而非宽泛地给出了本发明内容的特征。本发明内容的附加特征将在此后描述，其形成了本发明权利要求的主题。本领域技术人员应当理解，可以容易地使用所公开的构思和具体实施方式，作为修改或设计其他结构或者过程的基础，以便执行与本发明相同的目的。本领域技术人员还应当理解，这些等同结构没有脱离所附权利要求书中记载的本发明的主旨和范围。

附图说明

为了更完整地理解本公开以及其优点，现在结合附图参考以下描述，其中：

图1示出了传统带隙基准电路的一个例子；

图2示出了根据本发明的方法的第一实施例的流程图；

图3示出了根据本发明的电路的第一实施例的简化电路图；

图4示出了图3的电路的模块的具体电路图；

图5示出了根据本发明的方法的第二实施例的流程图；

图6示出了根据本发明的电路的第二实施例的简化电路图；

图7示出了根据本发明的电路的第三实施例的简化电路图；

图8示出了与启动电路一起使用的图7的电路。

除非指明，否则不同附图中的相应标记和符号一般表示相应的部分。绘制附图是为了清晰地示出本公开内容的实施方式的有关方面，而未必是按照比例绘制的。为了更为清晰地示出某些实施方式，在附图标记之后可能跟随有字母，其指示相同结构、材料或者过程步骤的变形。

具体实施方式

下面详细讨论实施例的实施和使用。然而，应当理解，所讨论的具体实施例仅仅示范性地说明实施和使用本发明的特定方式，而非限制本发明的范围。

图2示出了根据本发明的方法的第一实施例的流程图。该方法能够由图3中所示的电路100的第一实施例实现。

参考图3，电路100包括双极型组件110与模块130。双极型组件110包括第一电阻115、与第一电阻115串联的第一支路121，以及与第一支路121并联的第二支路122。第一支路121包括第一双极型晶体管111，其在图3中示为pnp晶体管。第二支路122包括第二双极型晶体管113，其在图3中示为pnp晶体管，以及与第二双极型晶体管113串联的第二电阻117。模块130被配置用于平衡第一支路121和第二支路122中的电流。

根据图2的方法，在步骤S103，第一双极型晶体管和第二双极型晶体管的基极被耦接到固定电压。

在图3中，第一双极型晶体管111的基极101和第二双极型晶体管113的基极103分别连接到固定的低电压。例如，基极101和103可以连接到地，而集电极可以连接到0.1V。

与图1的电路相比，衬底注入和/或噪声对带隙基准电压的影响被减小或者被消除。这种衬底注入和/或噪声可能由例如位于同一衬底的功率开关生成，并且可能引起带隙基准电压中的误差。具体地，参考图1，当衬底从基极抽取电流或者向基极注入电流时，基极处的电压易于变化，这是由于基极被连接到“弱”电压。相反，参考图3，基极101和101被耦接到固定电压，例如地，基极101和103处的电压是固定的，即使衬底从基极抽取电流或向基极注入电流。因此，衬底注入和/或噪声对带隙基准电压的影响被减小或消除。换言之，带隙基准电路100对衬底电流不敏感。这使得带隙基准电路100能够运行在低电流下。因此，电路100在低功耗应用中是有优势的。

根据图2的方法，在步骤S105，通过将第一双极型晶体管的基极-发射极电压与基于第一双极型晶体管的基极-发射极电压与第二双极型晶体管的基极-发射极电压之间的差值的电压相加来生成带隙基准电压。

参考图3，第二电阻117上的电压是由第一双极型晶体管111和第二双极型晶体管113的基极-发射极电压之间的差值决定的。假设第一双极型晶体管111和第二双极型晶体管113的发射极电流是相同的，第二电阻117上的电压由下述等式给出：

$V_{R117}=\mathrm{\Δ}{V}_{\mathrm{BE}}=V_T\ln \frac{I_{E111}}{I_{S111}}-V_T\ln \frac{I_{E113}}{I_{S113}}$

$=V_T\ln \frac{I_{S113}}{I_{S111}}=V_T\ln N$

其中N是晶体管113与晶体管111的面积比。

因此，第一晶体管111和第二晶体管113的发射极电流由下述等式给出：

$I_{E111}=I_{E113}=\frac{V_T\ln N}{R_{117}}$

在第一电阻115的端点109处提供的带隙基准电压由下述等式给出：

$V_{\mathrm{BG}}=V_{\mathrm{EB}111}+2\frac{V_T\ln N}{R_{117}}{R}_{115}$

V_EB111随温度的变化是-2.2mV/℃，而V_T是0.086mV/℃。因此，通过适当地选择N、R₁₁₅和R₁₁₇的值，V_EB111和的变化可以相互抵消。这样，可以获得稳定的基准电压。

图4示出了图3的电路100的模块130的具体电路图。

如图4所示，模块130通过使用电流镜和运算放大器135实现。电流镜包括，第一供给电压137、第一MOS晶体管131以及第二MOS晶体管133。运算放大器135包括耦接到第一双极型晶体管111的集电极的负相输入端，耦接到第二双极型晶体管113的集电极的第二输入端以及耦接到电流镜的输出端。通过控制流过电流镜的电流，运算放大器135将正相输入端和负相输入端处的电压维持基本相等。具有相等电阻值的电阻132和134被分别连接到运算放大器135的负相输入和正相输入，因此第一支路121和第二支路122中的电流被保持相等。优选地，模块130可以还包括栅极被耦接到运算放大器135的输出端的MOS晶体管139。

流过晶体管131的电流由下述等式给出：

$I_{131}=2\frac{V_T\ln N}{R_{117}}$

因此， $\frac{{\mathrm{dI}}_{131}}{\mathrm{dT}}=2\frac{k}{q}\left(\ln N\right)\frac{R_{117}-\mathrm{Td}{R}_{117}/\mathrm{dT}}{{R_{117}}^2}$

通过选择具有适当温度系数的电阻，V_T的变化能够被抵消。具体地，V_T具有约为3300ppm/K的温度系数，电阻可以具有3000ppm/K到3500ppm/K范围内的温度系数，优选为3300ppm/K。因此，I₁₃₁被保持基本不随温度变化。

通常，电阻值随温度的变化由下述等式给出：

R＝R₀(1+T_C1(T-25)+T_C2(T²-50T+625))

其中，R₀是室温(25℃)下的电阻值，T_C1是一阶系数，而T_C2是二阶系数。

为了得到具有适当温度系数的电阻值，能够组合具有不同温度系数的两类电阻。

例如，体电阻的T_C1是4.1×10^-3，而T_C2是7.2×10^-6；而ZEN电阻的T_C1是2.06×10^-3，而T_C2是3.08×10^-6。

通过选择体电阻和ZEN电阻的适当组合比率，能够获得具有与V_T的温度系数基本相同的温度系数的电阻。这样，流过晶体管131的电流基本不随温度变化。该电流能够被提供给其他电路或模块作为基准电流。

根据前述，图4的电路100不仅提供对衬底电流不敏感的带隙基准电压，还提供对温度不敏感的基准电流。因此，电路100节省了用于附加的基准电流电路或模块的芯片面积和功耗。

在一个例子中，电阻115、117、132和134中的每一个包括至少两种具有不同温度系数的电阻。

在一个例子中，运算放大器135是具有低偏置电压的两级放大器。

应当认识到，出于提供静态运行点的目的或一些其他目的，模块130还可以包括除了放大器135和电流镜之外的其他元件，例如，MOS晶体管、电容和电阻。

还应当认识到，图4中所示的模块130的配置仅仅是示例性的。模块130可以具有多种配置。例如，模块130能够由在第一支路121和第二支路122中提供相等电流的电流源实现。

图4的电路100实现的另一个好处是，能够减小运算放大器135的偏置电压的影响。这在下文中详述。

在图1的电路中，如果考虑了运算放大器6的偏置电压，带隙电压会是：

$V_{\mathrm{BG}}=V_{\mathrm{BE}2}+V_T\frac{R2}{R1}\ln \frac{N\·R2}{R3}\±V_{\mathrm{OS}}(1+\frac{R2}{R1})$

其中，V_os是运算放大器6的偏置电压。

因此，由放大器6的偏置电压引起的带隙基准电压误差是

相比之下，在图4的电路中，如果考虑了运算放大器135的偏置电压，带隙电压会是：

$V_{\mathrm{BG}}=V_{\mathrm{EB}111}+(1+\frac{V_P}{V_P+V_{\mathrm{OS}}})\frac{V_T{R}_{115}}{R_{117}}\ln N$

其中，V_os是运算放大器135的偏置电压，而V_p是运算放大器135的正相输入处的电压。

因此，由运算放大器135的偏置电压引起的带隙参考电压误差是 $\left(\frac{V_{\mathrm{OS}}}{V_P+V_{\mathrm{OS}}}\right)\frac{V_T{R}_{115}}{R_{117}}\ln N.$

假设放大器6和135具有相同的偏置电压，N是8，并且V_p是0.1V，这样由放大器135的偏置电压引起的带隙基准电压误差约为由运算放大器6的偏置电压引起的带隙基准电压误差的一半。

因此，图4的电路100对于运算放大器的偏置电压的要求降低。换言之，能够采用提供中等偏置电压的放大器。通过采用具有中等偏置电压的放大器，电路尺寸能够被减小。这会在下文中讨论。

运算放大器的MOS晶体管对的固有随机偏置电压是晶体管栅面积的平方根的函数： $V_{\mathrm{OS}}=\frac{K}{\sqrt{a_g}}.$

其中，a_g是晶体管栅面积，而K是取决于物理参数的经验常数。

可以看出，为了将偏置电压V_os减少因子2，需要4倍栅面积的MOS晶体管。也就是说，为了具有类似水平的带隙基准电压误差，图1所示的电路的放大器6需要4倍于图4中所示的电路100的放大器135的尺寸。

图5示出了根据本发明的方法的第二实施例的流程图。该方法能够由图6中所示的电路200的第二实施例实现。

根据图5，相比于图2的方法，该方法还包括用于提供pn结的步骤S201。

参考图6，相比于电路100，电路200还包括pn结211，其与双极型组件210串联耦接。pn结211被示为二极管的结。然而，应当注意到，二极管连接的双极型晶体管的pn结也是可用的。双极型组件210的第一电阻215是可调节的，以使得能够选择性地提供端点109和端点209处的不同的带隙基准电压。

当带隙基准电压被提供在第一电阻215的端点109处时，基准电压由下述等式给出：

$V_{\mathrm{BG}1}=V_{\mathrm{EB}111}+2\frac{V_T\ln N}{R_{117}}{R}_{215\left(1\right)}$

其中，电阻215的电阻值R₂₁₅₍₁₎被选定，以使得的变化抵消V_EB111的变化。通常地，V_BG1约为1.25V。

根据图5的方法，在步骤S205中，通过将pn结的正向压降、第一双极型晶体管的基极-发射极电压以及基于第一双极型晶体管的基极-发射极电压与第二双极型晶体管的基极-发射极电压的差值的电压相加来生成带隙基准电压。

当带隙基准电压被提供在二极管211的端点209处时，基准电压由下述等式给出：

$V_{\mathrm{BG}2}={V_{211}+V}_{\mathrm{EB}111}+2\frac{V_T\ln N}{R_{117}}{R}_{215\left(2\right)}$

其中V₂₁₁是二极管211的正向压降，而第一电阻215的电阻值R₂₁₅₍₂₎被选定，以使得的变化抵消V₂₁₁+V_EB111的变化。通常地，V_BG2约为2.5V。

根据前述，除了由电路100所实现的好处，电路200能够通过提供与双极型组件210串联的pn结211并调整电阻215的电阻值来提供不同电平的带隙基准电压。

在一些应用中电路200能够是特别有利的，包括但不限于，那些要求不同电平的基准电压或者更高电平的基准电压的应用。

在一个优选的例子中，二极管211是无袋二极管(PocketFreeDiode)，即，二极管211所在的n阱被连接到高电压以减小或消除衬底注入。

为了使得第一晶体管111和第二晶体管113具有相同的发射极电流，要求晶体管111和113具有相同的集电极电流。为了消除或减小可能的流过晶体管的寄生集电极-基极-衬底电流和发射极-基极-衬底电流，双极型组件还包括至少一个与第一双极型晶体管111并联连接的双极型晶体管。该至少一个双极型晶体管被配置为使得该至少一个双极型晶体管以及第一双极型晶体管的集电极面积的总和与第二双极型晶体管的集电极面积相等。这样设置的话，该至少一个双极型晶体管与第一双极型晶体管111的可能的寄生集电极-基极-衬底电流和发射极-基极-衬底电流与第二双极型晶体管113的可能的寄生集电极-基极-衬底电流和发射极-基极-衬底电流相等。

图7示出了根据本发明的电路300的第三实施例的简化电路图。

如图7所示，与双极型组件110相比，双极型组件310还包括第三双极型晶体管311以及第四双极型晶体管313。第三双极型晶体管311的基极和发射极连接到第一双极型晶体管111的基极，而第三双极型晶体管311的集电极连接到第一双极型晶体管111的集电极。第四双极型晶体管313的基极连接到第一双极型晶体管101的基极，第四双极型晶体管313的集电极连接到第一双极型晶体管101的集电极。

第三双极型晶体管311和第四双极型晶体管313被配置为使得第一、第三和第四双极型晶体管(111、311和313)的集电极面积的总和等于第二双极型晶体管113的集电极面积。在一个例子中，假设第一晶体管111的集电极面积是A，而第二晶体管113的集电极面积是8A，第三晶体管311可以具有4A的集电极面积而第四晶体管313可以具有3A的集电极面积。

此外，本发明的发明人发现，当温度增加时，带隙基准电压显著下降，而带隙基准电压-温度曲线变得不对称，这对于基准电路是不希望的。这种现象的可能原因如下：如果电路工作在低电流消耗模式，流过晶体管111和113的电流较小，并且第二晶体管113的电流密度小于第一晶体管111的电流密度。因此，第一晶体管111的发射极-基极电压易于比第二晶体管的发射极-基极电压下降地更快。因此，d(V_EB111-V_EB113)/dT在高温下下降。相应地，基准电压-温度曲线变得不对称。

为了解决上述问题，发射极被连接到第三双极型晶体管311的基极。当温度上升时，第三晶体管311的集电极-基极-发射极电流快速增加，这引起向第一双极型晶体管311的发射极的额外的电流注入。这生成了对带隙基准电压的温度系数的二阶补偿。

图8示出了与启动电路一起使用的图7的电路。

如图8所示，当电压137为0时，端点209处的电压是0。当电压137上升到高于晶体管401的阈值电压时，晶体管401、402以及403被开启，因此，端点801和802被充电。

当下述关系满足时，晶体管131被开启并开始导通电流：V₁₃₇＞V_{t_131}+2V_BE，V₈₀₁＞V_{t_406}+2V_BE，并且V₈₀₃＜V_{t_404}，其中，V₁₃₇是端点137处的电压，V_t-131是晶体管131的阈值电压，V₈₀₁是端点801处的电压，V_t-406是晶体管406的阈值电压，V₈₀₃是端点803处的电压，V_t-404是晶体管404的阈值电压。在此时，由于晶体管404被关断，因此晶体管405没有电流。

当V803高于V_t-404时，V₁₃₇≈V_{BG_target}+V_{DS_406}+V_{GS_131}，其中，V_BG-target是目标带隙基准电压，V_DS-406是晶体管406的漏极-源极电压，而V_GS-131是晶体管131的栅极-源极电压。由于端点804处的电压低于端点805处的电压，因此放大器135作为比较器而运作。因此，端点802处的电压是0，而晶体管405被关断。

当V137上升到略高于V_{BG_target}+V_{DS_406}+V_{GS_131}，端点804处的电压高于端点805处的电压。因此，晶体管405被开启，并且放大器135的反馈环路工作。最后，端点209处的电压稳定在目标带隙基准电压。

应当认识到，图8中的启动电路仅仅是示例性的而非限制性的。任何能够实现上述带隙基准电路的启动的电路也是合适的。

在本发明中，为示范目的，电路实施例的运作参照方法实施例描述。然而，应该理解本发明中电路的运作和方法的实现互相独立。也就是说，所公开的电路实施例可以依照其他方法运作，所公开的方法实施例可以通过其他电路实现。

本领域技术人员还将容易地理解的是，材料和方法可以变化，同时仍然处于本发明的范围之内。还应理解的是，除了用来示出实施方式的具体上下文之外，本发明提供了多种可应用的创造性构思。因此，所附权利要求意在将这些过程、机器、制品、组合物、装置、方法或者步骤包括在其范围之内。

Claims (11)

1.一种用于生成带隙基准电压的电路，其特征在于，包括：

双极型组件，包括串联的第一电阻与第一支路，所述第一支路与第二支路并联，所述第一支路包括基极耦接到固定电压的第一双极型晶体管，所述第二支路包括基极耦接到固定电压的第二双极型晶体管以及与所述第二双极型晶体管串联的第二电阻；以及

用于平衡所述第一支路和所述第二支路中的电流的模块，

其中在所述第一电阻的一端提供所述基准电压；

所述双极型组件还包括：

与所述第一双极型晶体管并联的至少一个双极型晶体管，所述至少一个双极型晶体管被配置为使得所述至少一个双极型晶体管以及所述第一双极型晶体管的集电极面积的总和等于所述第二双极型晶体管的集电极面积，其中，所述至少一个双极型晶体管还包括：

第三双极型晶体管，所述第三双极型晶体管的基极和发射极被连接到所述第一双极型晶体管的基极，所述第三双极型晶体管的集电极被连接到所述第一双极型晶体管的集电极。

2.根据权利要求1所述的电路，其特征在于，所述第一和第二双极型晶体管是pnp双极型晶体管，并且所述第一和第二双极型晶体管的所述基极被耦接到地。

3.根据权利要求1所述的电路，其特征在于，所述模块包括：

电流镜，包括第一供给电压、第一MOS晶体管以及第二MOS晶体管；以及

运算放大器，包括耦接到所述第一双极型晶体管的集电极的第一输入端，耦接到所述第二双极型晶体管的集电极的第二输入端，以及耦接到所述第二MOS晶体管的输出端，所述运算放大器用于通过控制流过所述电流镜的电流来维持所述第一和第二输入端的电压基本相等。

4.根据权利要求3所述的电路，其特征在于，所述运算放大器是两级运算放大器。

5.根据权利要求3所述的电路，其特征在于，所述第二电阻包括至少两类具有不同温度系数的电阻，其被配置为使得所述第二电阻具有在3000ppm/K至3500ppm/K范围内的温度系数。

6.根据权利要求1所述的电路，其特征在于，还包括：

pn结，其与所述双极型组件串联，所述pn结是二极管或二极管连接的双极型晶体管的结，其中

所述第一电阻是可调节的，并且在所述pn结的一端选择性地提供所述基准电压。

7.根据权利要求6所述的电路，其特征在于，所述二极管所在的n阱连接到高电压。

8.根据权利要求1所述的电路，其特征在于，所述至少一个双极型晶体管还包括：

第四双极型晶体管，所述第四双极型晶体管的基极被连接到所述第一双极型晶体管的所述基极，所述第四双极型晶体管的集电极被连接到所述第一双极型晶体管的所述集电极。

9.一种用于生成带隙基准电压的方法，包括下述步骤：

将第一双极型晶体管和第二双极型晶体管的基极耦接到固定电压；以及

通过将所述第一双极型晶体管的基极-发射极电压以及基于所述第一双极型晶体管的所述基极-发射极电压和所述第二双极型晶体管的基极-发射极电压差值的电压相加来生成所述带隙基准电压；

其中，将至少一个双极型晶体并联至所述第一双极型晶体管，所述至少一个双极型晶体管被配置为使得所述至少一个双极型晶体管以及所述第一双极型晶体管的集电极面积的总和等于所述第二双极型晶体管的集电极面积，其中，所述至少一个双极型晶体管还包括：

第三双极型晶体管，所述第三双极型晶体管的基极和发射极被连接到所述第一双极型晶体管的基极，所述第三双极型晶体管的集电极被连接到所述第一双极型晶体管的集电极。

10.根据权利要求9所述的方法，其特征在于，还包括：

提供pn结，其中

所述生成步骤包括通过将所述pn结的正向压降、所述第一双极型晶体管的所述基极-发射极电压以及基于所述差值的所述电压相加来生成所述带隙基准电压。

11.根据权利要求9或10所述的方法，其特征在于，所述第一双极型晶体管和所述第二双极型晶体管是pnp型双极型晶体管，并且所述基极耦接到地。