CN210985935U - 一种用于恒定导通时间控制模式开关电源的纹波注入电路 - Google Patents
一种用于恒定导通时间控制模式开关电源的纹波注入电路 Download PDFInfo
- Publication number
- CN210985935U CN210985935U CN201922337101.9U CN201922337101U CN210985935U CN 210985935 U CN210985935 U CN 210985935U CN 201922337101 U CN201922337101 U CN 201922337101U CN 210985935 U CN210985935 U CN 210985935U
- Authority
- CN
- China
- Prior art keywords
- type mos
- electrode
- mos tube
- type
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型属于电源领域,尤其涉及一种用于恒定导通时间控制模式开关电源的纹波注入电路,其包含纹波电压产生电路及与纹波电压产生电路输出端连接的纹波注入电流产生电路。本实用新型的方案既在技术上实现了注入内部电路的纹波与开关切换同相位进行,实现恒定导通时间控制模式的良好性能,又在应用上扩大了电容的使用范围,可以使用钽电容也可以使用陶瓷电容,同时使用内部电路从而节省了PCB板的面积。
Description
技术领域
本实用新型属于电源领域,尤其涉及一种用于恒定导通时间控制模式开关电源的纹波注入电路.
背景技术
在消费电子领域,各种电子设备都需要电源来维持,开关电源管理芯片是电子系统不可缺少的一部分,其中恒定导通时间控制模式的开关电源由于其优越的负载瞬态响应及平滑的工作模式切换,在电源领域得到了很好的应用。
在恒定导通时间控制模式架构下,需要通过输出电压的反馈电压与基准电压相比较,作为上管电压开启的逻辑信号,所以我们通常输出电压的反馈电压能够与电感电流的方向性保持一致,但是输出电容的滤波作用,输出纹波相对于开关波形会出现延迟现象,这将会导致输出纹波平滑且具有延时,导致送入比较器的信号存在误差,影响下级电路的性能,因此需要引入纹波注入技术消除延迟,保证注入内部电路的纹波与开关切换同相位进行,实现恒定导通时间控制模式的良好性能。
传统的纹波注入技术有两种方法可以实现,第一种方法,使用一个适当的输出电容器的ESR,得到电感纹波电流ESR×ΔIL,用它来主导输出电压纹波,使纹波的变化与SW保持一致,将此纹波转移注入到VOUT的分压反馈电阻端,即FB端,将FB与基准电压比较,当VFB小于基准电压时,迅速打开开关管;第二种方法是通过加入外围电路来解决,通过电阻、电容跨在系统的电感的两端,将产生的纹波电流注入到FB端,使FB端产生的纹波的变化与SW保持一致,从而实现纹波注入效应。
但是,在实际应用中,输出电容既可以使用ESR电阻很大的钽电容,也可以使用ESR电阻很小的陶瓷电容,因此在使用陶瓷电容的情况下,产生的纹波并不能满足电路的需要;同时,随着应用中PCB板面积的减小,以及尽量简化外围器件,通过外围电路产生纹波注入电流的方法也并不现实。
实用新型内容
为了解决上述问题,本实用新型提供了一种用于恒定导通时间控制模式开关电源的纹波注入电路,其包含一个用于恒定导通时间控制模式开关电源的纹波注入电路,其特征在于,包含纹波电压产生电路及与其输出端连接的纹波注入电流产生电路。
作为上述方案的进一步说明,所述纹波电压产生电路包括第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第二电容;
所述第五电阻的一端分别与第四电阻的一端、第一电容的正端连接,所述第一电容的负端接地,所述第四电阻的另一端分别与第三电阻的一端、第二电阻的一端连接;所述第三电阻的另一端接地,所述第二电阻的另一端与第二电容的正端连接;所述第二电容的负端接地。
作为上述方案的进一步说明,纹波注入电流产生电路包括第一P型三极管、第二P型三极管、第一N型三极管、第二N型三极管、第一P型MOS管、第二P型MOS管、第三P型MOS管、第四P型MOS管、第五P型MOS管、第六P型MOS管、第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管和第一电阻;
所述第一P型三极管的基极与纹波电压产生电路中的第二电阻一端和第二电容正端的连接点连接,其集电极与地连接,发射极同时与第一P型MOS管的漏极、第一N型三极管的基极连接;
所述第二P型三极管的基极与纹波电压产生电路中的第三电阻一端、第四电阻一端和第二电阻一端三者的连接点连接,其集电极与地连接,发射极同时与第二P型MOS管的漏极、第二N型三极管的基极连接;
所述第一N型三极管的基极同时与第一P型三极管的发射极、第一P型MOS管的漏极连接,第一N型三极管的集电极与第三P型MOS管的栅极、第四P型MOS管的栅极、第四P型MOS管的漏极连接,第一N型三极管的发射极与第三N型MOS管的漏极、第一电阻的一端连接;
所述第二N型三极管的基极同时与第二P型三极管的发射极、第二P型MOS管的漏极连接,第二N型三极管的集电极同时与第六P型MOS管的栅极、第五P型MOS管的栅极、第五P型MOS管的漏极连接,第一N型三极管的发射极同时与第四N型MOS管的漏极、第一电阻的另一端连接;
所述第一P型MOS管的漏极同时与第一P型三极管的发射极、第一N型NPN管的基极连接;
所述第二P型MOS管的漏极同时与第二P型三极管的发射极、第二N型三极管的基极连接;
所述第三P型MOS管的栅极同时与第四P型MOS管的栅极、第四P型MOS管的漏极、第一N型三极管的集电极连接;第三P型MOS管的漏极同时与第一N型MOS管的漏极、栅极连接;
所述第四P型MOS管的栅极同时与第三P型MOS管的栅极、第四P型MOS管的漏极、第一N型三极管的集电极连接,第四P型MOS管的漏极同时与第四P型MOS管的栅极、第三P型MOS管的栅极、第一N型三极管的集电极连接;
所述第五P型MOS管的栅极同时与第六P型MOS管的栅极、第五P型MOS管的漏极、第二N型三极管的集电极连接,第五P型MOS管的漏极同时与第五P型MOS管的栅极、第六P型MOS管的栅极、第二N型三极管的集电极连接;
所述第六P型MOS管的栅极同时与第五P型MOS管的栅极、第五P型MOS管的漏极、第二N型三极管的集电极连接,第六P型MOS管的漏极与第二N型MOS管的漏极连接;
所述第一N型MOS管的栅极同时与第一N型MOS管的漏极、第三P型MOS管的漏极、第二N型MOS管的栅极连接,第一N型MOS管的源极、衬底均与地连接;
所述第二N型MOS管的栅极同时与第一N型MOS管的栅极、第一N型MOS管的漏极、第三P型MOS管的漏极连接,第二N型MOS管的漏极与第六P型MOS管的漏极连接,第二N型MOS管源极、衬底均与地连接;
所述第三N型MOS管的漏极同时与第一N型三极管的发射极、第一电阻的一端连接,第三N型MOS管的源极、衬底均与地连接;
所述第四N型MOS管的漏极同时与第二N型三极管的发射极、第一电阻的另一端连接,第四N型MOS管的源极、衬底均与地连接。
本实用新型的有益效果:本实用新型的方案既在技术上实现了输出纹波与开关切换同相位进行,实现恒定导通时间控制模式的良好性能,又在应用上扩大了电容的使用范围,可以使用钽电容也可以使用陶瓷电容,同时使用内部电路从而节省了PCB板的面积。
附图说明
图1:纹波电压产生电路
图2:纹波注入电流产生电路
具体实施方式
下面将结合附图和实施方式对本实用新型作进一步说明。
实施例1:
本实施例提供一种用于恒定导通时间控制模式开关电源的纹波注入电路,其包括一个与开关波形SW一致纹波电压产生电路及一个与纹波电压产生电路输出端连接的纹波注入电流产生电路。
结合图1,纹波电压产生电路包括第二电阻R2、第三电阻R515、第四电阻R517、第五电阻R521、第一电容CT、第二电容C2;实现过程中,将SW信号通过第三电阻R515、第四电阻R517、第五电阻R521及第一电容CT进行分压。V1为等效纹波信号,相当于一个三角波信号,表达式如下。
V2为V1经过低通滤波,相当于A*输出电压Vout,其中A<1,为输出电压Vout的系数。将V2、V1电压送入纹波注入电流产生电路,得到所需要的纹波注入电流。
其连接关系为:第五电阻R521的一端分别与第四电阻R517的一端、第一电容CT的正端连接,第一电容CT的负端接地,第四电阻R517的另一端分别与第三电阻R515的一端、第二电阻R2的一端连接;第三电阻R515的另一端接地,第二电阻R2的另一端与第二电容C2的正端连接;第二电容C2的负端接地;其中,纹波电压产生电路中的第四电阻R517的一端与第三电阻R515的一端及第二电阻R2的一端的连接点为输出点V1,第二电阻R2的一端与第二电容C2的正端连接点为输出点V2。
结合图2,纹波注入电流产生电路类似一个跨导运算放大器,其输入为VOUT的等效比例电压V1以及VOUT等效纹波电压信号V2,其作用是将从SW端得到的VOUT等效纹波电压转换为电流信号,放大器的第一级为射极跟随器,第二级为对称OTA,输入差分射极有电阻负反馈,其跨导主要由电阻决定;将V2、V1电压送入电流产生电路,得到:ΔIripple=(V1-V2)/R1,得到与电感电流一致的三角波纹波电流,即与电感纹波电流ESR×ΔIL一致,将此电流注入到FB引脚,实现纹波注入;同时可以通过控制V1、V2、第一电阻R1的大小,控制FB斜坡的大小,减小由FB穿越VREF时噪声引起的抖动,其包括第一P型三极管PNP1、第二P型三极管PNP2、第一N型三极管NPN1、第二N型三极管NPN2、第一P型MOS管MP1、第二P型MOS管MP2、第三P型MOS管MP3、第四P型MOS管MP4、第五P型MOS管MP5、第六P型MOS管MP6、第一N型MOS管MN1、第二N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4和第一电阻R1。
其连接关系为:所述第一P型三极管PNP1的基极与纹波电压产生电路中的第二电阻R2一端和第二电容C2正端两者的连接点V1连接,第一P型三极管PNP1DE集电极与地连接,发射极同时与第一P型MOS管MP1的漏极、第一N型三极管NPN1的基极连接;
第二P型三极管PNP2的基极与纹波电压产生电路中的第三电阻R515一端、第四电阻R517一端和第二电阻R2一端三者的连接点V2连接,第二P型三极管PNP2的集电极与地连接,发射极同时与第二P型MOS管MP2的漏极、第二N型三极管NPN2的基极连接;
第一N型三极管NPN1的基极同时与第一P型三极管PNP1的发射极、第一P型MOS管MP1的漏极连接,第一N型三极管NPN1的集电极与第三P型MOS管MP3的栅极、第四P型MOS管MP4的栅极、第四P型MOS管MP4的漏极连接,第一N型三极管NPN1的发射极与第三N型MOS管MN3的漏极、第一电阻R1的一端连接;
第二N型三极管NPN2的基极同时与第二P型三极管PNP2的发射极、第二P型MOS管MP2的漏极连接,第二N型三极管NPN2的集电极同时与第六P型MOS管MP6的栅极、第五P型MOS管MP5的栅极、第五P型MOS管MP5的漏极连接,第一N型三极管NPN1的发射极同时与第四N型MOS管MN4的漏极、第一电阻R1的另一端连接;
第一P型MOS管MP1的栅极与偏置电压BIASP连接,源极与电源VDD连接,衬底与电源VDD连接,第一P型MOS管MP1的漏极同时与第一P型三极管PNP1的发射极、第一N型三极管NPN1的基极连接;
第二P型MOS管MP2的栅极与偏置电压BIASP连接,源极与电源VDD连接,衬底与电源VDD连接,第二P型MOS管MP2的漏极同时与第二P型三极管PNP2的发射极、第二N型三极管NPN2的基极连接;
第三P型MOS管MP3的栅极同时与第四P型MOS管MP4的栅极、第四P型MOS管MP4的漏极、第一N型三极管NPN1的集电极连接;源极与电源VDD连接,衬底与电源VDD连接,第三P型MOS管MP3的漏极同时与第一N型MOS管MN1的漏极、栅极连接;
第四P型MOS管MP4的栅极同时与第三P型MOS管MP3的栅极、第四P型MOS管MP4的漏极、第一N型三极管NPN1的集电极连接,源极与电源VDD连接,衬底与电源VDD连接,第四P型MOS管MP4的漏极同时与第四P型MOS管MP4的栅极、第三P型MOS管MP3的栅极、第一N型三极管NPN1的集电极连接;
第五P型MOS管MP5的栅极同时与第六P型MOS管MP6的栅极、第五P型MOS管MP5的漏极、第二N型三极管NPN2的集电极连接,源极与电源VDD连接,衬底与电源VDD连接,第五P型MOS管MP5的漏极同时与第五P型MOS管MP5的栅极、第六P型MOS管MP6的栅极、第二N型三极管NPN2的集电极连接;
第六P型MOS管MP6的栅极同时与第五P型MOS管MP5的栅极、第五P型MOS管MP5的漏极、第二N型三极管NPN2的集电极连接,源极与电源VDD连接,衬底与电源VDD连接,第六P型MOS管MP6的漏极与第二N型MOS管MN2的漏极连接;
第一N型MOS管MN1的栅极同时与第一N型MOS管MN1的漏极、第三P型MOS管MP3的漏极、第二N型MOS管MN2的栅极连接,第一N型MOS管MN1的源极、衬底均与地连接;
第二N型MOS管MN2的栅极同时与第一N型MOS管MN1的栅极、第一N型MOS管MN1的漏极、第三P型MOS管MP3的漏极连接,第二N型MOS管MN2的漏极与第六P型MOS管MP6的漏极、输入引脚Iripple连接,连接,第二N型MOS管MN2源极、衬底均与地连接;
第三N型MOS管MN3的漏极同时与第一N型三极管NPN1的发射极、第一电阻R1的一端连接,第三N型MOS管MN3的源极、衬底均与地连接;
第四N型MOS管MN4的栅极与偏置电压BIASN连接,漏极同时与第二N型三极管NPN2的发射极、第一电阻R1的另一端连接,第四N型MOS管MN4的源极、衬底均与地连接。
常用的纹波注入就是使用一个适当的输出电容器的ESR,得到电感纹波电流ESR×ΔIL,用它来主导输出电压纹波,使纹波的变化与SW保持一致,将此纹波转移注入到VOUT的反馈电阻端,即FB端,将FB与VREF电压比较,当VFB<VREF时,迅速打开开关管。
COT控制技术依赖于FB穿越VREF的斜坡来稳定系统,斜坡应保证足够大,以减小由FB噪声引起的抖动,但是实际应用中,我们希望使用体积较小的陶瓷电容,陶瓷电容的ESR很小,所以通过输出电容的ESR做纹波控制技术并不合适。
本实用新型的方案既在技术上实现了输出纹波与开关切换同相位进行,将V2、V1电压送入纹波注入电流产生电路,得到所需要的纹波注入电流ΔIripple=(V1-V2)/R1,该电流与电感电流一致的三角波纹波电流,即与电感纹波电流ESR×ΔIL一致,即实现了输出纹波与开关切换同相位进行,将此电流注入到FB引脚,实现纹波注入技术,同时可以通过控制V1、V2、第一电阻R1的大小,控制FB斜坡的大小,减小由FB穿越VREF时噪声引起的抖动。
通过将:ΔIripple=(V1-V2)/R1注入到VFB端,用这个叠加的三角波来主导输出电压纹波,从而实现恒定导通时间控制模式的良好性能,又在应用上扩大了电容的使用范围,可以使用钽电容也可以使用陶瓷电容,同时使用内部电路从而节省了PCB板的面积。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (3)
1.一种用于恒定导通时间控制模式开关电源的纹波注入电路,其特征在于,包含纹波电压产生电路及与纹波电压产生电路输出端连接的纹波注入电流产生电路。
2.如权利要求1所述的一种用于恒定导通时间控制模式开关电源的纹波注入电路,其特征在于,所述纹波电压产生电路包括第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第二电容;
所述第五电阻的一端分别与第四电阻的一端、第一电容的正端连接,所述第一电容的负端接地,所述第四电阻的另一端分别与第三电阻的一端、第二电阻的一端连接;所述第三电阻的另一端接地,所述第二电阻的另一端与第二电容的正端连接;所述第二电容的负端接地。
3.如权利要求2所述的一种用于恒定导通时间控制模式开关电源的纹波注入电路,其特征在于,纹波注入电流产生电路包括第一P型三极管、第二P型三极管、第一N型三极管、第二N型三极管、第一P型MOS管、第二P型MOS管、第三P型MOS管、第四P型MOS管、第五P型MOS管、第六P型MOS管、第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管和第一电阻;
所述第一P型三极管的基极与纹波电压产生电路中的第二电阻一端和第二电容正端的连接点连接,其集电极与地连接,发射极同时与第一P型MOS管的漏极、第一N型三极管的基极连接;
所述第二P型三极管的基极与纹波电压产生电路中的第三电阻一端、第四电阻一端和第二电阻一端三者的连接点连接,其集电极与地连接,发射极同时与第二P型MOS管的漏极、第二N型三极管的基极连接;
所述第一N型三极管的基极同时与第一P型三极管的发射极、第一P型MOS管的漏极连接,第一N型三极管的集电极与第三P型MOS管的栅极、第四P型MOS管的栅极、第四P型MOS管的漏极连接,第一N型三极管的发射极与第三N型MOS管的漏极、第一电阻的一端连接;
所述第二N型三极管的基极同时与第二P型三极管的发射极、第二P型MOS管的漏极连接,第二N型三极管的集电极同时与第六P型MOS管的栅极、第五P型MOS管的栅极、第五P型MOS管的漏极连接,第一N型三极管的发射极同时与第四N型MOS管的漏极、第一电阻的另一端连接;
所述第一P型MOS管的漏极同时与第一P型三极管的发射极、第一N型NPN管的基极连接;
所述第二P型MOS管的漏极同时与第二P型三极管的发射极、第二N型三极管的基极连接;
所述第三P型MOS管的栅极同时与第四P型MOS管的栅极、第四P型MOS管的漏极、第一N型三极管的集电极连接;第三P型MOS管的漏极同时与第一N型MOS管的漏极、栅极连接;
所述第四P型MOS管的栅极同时与第三P型MOS管的栅极、第四P型MOS管的漏极、第一N型三极管的集电极连接,第四P型MOS管的漏极同时与第四P型MOS管的栅极、第三P型MOS管的栅极、第一N型三极管的集电极连接;
所述第五P型MOS管的栅极同时与第六P型MOS管的栅极、第五P型MOS管的漏极、第二N型三极管的集电极连接,第五P型MOS管的漏极同时与第五P型MOS管的栅极、第六P型MOS管的栅极、第二N型三极管的集电极连接;
所述第六P型MOS管的栅极同时与第五P型MOS管的栅极、第五P型MOS管的漏极、第二N型三极管的集电极连接,第六P型MOS管的漏极与第二N型MOS管的漏极连接;
所述第一N型MOS管的栅极同时与第一N型MOS管的漏极、第三P型MOS管的漏极、第二N型MOS管的栅极连接,第一N型MOS管的源极、衬底均与地连接;
所述第二N型MOS管的栅极同时与第一N型MOS管的栅极、第一N型MOS管的漏极、第三P型MOS管的漏极连接,第二N型MOS管的漏极与第六P型MOS管的漏极连接,第二N型MOS管源极、衬底均与地连接;
所述第三N型MOS管的漏极同时与第一N型三极管的发射极、第一电阻的一端连接,第三N型MOS管的源极、衬底均与地连接;
所述第四N型MOS管的漏极同时与第二N型三极管的发射极、第一电阻的另一端连接,第四N型MOS管的源极、衬底均与地连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922337101.9U CN210985935U (zh) | 2019-12-23 | 2019-12-23 | 一种用于恒定导通时间控制模式开关电源的纹波注入电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922337101.9U CN210985935U (zh) | 2019-12-23 | 2019-12-23 | 一种用于恒定导通时间控制模式开关电源的纹波注入电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210985935U true CN210985935U (zh) | 2020-07-10 |
Family
ID=71457200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922337101.9U Active CN210985935U (zh) | 2019-12-23 | 2019-12-23 | 一种用于恒定导通时间控制模式开关电源的纹波注入电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210985935U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110932532A (zh) * | 2019-12-23 | 2020-03-27 | 西安航天民芯科技有限公司 | 一种用于恒定导通时间控制模式开关电源的纹波注入电路 |
-
2019
- 2019-12-23 CN CN201922337101.9U patent/CN210985935U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110932532A (zh) * | 2019-12-23 | 2020-03-27 | 西安航天民芯科技有限公司 | 一种用于恒定导通时间控制模式开关电源的纹波注入电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Design of low-power analog drivers based on slew-rate enhancement circuits for CMOS low-dropout regulators | |
CN202486643U (zh) | 高带宽低压差线性稳压源及系统级芯片 | |
CN106849627B (zh) | 基于cot模式降压变换器的纹波补偿电路 | |
CN101976095B (zh) | 一种基于发射极电流补偿的高精度带隙基准源电路 | |
CN108445947A (zh) | 一种应用于dc-dc转换器芯片的快速瞬态响应电路 | |
CN106787652B (zh) | 一种适用于降压变换器输出直流失调的动态消除电路 | |
CN103580481A (zh) | Dc-dc转换器 | |
TW201217934A (en) | Programmable low dropout linear regulator | |
US7352161B2 (en) | Burst-mode switching voltage regulator with ESR compensation | |
CN103354419B (zh) | 基于恒定跨导放大器和电容乘法器的片上全集成补偿网络 | |
CN208351364U (zh) | 一种线性稳压电路 | |
CN106200741B (zh) | 电流沉负载电路及低压差线性稳压器 | |
CN107102680A (zh) | 一种低噪声低压差线性稳压器 | |
CN107272808B (zh) | 一种应用于集成芯片的ldo电路 | |
CN210985935U (zh) | 一种用于恒定导通时间控制模式开关电源的纹波注入电路 | |
Lee et al. | Implementation of a ramp generator with Schmitt trigger circuit for PWM modulator applications | |
CN108008755A (zh) | 一种内嵌基准的低压差线性稳压器 | |
JP2005018311A (ja) | 電源回路 | |
CN107463196B (zh) | 一种提高环路稳定性的ldo电路 | |
Yu et al. | High performance CMOS integrated PWM/PFM dual-mode DC-DC buck converter | |
CN115483816A (zh) | 一种用于开关电源的电感电流纹波片内补偿电路 | |
CN110932532A (zh) | 一种用于恒定导通时间控制模式开关电源的纹波注入电路 | |
CN112799456B (zh) | 电压变换电路及方法以及升降压变换电路 | |
CN210123940U (zh) | 一种恒压源 | |
CN101453196B (zh) | 放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |