CN108073218A - 运算放大器电路及带隙基准源 - Google Patents

Abstract

一种运算放大器电路及带隙基准源，运算放大器电路包括：差分放大单元，适于对第一和第二电压差分放大，并输出第三电压；负载单元，接收第四电压，适于为差分放大单元提供负载；尾电流源管，接收第五电压，适于在控制端接收到的偏置电压的控制下产生提供至差分放大单元的偏置电流；检测单元，适于检测尾电流源管的输出电压，并输出第一控制电压，第一控制电压与尾电流源管的输出电压的变化趋势一致；镜像管，其输入端接收第五电压，其控制端耦接尾电流源管的控制端以提供偏置电压，在第一控制电压的控制下，镜像管与尾电流源管所处的工作区域相同。本发明可在兼顾面积和功耗的条件下，降低运算放大器电路的失调电压。

Description

运算放大器电路及带隙基准源

技术领域

本发明涉及模拟电路技术领域，特别涉及一种运算放大器电路及带隙基准源。

背景技术

运算放大器是模拟电路的基础。运算放大器(以下简称运放)在工作时，需要为其放大器件(例如MOS管)提供适当大小的偏置电流，以使得运放的静态工作点稳定；此外，运放一般具有失调电压；一般而言，为运放提供的偏置电流越小，失调电压越大。

运放在产品中进行应用时，运放的失调电压对产品的整体性能具有影响。例如，所述产品为带隙基准源(Bandgap)，那么，运放的失调电压将影响到带隙基准源的输出电压的稳定性。

在现有技术中，差分放大电路最常用的运算放大器电路之一。差分放大电路可以包括套筒结构、折叠式结构等。其中，套筒结构的差分放大电路具有占用面积小、功耗低等优点，然而，出于工艺或输入电压过高或者过低等原因，其内部用于为放大元件提供偏置电流的尾电源管的工作状态不稳定，可能使得所述套筒结构的差分放大电路工作实效或者其失调电压较大。而虽然折叠式结构的差分放大电路的工作状态稳定，然而，相比于套筒结构的差分放大电路而言，其失调电压较大，功耗和面积均较高。

因此，从以上分析可以看出，现有技术的差分放大电路在获取较低的失调电压时，很难兼顾面积和功耗两个因素。

发明内容

本发明解决的技术问题是如何在兼顾面积和功耗的条件下，降低差分放大电路的失调电压。

为解决上述技术问题，本发明实施例提供一种运算放大器电路，包括：差分放大单元，适于对第一电压和第二电压进行差分放大，并输出第三电压；负载单元，其第一端接收第四电压，其第二端耦接所述差分放大单元的第一输出端，其第三端耦接所述差分放大单元的第二输出端，适于为所述差分放大单元提供负载；尾电流源管，其输出端耦接所述差分放大单元的电流输入端，其输入端接收第五电压，适于在控制端接收到的偏置电压的控制下产生提供至所述差分放大单元的偏置电流；还包括：检测单元，适于检测所述尾电流源管的输出端的输出电压，并输出第一控制电压，其中，所述第一控制电压与所述尾电流源管的输出端的输出电压的变化趋势一致；镜像管，其输入端接收所述第五电压，其控制端耦接所述尾电流源管的控制端以提供所述偏置电压，所述镜像管与所述尾电流源管形成电流镜结构，在所述第一控制电压的控制下，所述镜像管所处的工作区域与所述尾电流源管所处的工作区域相同。

可选地，当所述尾电流源管的输出端的输出电压降低时，所述第一控制电压降低，所述尾电流源管的控制端的偏置电压升高。

可选地，当所述尾电流源管的输出端的输出电压升高时，所述第一控制电压升高，所述尾电流源管的控制端的偏置电压降低。

可选地，所述检测单元包括第一电流镜电路；所述第一电流镜电路包括第一MOS管和第二MOS管；其中，所述第一MOS管的源极耦接所述尾电流源管的输出端，所述第一MOS管的栅极和漏极相耦接，并接收第一电流；所述第二MOS管的栅极耦接所述第一MOS管的栅极，所述第二MOS管的漏极耦接所述镜像管的控制端并接收第二电流，所述第二MOS管的源极输出所述第一控制电压。

可选地，所述第一电流和第二电流恒定。

可选地，所述差分放大单元包括：第三MOS管，其栅极接收所述第一电压，其源极耦接所述尾电流源管的输出端，其漏极耦接所述差分放大单元的第一输出端；第四MOS管，其栅极接收所述第二电压，其源极耦接所述尾电流源管的输出端，其漏极耦接所述差分放大单元的第二输出端；其中，所述第三电压经由所述第三MOS管的漏极输出，或者经由所述第四MOS管的漏极输出，或者经由所述第三MOS管的漏极和所述第四MOS管的漏极之间差分输出。

可选地，所述负载单元包括第二电流镜电路，所述第二电流镜电路包括第五MOS管和第六MOS管；其中，所述第五MOS管的源极和第六MOS管的源极相耦接，并接收所述第四电压；所述第五MOS管的栅极与所述第六MOS管的栅极相耦接；所述第五MOS管的栅极和漏极相耦接，并耦接所述差分放大单元的第一输出端；所述第六MOS管的漏极耦接所述差分放大单元的第二输出端；所述第三电压经由所述第六MOS管的漏极输出。

可选地，所述第四电压为电源电压，所述第五电压为地线电压；所述尾电流源管为第七NMOS管，所述第七NMOS管的栅极为所述尾电流源管的控制端，所述第七NMOS管的漏极为所述尾电流源管的输出端，所述第七NMOS管的源极为所述尾电流源管的输入端；所述镜像管为第八NMOS管，所述第八NMOS管的栅极为所述镜像管的控制端，所述第八NMOS管的漏极接收所述第一控制电压，所述第八NMOS管的源极为所述镜像管的输入端。

为解决上述技术问题，本发明实施例还提供一种带隙基准源，包括：以上所述的运算放大器电路；基准电压产生电路，适于生成基准电压、所述第一电压和第二电压，所述运算放大器电路输出的所述第三电压用于调控所述基准电压。

可选地，所述基准电压产生电路包括：第一三极管，其基极和集电极相耦接，并接收所述第五电压；第二三极管，其基极和集电极相耦接，并接收所述第五电压；第一电阻，其第一端耦接所述第一三极管的发射极；第二电阻，其第一端耦接所述第二三极管的发射极；第三电阻，其第一端耦接所述第一电阻的第二端；第九MOS管，其漏极耦接所述第三电阻的第二端，其源极接收所述第四电压；第十MOS管，其漏极耦接所述第二电阻的第二端，其源极接收所述第四电压，其栅极耦接所述第九MOS管的栅极并接收所述第三电压；其中，所述第一电压经由所述第一电阻的第二端输出，所述第二电压经由所述第二电阻的第一端输出；所述基准电压经由所述第三电阻的第二端或者所述第二电阻的第二端输出。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例运算放大器电路可以包括差分放大单元、负载单元和尾电流源管，从而形成套筒结构的运算放大器电路。其中，差分放大单元适于对第一电压和第二电压进行差分放大，并输出第三电压；负载单元适于为所述差分放大单元提供负载；尾电流源管接收第五电压，适于在控制端接收到的偏置电压的控制下产生提供至所述差分放大单元的偏置电流；所述运算放大器电路还可以包括：检测单元，适于检测所述尾电流源管的输出端的输出电压，并输出第一控制电压，其中，所述第一控制电压与所述尾电流源管的输出端的输出电压的变化趋势一致；镜像管，其输入端接收所述第五电压，其控制端耦接所述尾电流源管的控制端以提供所述偏置电压，所述镜像管与所述尾电流源管形成电流镜结构，在所述第一控制电压的控制下，所述镜像管所处的工作区域与所述尾电流源管所处的工作区域相同。在本发明实施例中，所述检测单元对所述尾电流源管的输出端的输出电压进行检测，并将输出的第一控制电压作用于所述镜像管，使得与所述尾电流源管构成电流镜结构的镜像管与所述尾电流源管的工作区域相同，由此，当所述运算放大器电路的输入电压过高或者过低，导致所述尾电流源管被“压入”线性区时，所述电流镜结构也可以正常工作，以使得所述尾电流源管在正常大小的偏置电压的作用下，为所述差分放大单元提供合适的偏置电流。其中，所述差分放大单元、负载单元和尾电流源管组成了套筒结构的差分放大电路，使得本发明实施例的运算放大器电路在一定程度上，在兼顾电路面积、功耗的同时，具有较低的失调电压。

进一步而言，本发明实施例还提供一种带隙基准源，采用以上所述的运算放大器电路作为内部基准电压的调节电路，以输出稳定的基准电压，由于所采用的运算放大器电路在兼顾电路面积、功耗的同时，具有较低的失调电压，因此，所述带隙基准源的电路面积较小，功耗较低，输出的基准电压稳定。

附图说明

图1是一种套筒结构的N型输入差分放大电路的电路图。

图2是一种采用图1所示的差分放大电路的带隙基准源的电路图。

图3是一种采用折叠式结构的P型输入差分放大电路的带隙基准源的电路图。

图4是本发明实施例一种运算放大器电路的示意性结构框图。

图5是本发明实施例一种运算放大器电路的电路图。

图6是本发明实施例一种带隙基准源的电路图。

具体实施方式

如背景技术部分所述，现有技术的差分放大电路在获取较低的失调电压时，很难兼顾面积和功耗两个因素。

本申请发明人对不同的差分放大电路以及差分放大电路的应用进行了分析。

图1是一种套筒结构的差分放大电路的电路图，具体而言，其放大器件为NMOS管，因此，可称为N型输入的差分放大电路。如图1所示，套筒结构的差分放大电路100可以包括放大器件M1和M2、M5和M6组成的电流镜负载、尾电流源管M3、与尾电流源管M3构成电流镜结构的镜像管M4和电流源I。所述电流镜结构可以将电流源I提供的电流镜像至尾电流源管M3的输出端，进而为所述差分放大电路100提供合适的偏置电流。差分放大电路100将差分电压V1和V2进行放大并输出电压V3。套筒结构的差分放大电路100具有电路面积小，功率低，失调电压较小等优点，然而，以N型输入的套筒结构为例，当差分电压V1和V2较小时，受到工艺的限制，尾电流源管M3的输出电压Vd可能较低，这可能将本应工作于饱和区的尾电流源管会被“压入”线性区，而镜像管M4仍处于饱和区，所述电流镜结构失衡，无法正常工作，使得尾电流源管M3无法为所述差分放大电路100提供合适的偏置电流，使得差分放大电路100的失调电压陡增，甚至差分放大电路100无法正常工作。同理，对于套筒结构的P型输入的差分放大电路，当其输入电压的压差较高时，也存在上述技术问题。

差分放大电路在诸多电子产品中被广泛地应用，如带隙基准源。图2是一种采用图1所示的差分放大电路的带隙基准源的电路图。综合图1和图2所示，带隙基准源200可以包括产生内部基准电压的三极管N1和N2，并通过所述差分放大电路100对三极管N1和N2产生的内部基准电压V1和V2的电压差进行调节，电压V3再经由电压调节单元(图未示，可以包括电阻R1、R2、R3以及MOS管M7和M8)的调节，可以经由MOS管M7的漏极输出带隙基准源200对外输出的基准电压(图未示)。当所述内部基准电压V1和V2不相等时，通过所述差分放大电路100和电压调节单元的作用，使得带隙基准源200输出稳定的基准电压。带隙基准源200对差分放大电路100的失调电压十分敏感，尽管差分放大电路100的失调电压较小，但是，当所述内部基准电压V1和V2的压差较小时，将引起以上所述的尾电流源管进入线性区，差分放大电路100失调电压陡增的问题，使得带隙基准源200的性能不稳定。

基于以上所述，带隙基准源还可以采用折叠式结构的差分放大电路，以规避差分放大电路100的上述技术问题。如图3所示，带隙基准源300中应用了折叠式结构的P型输入差分放大电路，当带隙基准源300产生的内部基准电压V1和V2较小时，尾电流源管M9上仍具有较大的电压裕量，尾电流源管M9的工作区域未被影响。但是，在MOS管M7和M8组成的电流镜作为负载电路的同时，尾电流源管M9输出的偏置电流需要供给至MOS管M1至M6，因此，带隙基准源300中的差分放大电路的功耗较大，同时电路面积也较大，同时，由于其失调电压由MOS管M1、M2、M3、M4、M7和M8共同决定，因此，相比套筒结构而言，其失调电压也较大。

由于如图1所示的套筒结构的差分放大电路100具有功能上的缺陷，也即，受到输入电压大小和工艺的限制，所述差分放大电路100的尾电流源管可能被“压入”线性区，使得差分放大电路100的失调电压陡增，甚至无法正常放大。在具体应用中，例如，带隙基准源200(参见图2)，所述差分放大电路100将导致带隙基准源的性能不稳定。因此，一般采用折叠结构的P型输入的差分放大电路作为带隙基准源的调节电路。但是，折叠结构的P型输入的差分放大电路在电路面积、功耗和失调电压的大小上无法达到最优，使得带隙基准源300(参见图3)在性能上仍然具有较大的改进空间。

针对以上所述的技术问题，为了节约电路面积和功耗，本发明实施例提出一种套筒结构的运算放大器电路，并从其中的尾电流源管的工作区域着手，目的是无论所述尾电流源管的工作区域如何，控制所述尾电流源管可以正常地为所述运算放大器电路提供稳定的偏置电流，使得所述运算放大器电路的稳定性不再受到其输入电压大小的影响。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4是本发明实施例一种运算放大器电路的示意性结构框图。

如图4所示，本发明实施例提供的运算放大器电路400可以包括差分放大单元10、负载单元20和尾电流源管30。所述差分放大单元10、负载单元20和尾电流源管30组成套筒结构的差分放大电路。

其中，所述差分放大单元10适于对第一电压V1和第二电压V2进行差分放大，并输出第三电压V3。所述负载单元20的第一端接收第四电压V4，所述负载单元20的第二端耦接所述差分放大单元10的第一输出端，所述负载单元20的第三端耦接所述差分放大单元10的第二输出端，适于为所述差分放大单元10提供负载。所述尾电流源管30的输出端耦接所述差分放大单元10的电流输入端，所述尾电流源管30的输入端接收第五电压V5，适于在控制端接收到的偏置电压Voffset的控制下产生提供至所述差分放大单元10的偏置电流。

此外，所述运算放大器电路400还可以包括检测单元40和镜像管50。

其中，所述检测单元40适于检测所述尾电流源管30的输出端的输出电压，并输出第一控制电压VC1，其中，所述第一控制电压VC1与所述尾电流源管30的输出端的输出电压的变化趋势一致。

所述镜像管50的输入端接收所述第五电压V5，所述镜像管50的控制端耦接所述尾电流源管30的控制端以提供所述偏置电压Voffset，所述镜像管50与所述尾电流源管30形成电流镜结构(图中未标示)，在所述第一控制电压VC1的控制下，所述镜像管50所处的工作区域与所述尾电流源管30所处的工作区域相同。

在本发明实施例中，当所述运算放大器电路400的输入电压过高或者过低，导致所述尾电流源管30被“压入”线性区时，所述检测单元40对所述尾电流源管30的输出端的输出电压进行检测，并将输出的第一控制电压VC1作用于所述镜像管50，使得与所述尾电流源管30构成电流镜结构的镜像管50与所述尾电流源管30的工作区域相同，使得所述电流镜结构可以正常工作。所述尾电流源管30在正常大小的偏置电压Voffset的作用下，为所述差分放大单元10提供合适的偏置电流。

需要说明的是，本发明实施例运算放大器电路400可以适用于套筒结构的差分放大电路，具体而言，可以适用于N型输入和P型输入两种。当所述运算放大器电路400的输入电压较低时，套筒结构N型输入的差分放大电路的尾电流源管30将被“压入”线性区；当所述运算放大器电路400的输入电压较高时，套筒结构P型输入的差分放大电路的尾电流源管30也将被“压入”线性区。本发明实施例可以对这两种情况产生的技术问题同时进行解决。

下面综合图4和图5对所述运算放大器电路400的具体实施方式进行详细说明。

如图4和图5所示，当所述尾电流源管30的输出端的输出电压降低时，所述第一控制电压VC1降低，所述尾电流源管30的控制端的偏置电压Voffset升高，此时可对应于所述套筒结构N型输入的差分放大电路。当所述尾电流源管30的输出端的输出电压升高时，所述第一控制电压VC1升高，所述尾电流源管30的控制端的偏置电压Voffset降低，此时可对应于所述套筒结构P型输入的差分放大电路。也即，在本实施例中，所述第一控制电压VC1与尾电流源管30的输出端的输出电压的变化趋势一致，以控制所述镜像管50与所述尾电流源管30的工作区域相同，并对输入至所述尾电流源管30的控制端的所述偏置电压Voffset进行相应地调控。

在具体实施中，所述检测单元40可以包括第一电流镜电路(图中未标示)。所述第一电流镜电路可以包括第一MOS管M1和第二MOS管M2。

其中，所述第一MOS管M1的源极耦接所述尾电流源管30的输出端，所述第一MOS管M1的栅极和漏极相耦接，并接收第一电流；所述第二MOS管M2的栅极耦接所述第一MOS管M1的栅极，所述第二MOS管M2的漏极耦接所述镜像管50的控制端并接收第二电流，所述第二MOS管M2的源极输出所述第一控制电压VC1。

以所述运算放大器电路400为N型输入的套筒结构为例。

在具体实施中，所述第四电压V4可以为电源电压AVDD，所述第五电压V5为地线电压AVSS。

所述尾电流源管30可以为第七NMOS管M7，所述第七NMOS管M7的栅极为所述尾电流源管30的控制端，所述第七NMOS管M7的漏极为所述尾电流源管30的输出端，所述第七NMOS管M7的源极为所述尾电流源管30的输入端。

所述镜像管50可以为第八NMOS管M8，所述第八NMOS管M8的栅极为所述镜像管50的控制端，所述第八NMOS管M8的漏极接收所述第一控制电压VC1，所述第八NMOS管M8的源极为所述镜像管50的输入端。

在具体实施中，所述第一电流I1和第二电流I2可以是恒定的。

当所述第二电流I2恒定时，第一MOS管M1的栅源电压是恒定的，那么，当所述第七NMOS管M7的漏极电压受到影响降低时，第一MOS管M1的源极电压降低，第一MOS管M1的栅极电压也降低，则第二MOS管M2的栅极电压也降低。并且由于所述第一电流I1是恒定的，第二MOS管M2的栅源电压是恒定的，因此，第二MOS管M2的源极电压也随之降低，也即所述第一控制电压VC1降低。所述第八NMOS管M8的漏极电压降低，使得所述第八NMOS管M8也进入线性区。MOS管处于线性区时，若想要其漏电的电流是固定的(第二电流I2)，且第八NMOS管M8的漏极电压降低，其栅极电压会被抬高，那么，第七MOS管的栅极电压(也即所述偏置电压Voffset)也随之抬高，那么，第七MOS管输出的偏置电流升高，当第七NMOS管M7和第八NMOS管M8的尺寸相同时，所述第七MOS管输出的偏置电流的大小等于所述第二电流I2。

需要说明的是，所述检测单元40不仅仅限于以上所述的第一电流镜电路，还可以为其他电路，只要可以根据所述尾电流源管30的输出电压输出与其变化趋势一致的第一控制电压VC1即可，此处不再一一举例。

此外，组成第一电流镜电路的第一MOS管M1和第二MOS管M2的尺寸(例如，宽长比)可以相同，也可以不同，此处不进行特殊限制。

在本发明实施例中，所述差分放大单元10可以包括第三MOS管M3和第四MOS管M4。

所述第三MOS管M3的栅极接收所述第一电压V1，所述第三MOS管M3的源极耦接所述尾电流源管30的输出端，所述第三MOS管M3的漏极耦接所述差分放大单元10的第一输出端；所述第四MOS管M4的栅极接收所述第二电压V2，所述第四MOS管M4的源极耦接所述尾电流源管30的输出端，所述第四MOS管M4的漏极耦接所述差分放大单元10的第二输出端。

其中，所述第三电压V3经由所述第三MOS管M3的漏极输出，或者经由所述第四MOS管M4的漏极输出，或者经由所述第三MOS管M3的漏极和所述第四MOS管M4的漏极之间差分输出。

继续以所述运算放大器电路400为N型输入的套筒结构为例，所述第三MOS管M3和第四MOS管M4均为NMOS管。

当所述运算放大器电路400为P型输入的套筒结构时，所述第三MOS管M3和第四MOS管M4均为PMOS管。

在本发明实施例中，所述负载单元20可以包括第二电流镜电路(图中未标示)，所述第二电流镜电路包括第五MOS管M5和第六MOS管M6。

其中，所述第五MOS管M5的源极和第六MOS管M6的源极相耦接，并接收所述第四电压V4；所述第五MOS管M5的栅极与所述第六MOS管M6的栅极相耦接；所述第五MOS管M5的栅极和漏极相耦接，并耦接所述差分放大单元10的第一输出端；所述第六MOS管M6的漏极耦接所述差分放大单元10的第二输出端；所述第三电压V3经由所述第六MOS管M6的漏极输出。

需要说明的是，所述负载单元20不限于所述第二电流镜电路，还可以是常规的电阻或者其他负载电路，此处不进行特殊限制。

继续以所述运算放大器电路400为N型输入的套筒结构为例，所述第五MOS管M5和第六MOS管M6均为PMOS管。

当所述运算放大器电路400为P型输入的套筒结构时，所述第五MOS管M5和第六MOS管M6均为NMOS管。

本发明实施例还公开了一种带隙基准源，如图6所示，所述带隙基准源600可以包括所述运算放大器电路400和基准电压产生电路500。

其中，所述基准电压产生电路500适于生成基准电压(图未示)、所述第一电压V1和第二电压V2，所述运算放大器电路400输出的所述第三电压V3用于调控所述基准电压。

在具体实施中，所述基准电压产生电路500可以包括：第一三极管N1，其基极和集电极相耦接，并接收所述第五电压V5；第二三极管N2，其基极和集电极相耦接，并接收所述第五电压V5；第一电阻R1，其第一端耦接所述第一三极管N1的发射极；第二电阻R2，其第一端耦接所述第二三极管N2的发射极；第三电阻R3，其第一端耦接所述第一电阻R1的第二端；第九MOS管M9，其漏极耦接所述第三电阻R3的第二端，其源极接收所述第四电压V4；第十MOS管M10，其漏极耦接所述第二电阻R2的第二端，其源极接收所述第四电压V4，其栅极耦接所述第九MOS管M9的栅极并接收所述第三电压V3；其中，所述第一电压V1经由所述第一电阻R1的第二端输出，所述第二电压V2经由所述第二电阻R2的第一端输出；所述基准电压可以经由所述第三电阻R3的第二端或者所述第二电阻R2的第二端输出。

其中，所述运算放大器电路400的具体实施方式可以参照前述实施例，此处不再赘述。

需要说明的是，所述第一电流I1和第二电流I2可以是由外部引入，也可以是通过对所述基准电压产生电路500中的某个支路电流镜像得到的，例如，可以是所述第一电阻R1上流经的电流。

需要说明的是，所述基准电压产生电路500不限定于以上所描述的电路结构，还可以是其他任何基准电压产生电路，此处不再一一举例。

本发明实施例带隙基准源600，采用所述运算放大器电路400作为内部基准电压的调节电路，以输出稳定的基准电压，由于运算放大器电路400在兼顾电路面积、功耗的同时，具有较低的失调电压，因此，所述带隙基准源600的电路面积较小，功耗较低，输出的基准电压稳定。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种运算放大器电路，包括：

差分放大单元，适于对第一电压和第二电压进行差分放大，并输出第三电压；

负载单元，其第一端接收第四电压，其第二端耦接所述差分放大单元的第一输出端，其第三端耦接所述差分放大单元的第二输出端，适于为所述差分放大单元提供负载；

尾电流源管，其输出端耦接所述差分放大单元的电流输入端，其输入端接收第五电压，适于在控制端接收到的偏置电压的控制下产生提供至所述差分放大单元的偏置电流；

其特征在于，还包括：

检测单元，适于检测所述尾电流源管的输出端的输出电压，并输出第一控制电压，其中，所述第一控制电压与所述尾电流源管的输出端的输出电压的变化趋势一致；

镜像管，其输入端接收所述第五电压，其控制端耦接所述尾电流源管的控制端以提供所述偏置电压，所述镜像管与所述尾电流源管形成电流镜结构，在所述第一控制电压的控制下，所述镜像管所处的工作区域与所述尾电流源管所处的工作区域相同。

2.根据权利要求1所述的运算放大器电路，其特征在于，当所述尾电流源管的输出端的输出电压降低时，所述第一控制电压降低，所述尾电流源管的控制端的偏置电压升高。

3.根据权利要求1所述的运算放大器电路，其特征在于，当所述尾电流源管的输出端的输出电压升高时，所述第一控制电压升高，所述尾电流源管的控制端的偏置电压降低。

4.根据权利要求1所述的运算放大器电路，其特征在于，所述检测单元包括第一电流镜电路；所述第一电流镜电路包括第一MOS管和第二MOS管；其中，

所述第一MOS管的源极耦接所述尾电流源管的输出端，所述第一MOS管的栅极和漏极相耦接，并接收第一电流；

所述第二MOS管的栅极耦接所述第一MOS管的栅极，所述第二MOS管的漏极耦接所述镜像管的控制端并接收第二电流，所述第二MOS管的源极输出所述第一控制电压。

5.根据权利要求4所述的运算放大器电路，其特征在于，所述第一电流和第二电流恒定。

6.根据权利要求1至5任一项所述的运算放大器电路，其特征在于，所述差分放大单元包括：

第三MOS管，其栅极接收所述第一电压，其源极耦接所述尾电流源管的输出端，其漏极耦接所述差分放大单元的第一输出端；

第四MOS管，其栅极接收所述第二电压，其源极耦接所述尾电流源管的输出端，其漏极耦接所述差分放大单元的第二输出端；

其中，所述第三电压经由所述第三MOS管的漏极输出，或者经由所述第四MOS管的漏极输出，或者经由所述第三MOS管的漏极和所述第四MOS管的漏极之间差分输出。

7.根据权利要求1至5任一项所述的运算放大器电路，其特征在于，所述负载单元包括第二电流镜电路，所述第二电流镜电路包括第五MOS管和第六MOS管；其中，

所述第五MOS管的源极和第六MOS管的源极相耦接，并接收所述第四电压；

所述第五MOS管的栅极与所述第六MOS管的栅极相耦接；

所述第五MOS管的栅极和漏极相耦接，并耦接所述差分放大单元的第一输出端；

所述第六MOS管的漏极耦接所述差分放大单元的第二输出端；

所述第三电压经由所述第六MOS管的漏极输出。

8.根据权利要求1至5任一项所述的运算放大器电路，其特征在于，所述第四电压为电源电压，所述第五电压为地线电压；

所述尾电流源管为第七NMOS管，所述第七NMOS管的栅极为所述尾电流源管的控制端，所述第七NMOS管的漏极为所述尾电流源管的输出端，所述第七NMOS管的源极为所述尾电流源管的输入端；

所述镜像管为第八NMOS管，所述第八NMOS管的栅极为所述镜像管的控制端，所述第八NMOS管的漏极接收所述第一控制电压，所述第八NMOS管的源极为所述镜像管的输入端。

9.一种带隙基准源，其特征在于，包括：

权利要求1至8任一项所述的运算放大器电路；

基准电压产生电路，适于生成基准电压、所述第一电压和第二电压，所述运算放大器电路输出的所述第三电压用于调控所述基准电压。

10.根据权利要求9所述的带隙基准源，其特征在于，所述基准电压产生电路包括：

第一三极管，其基极和集电极相耦接，并接收所述第五电压；

第二三极管，其基极和集电极相耦接，并接收所述第五电压；

第一电阻，其第一端耦接所述第一三极管的发射极；

第二电阻，其第一端耦接所述第二三极管的发射极；

第三电阻，其第一端耦接所述第一电阻的第二端；

第九MOS管，其漏极耦接所述第三电阻的第二端，其源极接收所述第四电压；

第十MOS管，其漏极耦接所述第二电阻的第二端，其源极接收所述第四电压，其栅极耦接所述第九MOS管的栅极并接收所述第三电压；

其中，所述第一电压经由所述第一电阻的第二端输出，所述第二电压经由所述第二电阻的第一端输出；

所述基准电压经由所述第三电阻的第二端或者所述第二电阻的第二端输出。