CN117331397A - 一种电压跟随电路 - Google Patents

一种电压跟随电路 Download PDF

Info

Publication number
CN117331397A
CN117331397A CN202311567546.0A CN202311567546A CN117331397A CN 117331397 A CN117331397 A CN 117331397A CN 202311567546 A CN202311567546 A CN 202311567546A CN 117331397 A CN117331397 A CN 117331397A
Authority
CN
China
Prior art keywords
output
pmos tube
current source
mirror
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311567546.0A
Other languages
English (en)
Inventor
蔡芷媚
朱陈星
王建钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Ktd Electronics Co ltd
Original Assignee
Xiamen Ktd Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Ktd Electronics Co ltd filed Critical Xiamen Ktd Electronics Co ltd
Priority to CN202311567546.0A priority Critical patent/CN117331397A/zh
Publication of CN117331397A publication Critical patent/CN117331397A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

本发明公开了一种电压跟随电路，其包括输入单元、电流镜以及输出单元，输出单元包括低输出单元和高输出单元中的至少一个；输入单元连接电流镜的被镜像端，低输出单元连接电流镜的一个镜像端，高输出单元连接电流镜的一个镜像端。本发明的一种电压跟随电路能形成电压能跟随输入信号的电压变化而相应变化且与输入信号具有固定压差的输出信号。

Description

一种电压跟随电路
技术领域
本发明涉及电子电路领域，特别是指一种电压跟随电路。
背景技术
在现有的很多半导体芯片设计中，常常会使用电压跟随电路来产生一个电压随输入信号的电压变化而相应变化且比输入信号的电压高（或低）的输出信号。
配合图1所示，现有的电压跟随电路一般包括运放U1’、电阻R1’和电阻R2’，现有的电压跟随电路的输出信号的电压是与输入信号的电压呈等比例变化。但是在一些精度要求较高的芯片电路中，需要产生一个随输入信号的电压变化而相应变化且与输入信号有固定压差的输出信号，而现有的电压跟随电路不能满足该要求。
有鉴于上述问题的存在，有必要研究一种电压跟随电路，能形成电压能跟随输入信号的电压变化而相应变化且与输入信号具有固定压差的输出信号。
发明内容
本发明的目的在于提供一种电压跟随电路，其能形成电压能跟随输入信号的电压变化而相应变化且与输入信号具有固定压差的输出信号。
为了达成上述目的，本发明的解决方案是：
一种电压跟随电路，其包括输入单元、电流镜以及输出单元，电流镜的类型属于P型电流镜；输入单元包括信号输入端VIN、输入运放Us、缓冲管Ms和输入电阻单元，缓冲管Ms为NMOS管或NPN三极管，输入运放Us的同相输入端连接信号输入端VIN，输入运放Us的反相输入端连接输入电阻单元的第一端和缓冲管Ms的输出端，输入电阻单元的第二端接地，输入运放Us的输出端连接缓冲管Ms的控制端，缓冲管Ms的输入端连接电流镜的被镜像端；输出单元包括低输出单元和高输出单元中的至少一个；低输出单元包括低输出电流源、低输出电阻单元和低信号输出端Vout-L，低输出电流源的类型属于N型电流源，低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的一个镜像端且低输出电阻单元的第一端和低输出电流源的第一端连接低信号输出端Vout-L，低输出电阻单元的第二端和低输出电流源的第二端接地；高输出单元包括高输出电流源、高输出电阻单元和高信号输出端Vout-H，高输出电流源的类型属于P型电流源，高输出电阻单元的第一端和高输出电流源的第二端连接电流镜的一个镜像端且高输出电阻单元的第一端和高输出电流源的第二端连接高信号输出端Vout-H，高输出电流源的第一端和电流镜的电源端连接电源VCC，高输出电阻单元的第二端接地；当输出单元包括低输出单元和高输出单元时，与低输出电阻单元的第一端和低输出电流源的第一端连接的电流镜的镜像端以及与高输出电阻单元的第一端和高输出电流源的第二端连接的电流镜的镜像端为同一个镜像端或者为不同的镜像端。
所述电流镜具有两个镜像端，电流镜的两个镜像端分为第一镜像端和第二镜像端；低输出单元的低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的第一镜像端；高输出单元的低输出电阻单元的第一端和高输出电流源的第一端连接电流镜的第二镜像端。
所述电流镜包括PMOS管PMt1、PMOS管PMt2和PMOS管PMt3；PMOS管PMt1的源极、PMOS管PMt2的源极和PMOS管PMt3的源极连接电流镜的电源端，PMOS管PMt1的栅极和漏极、PMOS管PMt2的栅极以及PMOS管PMt3的栅极连接电流镜的被镜像端，PMOS管PMt2的漏极连接电流镜的第一镜像端，PMOS管PMt3的漏极连接电流镜的第二镜像端。
所述电流镜包括PMOS管PMt1、PMOS管PMt2、PMOS管PMt3、PMOS管PMt4、PMOS管PMt5和PMOS管PMt6；PMOS管PMt1的源极、PMOS管PMt2的源极和PMOS管PMt3的源极连接电流镜的电源端，PMOS管PMt1的栅极和漏极、PMOS管PMt2的栅极以及PMOS管PMt3的栅极连接PMOS管PMt4的源极，PMOS管PMt2的漏极连接PMOS管PMt5的源极，PMOS管PMt3的漏极连接PMOS管PMt6的源极，PMOS管PMt4的栅极和漏极、PMOS管PMt5的栅极以及PMOS管PMt6的栅极连接电流镜的被镜像端，PMOS管PMt5的漏极连接电流镜的第一镜像端，PMOS管PMt6的漏极连接电流镜的第二镜像端。
所述低输出电流源包括NMOS管NM1-L和NMOS管NM2-L，NMOS管NM1-L的漏极连接低输出电流源的第一端，NMOS管NM1-L的栅极以及NMOS管NM2-L的栅极和漏极接入低基准电流源IL，NMOS管NM1-L的源极和NMOS管NM2-L的源极连接低输出电流源的第二端。
所述低输出电流源包括NMOS管NM1-L、NMOS管NM2-L、NMOS管NM3-L和NMOS管NM4-L，NMOS管NM1-L的漏极连接低输出电流源的第一端，NMOS管NM1-L的栅极以及NMOS管NM2-L的栅极和漏极接入低基准电流源IL，NMOS管NM1-L的源极连接NMOS管NM3-L的漏极，NMOS管NM2-L的源极连接NMOS管NM3-L的栅极以及NMOS管NM4-L的漏极和栅极，NMOS管NM3-L的源极和NMOS管NM4-L的源极连接低输出电流源的第二端。
所述高输出电流源包括PMOS管PM1-H和PMOS管PM2-H，PMOS管PM1-H的源极和PMOS管PM2-H的源极连接高输出电流源的第一端，PMOS管PM1-H的漏极连接高输出电流源的第二端，PMOS管PM1-H的栅极以及PMOS管PM2-H的栅极和漏极接入高基准电流源IH。
所述高输出电流源包括PMOS管PM1-H、PMOS管PM2-H、PMOS管PM3-H和PMOS管PM4-H，PMOS管PM1-H的源极和PMOS管PM2-H的源极连接高输出电流源的第一端，PMOS管PM1-H的漏极连接PMOS管PM3-H的源极，PMOS管PM1-H的栅极以及PMOS管PM2-H的栅极和漏极连接PMOS管PM4-H的源极，PMOS管PM3-H的漏极连接高输出电流源的第二端，PMOS管PM3-H的栅极以及PMOS管PM4-H的栅极和漏极接入高基准电流源IH。
又一种电压跟随电路，其包括输入单元、电流镜以及输出单元，电流镜的类型属于N型电流镜；输入单元包括信号输入端VIN、输入运放Us、缓冲管Ms和输入电阻单元，缓冲管Ms为PMOS管或PNP三极管，输入运放Us的同相输入端连接信号输入端VIN，输入运放Us的反相输入端连接输入电阻单元的第一端和缓冲管Ms的输入端，输入电阻单元的第二端连接电源VCC，输入运放Us的输出端连接缓冲管Ms的控制端，缓冲管Ms的输出端连接电流镜的被镜像端；输出单元包括低输出单元和高输出单元中的至少一个；低输出单元包括低输出电流源、低输出电阻单元和低信号输出端Vout-L，低输出电流源的类型属于P型电流源，低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的一个镜像端且低输出电阻单元的第一端和低输出电流源的第一端连接低信号输出端Vout-L，低输出电阻单元的第二端和低输出电流源的第二端连接电源VCC；高输出单元包括高输出电流源、高输出电阻单元和高信号输出端Vout-H，高输出电流源的类型属于N型电流源，高输出电阻单元的第一端和高输出电流源的第二端连接电流镜的一个镜像端且高输出电阻单元的第一端和高输出电流源的第二端连接高信号输出端Vout-H，高输出电流源的第一端和电流镜的接地端接地，高输出电阻单元的第二端连接电源VCC；当输出单元包括低输出单元和高输出单元时，与低输出电阻单元的第一端和低输出电流源的第一端连接的电流镜的镜像端以及与高输出电阻单元的第一端和高输出电流源的第二端连接的电流镜的镜像端为同一个镜像端或者为不同的镜像端。
所述电流镜具有两个镜像端，电流镜的两个镜像端分为第一镜像端和第二镜像端；低输出单元的低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的第一镜像端；高输出单元的低输出电阻单元的第一端和高输出电流源的第一端连接电流镜的第二镜像端。
所述电流镜包括NMOS管NMt1、NMOS管NMt2和NMOS管NMt3；NMOS管NMt1的源极、NMOS管NMt2的源极和NMOS管NMt3的源极连接电流镜的接地端，NMOS管NMt1的栅极和漏极、NMOS管NMt2的栅极以及NMOS管NMt3的栅极连接电流镜的被镜像端，NMOS管NMt2的漏极连接电流镜的第一镜像端，NMOS管NMt3的漏极连接电流镜的第二镜像端。
所述低输出电流源包括PMOS管PM1-L和PMOS管PM2-L，PMOS管PM1-L的漏极连接低输出电流源的第一端，PMOS管PM1-L的栅极以及PMOS管PM2-L的栅极和漏极接入低基准电流源IL，PMOS管PM1-L的源极和PMOS管PM2-L的源极连接低输出电流源的第二端。
所述高输出电流源包括NMOS管NM1-H和NMOS管NM2-H，NMOS管NM1-H的源极和NMOS管NM2-H的源极连接高输出电流源的第一端，NMOS管NM1-H的漏极连接高输出电流源的第二端，NMOS管NM1-H的栅极以及NMOS管NM2-H的栅极和漏极接入高基准电流源IH。
采用上述方案后，本发明通过低输出单元和电流镜来与输入单元配合，可以使得本发明的低信号输出端Vout-L输出的输出信号的电压能随信号输入端VIN输入的输入信号的电压变化而相应变化，而且低信号输出端Vout-L输出的输出信号与信号输入端VIN输入的输入信号有固定压差（该固定压差由低输出电阻单元的总阻值和低输出电流源的第一端的电流进行设定），低信号输出端Vout-L输出的输出信号的电压始终小于输入信号。而本发明通过高输出单元和电流镜来与输入单元配合，可以使得本发明的高信号输出端Vout-H输出的输出信号的电压能随信号输入端VIN输入的输入信号的电压变化而相应变化，而且高信号输出端Vout-H输出的输出信号与信号输入端VIN输入的输入信号有固定压差（该固定压差由高输出电阻单元的总阻值和高输出电流源的第二端的电流进行设定），高信号输出端Vout-H输出的输出信号的电压始终大于输入信号。
附图说明
图1为现有的电压跟随电路的电路原理图。
图2为本发明实施例一的电路原理图。
图3为本发明实施例二的电路原理图。
图4为本发明实施例三的电路原理图。
具体实施方式
为了进一步解释本发明的技术方案，下面通过具体实施例来对本发明进行详细阐述。
实施例一
配合图2所示，在本发明的实施例一中，本发明的一种电压跟随电路包括输入单元、电流镜以及输出单元，电流镜的类型属于P型电流镜；其中，输入单元包括信号输入端VIN、输入运放Us、缓冲管Ms和输入电阻单元，缓冲管Ms为NMOS管或NPN三极管，输入运放Us的同相输入端连接信号输入端VIN，输入运放Us的反相输入端连接输入电阻单元的第一端和缓冲管Ms的输出端，输入电阻单元的第二端接地，输入运放Us的输出端连接缓冲管Ms的控制端，缓冲管Ms的输入端连接电流镜的被镜像端；输出单元包括低输出单元和高输出单元；低输出单元包括低输出电流源、低输出电阻单元和低信号输出端Vout-L，低输出电流源的类型属于N型电流源，低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的一个镜像端且低输出电阻单元的第一端和低输出电流源的第一端连接低信号输出端Vout-L，低输出电阻单元的第二端和低输出电流源的第二端接地；高输出单元包括高输出电流源、高输出电阻单元和高信号输出端Vout-H，高输出电流源的类型属于P型电流源，高输出电阻单元的第一端和高输出电流源的第二端连接电流镜的一个镜像端且高输出电阻单元的第一端和高输出电流源的第二端连接高信号输出端Vout-H，高输出电流源的第一端和电流镜的电源端连接电源VCC，高输出电阻单元的第二端接地。
在本发明的实施例一中，设定：输入到信号输入端VIN的输入信号的电压为Vi，输入电阻单元的总阻值为RS,低输出电流源的第一端流入的电流为IL，低输出电阻单元的总阻值为RL，低信号输出端Vout-L输出的输出信号的电压为VL，高输出电流源的第二端流出的电流为IH，高输出电阻单元的总阻值为RH，高信号输出端Vout-H输出的输出信号的电压为VH；而通过输入运放Us和缓冲管Ms的隔离缓冲作用，输入电阻单元的第一端的电压也为Vi，输入电阻单元通过的电流则为Ii，电流镜与低输出电阻单元的第一端和低输出电流源的第一端连接的镜像端的输出电流为ID（ID=a*Ii，a为电流镜的一个镜像端的镜像倍数），电流镜与高输出电阻单元的第一端和高输出电流源的第二端连接的镜像端的输出电流为IG（IG=b*Ii，b为电流镜的另一个镜像端的镜像倍数）。在本发明的实施例一中，存在以下关系；
Ii=Vi/RS；VL=RL*(ID-IL)；VH=RH*(IG+IH)；ID=a*Ii；IG=b*Ii；
由上可得：
△VL=Vi-VL=Vi-RL*(a*Ii-IL)=Vi-RL*(a*Vi/RS-IL)=Vi-a*RL/RS*Vi+RL*IL；
若a*RL/RS=1，则△VL=RL*IL；
△VH=VH-Vi=RH*(b*Ii+IH)-Vi=RH*(b*Vi/RS+IH)-Vi=b*RH/RS*Vi+RH*IH-Vi；
若b*RH/RS=1，则△VH=RH*IH；
综上可知，本发明通过低输出单元和电流镜来与输入单元配合，可以使得本发明的低信号输出端Vout-L输出的输出信号的电压能随信号输入端VIN输入的输入信号的电压变化而相应变化，而且低信号输出端Vout-L输出的输出信号与信号输入端VIN输入的输入信号有固定压差（该固定压差为△VL，△VL由低输出电阻单元的总阻值和低输出电流源的第一端的电流进行设定），低信号输出端Vout-L输出的输出信号的电压始终小于输入信号。而本发明通过高输出单元和电流镜来与输入单元配合，可以使得本发明的高信号输出端Vout-H输出的输出信号的电压能随信号输入端VIN输入的输入信号的电压变化而相应变化，而且高信号输出端Vout-H输出的输出信号与信号输入端VIN输入的输入信号有固定压差（该固定压差为△VH，△VH由高输出电阻单元的总阻值和高输出电流源的第二端的电流进行设定），高信号输出端Vout-H输出的输出信号的电压始终大于输入信号。
在本发明的实施例一中，所述电流镜具有两个镜像端，电流镜的两个镜像端分为第一镜像端和第二镜像端；低输出单元的低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的第一镜像端；高输出单元的低输出电阻单元的第一端和高输出电流源的第一端连接电流镜的第二镜像端。
在本发明的实施例一中，所述电流镜包括PMOS管PMt1、PMOS管PMt2和PMOS管PMt3；PMOS管PMt1的源极、PMOS管PMt2的源极和PMOS管PMt3的源极连接电流镜的电源端，PMOS管PMt1的栅极和漏极、PMOS管PMt2的栅极以及PMOS管PMt3的栅极连接电流镜的被镜像端，PMOS管PMt2的漏极连接电流镜的第一镜像端，PMOS管PMt3的漏极连接电流镜的第二镜像端。其中，PMOS管PMt1、PMOS管PMt2和PMOS管PMt3的尺寸可相同，这样则有ID=IG=Ii，a=b=1；而输入电阻单元的总阻值为RS与低输出电阻单元的总阻值为RL和高输出电阻单元的总阻值为RH可相同（即RS=RL=RH）。
在本发明的实施例一中，所述低输出电流源包括NMOS管NM1-L和NMOS管NM2-L，NMOS管NM1-L的漏极连接低输出电流源的第一端，NMOS管NM1-L的栅极以及NMOS管NM2-L的栅极和漏极接入低基准电流源IL，NMOS管NM1-L的源极和NMOS管NM2-L的源极连接低输出电流源的第二端。其中，NMOS管NM1-L和NMOS管NM2-L的尺寸可相同，这样低基准电流源IL的输出电流则为IL。
在本发明的实施例一中，所述高输出电流源包括PMOS管PM1-H和PMOS管PM2-H，PMOS管PM1-H的源极和PMOS管PM2-H的源极连接高输出电流源的第一端，PMOS管PM1-H的漏极连接高输出电流源的第二端，PMOS管PM1-H的栅极以及PMOS管PM2-H的栅极和漏极接入高基准电流源IH。其中，PMOS管PM1-H和PMOS管PM2-H的尺寸可相同，这样高基准电流源IH的输出电流则为IH。
在本发明的实施例一中，所述输入电阻单元可包括电阻Rs，低输出电阻单元可包括电阻R-L，高输出电阻单元可包括电阻R-H。
需要说明的是，本发明的实施例一中，输出单元并不局限于同时包括低输出单元和高输出单元，输出单元可包括低输出单元和高输出单元中的至少一个；若是只需要输出信号的电压大于输入信号的电压且输出信号和输入信号有固定压差，则输出单元则只包括高输出单元；而若是只需要输出信号的电压小于输入信号的电压且输出信号和输入信号有固定压差，则输出单元则只包括低输出单元。当输出单元只包括低输出单元和高输出单元中的一个时，则电流镜则可只设置一个镜像端（即电流镜的PMOS管Mt2和PMOS管Mt3可以舍弃一个）；另外，当输出单元包括低输出单元和高输出单元时，与低输出电阻单元的第一端和低输出电流源的第一端连接的电流镜的镜像端以及与高输出电阻单元的第一端和高输出电流源的第二端连接的电流镜的镜像端可为同一个镜像端或者为不同的镜像端。
实施例二
配合图3所示，本发明的实施例二与实施例一的区别在于电流镜、低输出电流源和高输出电流源的具体结构不同。
在本发明的实施例二中，电流镜、低输出电流源和高输出电流源均是采用Cascode连接方式，这样设置，电流镜的镜像端的输出电流可以更精准的镜像输入电阻单元通过的电流，低输出电流源的第一端电流可以更稳定，高输出电流源的第二端电流也可以更稳定，
在本发明的实施例二中，所述电流镜包括PMOS管PMt1、PMOS管PMt2、PMOS管PMt3、PMOS管PMt4、PMOS管PMt5和PMOS管PMt6，PMOS管PMt2和PMOS管PMt3的尺寸可相同，PMOS管PMt5和PMOS管PMt6的尺寸可相同；其中，PMOS管PMt1的源极、PMOS管PMt2的源极和PMOS管PMt3的源极连接电流镜的电源端，PMOS管PMt1的栅极和漏极、PMOS管PMt2的栅极以及PMOS管PMt3的栅极连接PMOS管PMt4的源极，PMOS管PMt2的漏极连接PMOS管PMt5的源极，PMOS管PMt3的漏极连接PMOS管PMt6的源极，PMOS管PMt4的栅极和漏极、PMOS管PMt5的栅极以及PMOS管PMt6的栅极连接电流镜的被镜像端，PMOS管PMt5的漏极连接电流镜的第一镜像端，PMOS管PMt6的漏极连接电流镜的第二镜像端。
在本发明的实施例二中，所述低输出电流源包括NMOS管NM1-L、NMOS管NM2-L、NMOS管NM3-L和NMOS管NM4-L，NMOS管NM1-L的漏极连接低输出电流源的第一端，NMOS管NM1-L的栅极以及NMOS管NM2-L的栅极和漏极接入低基准电流源IL，NMOS管NM1-L的源极连接NMOS管NM3-L的漏极，NMOS管NM2-L的源极连接NMOS管NM3-L的栅极以及NMOS管NM4-L的漏极和栅极，NMOS管NM3-L的源极和NMOS管NM4-L的源极连接低输出电流源的第二端。
在本发明的实施例二中，所述高输出电流源包括PMOS管PM1-H、PMOS管PM2-H、PMOS管PM3-H和PMOS管PM4-H，PMOS管PM1-H的源极和PMOS管PM2-H的源极连接高输出电流源的第一端，PMOS管PM1-H的漏极连接PMOS管PM3-H的源极，PMOS管PM1-H的栅极以及PMOS管PM2-H的栅极和漏极连接PMOS管PM4-H的源极，PMOS管PM3-H的漏极连接高输出电流源的第二端，PMOS管PM3-H的栅极以及PMOS管PM4-H的栅极和漏极接入高基准电流源IH。
实施例三
配合图4所示，在本发明的实施例三中，本发明的一种电压跟随电路包括输入单元、电流镜以及输出单元，电流镜的类型属于N型电流镜；其中，输入单元包括信号输入端VIN、输入运放Us、缓冲管Ms和输入电阻单元，缓冲管Ms为PMOS管或PNP三极管，输入运放Us的同相输入端连接信号输入端VIN，输入运放Us的反相输入端连接输入电阻单元的第一端和缓冲管Ms的输入端，输入电阻单元的第二端连接电源VCC，输入运放Us的输出端连接缓冲管Ms的控制端，缓冲管Ms的输出端连接电流镜的被镜像端；输出单元包括低输出单元和高输出单元；低输出单元包括低输出电流源、低输出电阻单元和低信号输出端Vout-L，低输出电流源的类型属于P型电流源，低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的一个镜像端且低输出电阻单元的第一端和低输出电流源的第一端连接低信号输出端Vout-L，低输出电阻单元的第二端和低输出电流源的第二端连接电源VCC；高输出单元包括高输出电流源、高输出电阻单元和高信号输出端Vout-H，高输出电流源的类型属于N型电流源，高输出电阻单元的第一端和高输出电流源的第二端连接电流镜的一个镜像端且高输出电阻单元的第一端和高输出电流源的第二端连接高信号输出端Vout-H，高输出电流源的第一端和电流镜的接地端接地，高输出电阻单元的第二端连接电源VCC。
在本发明的实施例三中，设定：输入到信号输入端VIN的输入信号的电压为Vi，输入电阻单元的总阻值为RS,低输出电流源的第一端流出的电流为IL，低输出电阻单元的总阻值为RL，低信号输出端Vout-L输出的输出信号的电压为VL，高输出电流源的第二端流入的电流为IH，高输出电阻单元的总阻值为RH，高信号输出端Vout-H输出的输出信号的电压为VH，电源VCC的电压为Vcc；而通过输入运放Us和缓冲管Ms的隔离缓冲作用，输入电阻单元的第一端的电压也为Vi，输入电阻单元通过的电流则为Ii，电流镜与低输出电阻单元的第一端和低输出电流源的第一端连接的镜像端的输出电流为ID（ID=a*Ii，a为电流镜的一个镜像端的镜像倍数），电流镜与高输出电阻单元的第一端和高输出电流源的第二端连接的镜像端的输出电流为IG（IG=b*Ii，b为电流镜的另一个镜像端的镜像倍数）。在本发明的实施例三中，存在以下关系；
Ii=(Vcc-Vi)/RS；VL=Vcc-RL*(Ii+IL)；VH=Vcc-RH*(Ii-IH)；ID=a*Ii；IG=b*Ii；
由上可得：
△VL=Vi-VL=Vi-Vcc+RL*(a*Ii-IL)=Vi-Vcc+a*RL/RS*(Vcc-Vi)+RL*IL；
若a*RL/RS=1，则△VL=RL*IL；
△VH=VH-Vi=Vcc-RH*(b*Ii-IH)-Vi=(Vcc-Vi )-b*RH/RS*(Vcc-Vi)+RH*IH；
若b*RH/RS=1，则△VH=RH*IH；
综上可知，本发明通过低输出单元和电流镜来与输入单元配合，可以使得本发明的低信号输出端Vout-L输出的输出信号的电压能随信号输入端VIN输入的输入信号的电压变化而相应变化，而且低信号输出端Vout-L输出的输出信号与信号输入端VIN输入的输入信号有固定压差（该固定压差为△VL，△VL由低输出电阻单元的总阻值和低输出电流源的第一端的电流进行设定），低信号输出端Vout-L输出的输出信号的电压始终小于输入信号。而本发明通过高输出单元和电流镜来与输入单元配合，可以使得本发明的高信号输出端Vout-H输出的输出信号的电压能随信号输入端VIN输入的输入信号的电压变化而相应变化，而且高信号输出端Vout-H输出的输出信号与信号输入端VIN输入的输入信号有固定压差（该固定压差为△VH，△VH由高输出电阻单元的总阻值和高输出电流源的第二端的电流进行设定），高信号输出端Vout-H输出的输出信号的电压始终大于输入信号。
在本发明的实施例三中，所述电流镜具有两个镜像端，电流镜的两个镜像端分为第一镜像端和第二镜像端；低输出单元的低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的第一镜像端；高输出单元的低输出电阻单元的第一端和高输出电流源的第一端连接电流镜的第二镜像端。
在本发明的实施例三中，所述电流镜包括NMOS管NMt1、NMOS管NMt2和NMOS管NMt3；NMOS管NMt1的源极、NMOS管NMt2的源极和NMOS管NMt3的源极连接电流镜的接地端，NMOS管NMt1的栅极和漏极、NMOS管NMt2的栅极以及NMOS管NMt3的栅极连接电流镜的被镜像端，NMOS管NMt2的漏极连接电流镜的第一镜像端，NMOS管NMt3的漏极连接电流镜的第二镜像端。其中，NMOS管NMt1、NMOS管NMt2和NMOS管NMt3的尺寸可相同，这样则有ID=IG=Ii，a=b=1；输入电阻单元的总阻值为RS与低输出电阻单元的总阻值为RL和高输出电阻单元的总阻值为RH可相同（即RS=RL=RH）。
在本发明的实施例三中，所述低输出电流源包括PMOS管PM1-L和PMOS管PM2-L，PMOS管PM1-L的漏极连接低输出电流源的第一端，PMOS管PM1-L的栅极以及PMOS管PM2-L的栅极和漏极接入低基准电流源IL，PMOS管PM1-L的源极和PMOS管PM2-L的源极连接低输出电流源的第二端。其中，PMOS管PM1-L和PMOS管PM2-L的尺寸可相同，这样低基准电流源IL的输出电流则为IL。
在本发明的实施例三中，所述低输出电流源包括NMOS管NM1-H和NMOS管NM2-H，NMOS管NM1-H的源极和NMOS管NM2-H的源极连接高输出电流源的第一端，NMOS管NM1-H的漏极连接高输出电流源的第二端，NMOS管NM1-H的栅极以及NMOS管NM2-H的栅极和漏极接入高基准电流源IH。其中，NMOS管NM1-H和NMOS管NM2-H的尺寸可相同，这样高基准电流源IH的输出电流则为IH。
本发明的实施例三中，输出单元并不局限于同时包括低输出单元和高输出单元，输出单元可包括低输出单元和高输出单元中的至少一个；若是只需要输出信号的电压大于输入信号的电压且输出信号和输入信号有固定压差，则输出单元则只包括高输出单元；而若是只需要输出信号的电压小于输入信号的电压且输出信号和输入信号有固定压差，则输出单元则只包括低输出单元。当输出单元只包括低输出单元和高输出单元中的一个时，则电流镜则可只设置一个镜像端（即电流镜的NMOS管NMt2和NMOS管NMt3可以舍弃一个）。另外，当输出单元包括低输出单元和高输出单元时，与低输出电阻单元的第一端和低输出电流源的第一端连接的电流镜的镜像端以及与高输出电阻单元的第一端和高输出电流源的第二端连接的电流镜的镜像端可为同一个镜像端或者为不同的镜像端。而电流镜、低输出电流源和高输出电流源也并不局限于上述的连接方式，电流镜、低输出电流源和高输出电流源也可以采用Cascode连接方式。
上述实施例和图式并非限定本发明的产品形态和式样，任何所属技术领域的普通技术人员对其所做的适当变化或修饰，皆应视为不脱离本发明的专利范畴。

Claims (13)

1.一种电压跟随电路，其特征在于：包括输入单元、电流镜以及输出单元，电流镜的类型属于P型电流镜；
输入单元包括信号输入端VIN、输入运放Us、缓冲管Ms和输入电阻单元，缓冲管Ms为NMOS管或NPN三极管，输入运放Us的同相输入端连接信号输入端VIN，输入运放Us的反相输入端连接输入电阻单元的第一端和缓冲管Ms的输出端，输入电阻单元的第二端接地，输入运放Us的输出端连接缓冲管Ms的控制端，缓冲管Ms的输入端连接电流镜的被镜像端；
输出单元包括低输出单元和高输出单元中的至少一个；
低输出单元包括低输出电流源、低输出电阻单元和低信号输出端Vout-L，低输出电流源的类型属于N型电流源，低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的一个镜像端且低输出电阻单元的第一端和低输出电流源的第一端连接低信号输出端Vout-L，低输出电阻单元的第二端和低输出电流源的第二端接地；
高输出单元包括高输出电流源、高输出电阻单元和高信号输出端Vout-H，高输出电流源的类型属于P型电流源，高输出电阻单元的第一端和高输出电流源的第二端连接电流镜的一个镜像端且高输出电阻单元的第一端和高输出电流源的第二端连接高信号输出端Vout-H，高输出电流源的第一端和电流镜的电源端连接电源VCC，高输出电阻单元的第二端接地；
当输出单元包括低输出单元和高输出单元时，输出单元包括低输出单元和高输出单元中与低输出电阻单元的第一端和低输出电流源的第一端连接的电流镜的镜像端以及与高输出电阻单元的第一端和高输出电流源的第二端连接的电流镜的镜像端为同一个镜像端或者为不同的镜像端。
2.如权利要求1所述的一种电压跟随电路，其特征在于：所述电流镜具有两个镜像端，电流镜的两个镜像端分为第一镜像端和第二镜像端；低输出单元的低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的第一镜像端；高输出单元的低输出电阻单元的第一端和高输出电流源的第一端连接电流镜的第二镜像端。
3.如权利要求2所述的一种电压跟随电路，其特征在于：所述电流镜包括PMOS管PMt1、PMOS管PMt2和PMOS管PMt3；
PMOS管PMt1的源极、PMOS管PMt2的源极和PMOS管PMt3的源极连接电流镜的电源端，PMOS管PMt1的栅极和漏极、PMOS管PMt2的栅极以及PMOS管PMt3的栅极连接电流镜的被镜像端，PMOS管PMt2的漏极连接电流镜的第一镜像端，PMOS管PMt3的漏极连接电流镜的第二镜像端。
4.如权利要求2所述的一种电压跟随电路，其特征在于：所述电流镜包括PMOS管PMt1、PMOS管PMt2、PMOS管PMt3、PMOS管PMt4、PMOS管PMt5和PMOS管PMt6；
PMOS管PMt1的源极、PMOS管PMt2的源极和PMOS管PMt3的源极连接电流镜的电源端，PMOS管PMt1的栅极和漏极、PMOS管PMt2的栅极以及PMOS管PMt3的栅极连接PMOS管PMt4的源极，PMOS管PMt2的漏极连接PMOS管PMt5的源极，PMOS管PMt3的漏极连接PMOS管PMt6的源极，PMOS管PMt4的栅极和漏极、PMOS管PMt5的栅极以及PMOS管PMt6的栅极连接电流镜的被镜像端，PMOS管PMt5的漏极连接电流镜的第一镜像端，PMOS管PMt6的漏极连接电流镜的第二镜像端。
5.如权利要求1或2所述的一种电压跟随电路，其特征在于：所述低输出电流源包括NMOS管NM1-L和NMOS管NM2-L，NMOS管NM1-L的漏极连接低输出电流源的第一端，NMOS管NM1-L的栅极以及NMOS管NM2-L的栅极和漏极接入低基准电流源IL，NMOS管NM1-L的源极和NMOS管NM2-L的源极连接低输出电流源的第二端。
6.如权利要求1或2所述的一种电压跟随电路，其特征在于：所述低输出电流源包括NMOS管NM1-L、NMOS管NM2-L、NMOS管NM3-L和NMOS管NM4-L，NMOS管NM1-L的漏极连接低输出电流源的第一端，NMOS管NM1-L的栅极以及NMOS管NM2-L的栅极和漏极接入低基准电流源IL，NMOS管NM1-L的源极连接NMOS管NM3-L的漏极，NMOS管NM2-L的源极连接NMOS管NM3-L的栅极以及NMOS管NM4-L的漏极和栅极，NMOS管NM3-L的源极和NMOS管NM4-L的源极连接低输出电流源的第二端。
7.如权利要求1或2所述的一种电压跟随电路，其特征在于：所述高输出电流源包括PMOS管PM1-H和PMOS管PM2-H，PMOS管PM1-H的源极和PMOS管PM2-H的源极连接高输出电流源的第一端，PMOS管PM1-H的漏极连接高输出电流源的第二端，PMOS管PM1-H的栅极以及PMOS管PM2-H的栅极和漏极接入高基准电流源IH。
8.如权利要求1或2所述的一种电压跟随电路，其特征在于：所述高输出电流源包括PMOS管PM1-H、PMOS管PM2-H、PMOS管PM3-H和PMOS管PM4-H，PMOS管PM1-H的源极和PMOS管PM2-H的源极连接高输出电流源的第一端，PMOS管PM1-H的漏极连接PMOS管PM3-H的源极，PMOS管PM1-H的栅极以及PMOS管PM2-H的栅极和漏极连接PMOS管PM4-H的源极，PMOS管PM3-H的漏极连接高输出电流源的第二端，PMOS管PM3-H的栅极以及PMOS管PM4-H的栅极和漏极接入高基准电流源IH。
9.一种电压跟随电路，其特征在于：包括输入单元、电流镜以及输出单元，电流镜的类型属于N型电流镜；
输入单元包括信号输入端VIN、输入运放Us、缓冲管Ms和输入电阻单元，缓冲管Ms为PMOS管或PNP三极管，输入运放Us的同相输入端连接信号输入端VIN，输入运放Us的反相输入端连接输入电阻单元的第一端和缓冲管Ms的输入端，输入电阻单元的第二端连接电源VCC，输入运放Us的输出端连接缓冲管Ms的控制端，缓冲管Ms的输出端连接电流镜的被镜像端；
输出单元包括低输出单元和高输出单元中的至少一个；
低输出单元包括低输出电流源、低输出电阻单元和低信号输出端Vout-L，低输出电流源的类型属于P型电流源，低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的一个镜像端且低输出电阻单元的第一端和低输出电流源的第一端连接低信号输出端Vout-L，低输出电阻单元的第二端和低输出电流源的第二端连接电源VCC；
高输出单元包括高输出电流源、高输出电阻单元和高信号输出端Vout-H，高输出电流源的类型属于N型电流源，高输出电阻单元的第一端和高输出电流源的第二端连接电流镜的一个镜像端且高输出电阻单元的第一端和高输出电流源的第二端连接高信号输出端Vout-H，高输出电流源的第一端和电流镜的接地端接地，高输出电阻单元的第二端连接电源VCC；
当输出单元包括低输出单元和高输出单元时，与低输出电阻单元的第一端和低输出电流源的第一端连接的电流镜的镜像端以及与高输出电阻单元的第一端和高输出电流源的第二端连接的电流镜的镜像端为同一个镜像端或者为不同的镜像端。
10.如权利要求9所述的一种电压跟随电路，其特征在于：所述电流镜具有两个镜像端，电流镜的两个镜像端分为第一镜像端和第二镜像端；低输出单元的低输出电阻单元的第一端和低输出电流源的第一端连接电流镜的第一镜像端；高输出单元的低输出电阻单元的第一端和高输出电流源的第一端连接电流镜的第二镜像端。
11.如权利要求10所述的一种电压跟随电路，其特征在于：所述电流镜包括NMOS管NMt1、NMOS管NMt2和NMOS管NMt3；
NMOS管NMt1的源极、NMOS管NMt2的源极和NMOS管NMt3的源极连接电流镜的接地端，NMOS管NMt1的栅极和漏极、NMOS管NMt2的栅极以及NMOS管NMt3的栅极连接电流镜的被镜像端，NMOS管NMt2的漏极连接电流镜的第一镜像端，NMOS管NMt3的漏极连接电流镜的第二镜像端。
12.如权利要求9或10所述的一种电压跟随电路，其特征在于：所述低输出电流源包括PMOS管PM1-L和PMOS管PM2-L，PMOS管PM1-L的漏极连接低输出电流源的第一端，PMOS管PM1-L的栅极以及PMOS管PM2-L的栅极和漏极接入低基准电流源IL，PMOS管PM1-L的源极和PMOS管PM2-L的源极连接低输出电流源的第二端。
13.如权利要求9或10所述的一种电压跟随电路，其特征在于：所述高输出电流源包括NMOS管NM1-H和NMOS管NM2-H，NMOS管NM1-H的源极和NMOS管NM2-H的源极连接高输出电流源的第一端，NMOS管NM1-H的漏极连接高输出电流源的第二端，NMOS管NM1-H的栅极以及NMOS管NM2-H的栅极和漏极接入高基准电流源IH。
CN202311567546.0A 2023-11-23 2023-11-23 一种电压跟随电路 Pending CN117331397A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311567546.0A CN117331397A (zh) 2023-11-23 2023-11-23 一种电压跟随电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311567546.0A CN117331397A (zh) 2023-11-23 2023-11-23 一种电压跟随电路

Publications (1)

Publication Number Publication Date
CN117331397A true CN117331397A (zh) 2024-01-02

Family

ID=89290646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311567546.0A Pending CN117331397A (zh) 2023-11-23 2023-11-23 一种电压跟随电路

Country Status (1)

Country Link
CN (1) CN117331397A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067250A (ko) * 1999-04-26 2000-11-15 윤종용 전하구동펌프회로 및 그를 채용한 위상동기루프
CN102722213A (zh) * 2012-06-26 2012-10-10 昆明物理研究所 应用倒置电压跟随器的光伏探测器读出单元电路
CN108073218A (zh) * 2016-11-08 2018-05-25 中芯国际集成电路制造(上海)有限公司 运算放大器电路及带隙基准源
CN111026230A (zh) * 2019-12-16 2020-04-17 成都海光微电子技术有限公司 Ldo装置及存储设备
KR20230134835A (ko) * 2022-03-15 2023-09-22 주식회사 애크멕스시스템아이씨 부하 전류 검출 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067250A (ko) * 1999-04-26 2000-11-15 윤종용 전하구동펌프회로 및 그를 채용한 위상동기루프
CN102722213A (zh) * 2012-06-26 2012-10-10 昆明物理研究所 应用倒置电压跟随器的光伏探测器读出单元电路
CN108073218A (zh) * 2016-11-08 2018-05-25 中芯国际集成电路制造(上海)有限公司 运算放大器电路及带隙基准源
CN111026230A (zh) * 2019-12-16 2020-04-17 成都海光微电子技术有限公司 Ldo装置及存储设备
KR20230134835A (ko) * 2022-03-15 2023-09-22 주식회사 애크멕스시스템아이씨 부하 전류 검출 장치

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN104238611B (zh) 电流模带隙基准电流源
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
KR100324452B1 (ko) 조절된캐스코드이득증대를위한궤환증폭기
JP2011109196A (ja) 出力電流検出回路および送信回路
CN108092507B (zh) 一种浮动电源轨pwm比较器
CN111478581A (zh) 一种具有宽输入电压范围的上功率管导通时间计时电路
CN109546975B (zh) 运算跨导放大器
CN113504806B (zh) 电流基准电路、芯片及电子设备
CN210864456U (zh) 低噪声带隙基准输出电压建立电路
CN110007127B (zh) 一种电压检测电路
CN111427406B (zh) 带隙基准电路
CN117331397A (zh) 一种电压跟随电路
CN113625812B (zh) 参考电压电路系统
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN113110692A (zh) 一种电流镜电路
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
CN101907901B (zh) 带隙电路
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN112904931A (zh) 电压电流转换电路及集成电路芯片
CN112928998B (zh) 一种双极型晶体管放大器
CN112947660B (zh) 一种电源电压的预处理电路及预处理方法
JP7192075B2 (ja) 電流検出アンプ
CN114442729B (zh) 一种抑制过冲的分布式线性稳压器
CN116382402B (zh) 带隙基准电压产生电路和集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination