CN111026230A - Ldo装置及存储设备 - Google Patents

Abstract

本申请提供了一种LDO装置及存储设备。LDO装置包括：多个第一电流镜，每一所述第一电流镜的输出端与所述供电走线上的馈电点连接以输出驱动电流给所述存储模组；一运放控制电路，其包括一电压检测端以及电流输出端，所述电压检测端与所述供电走线连接以获取所述存储模组的电压信息，所述运放控制电路用于根据所述电压信息输出负驱动电流至每一所述第一电流镜的控制端，以控制所述第一电流镜输出给所述馈电点的第一电流的大小，进而调节所述存储模组的电压。本申请采用输出负驱动电流给每一第一电流镜从而调整第一电流镜输出给馈电点的第一电流的大小，进而调整存储模组的电压，可以保证对大面积存储模组进行均匀供电。

Description

LDO装置及存储设备

技术领域

本申请涉及存储技术领域，具体而言，涉及一种LDO装置及存储设备。

背景技术

随着片上系统SOC(System－on－Chip)应用复杂性的提高，对于存储器件的容量大小的要求也越来越高。例如，如在先进CPU应用中，SOC数字电路或高速缓存的功耗可达到安培级别，且面积非常大，这对于片内低压差线性稳压器LDO(low dropout regulator)提出了很高的要求，需保证供电均匀。传统的片内低压差线性稳压器LDO的功率管由运放输出电压信号控制，当控制信号走线过长时，会存在电压偏差问题。

针对上述问题，目前尚未有有效的技术解决方案。

发明内容

本申请实施例的目的在于提供一种LDO装置及存储设备，可以避免因为走线过长而导致较远距离处的驱动电压不足，从而可以保证对大面积存储模组进行均匀供电。

第一方面，本申请实施例提供了一种LDO装置，用于给存储模组提供驱动电流，所述存储模组包括多条相互连接的供电走线以及多个存储单元，每一所述存储单元与所述供电走线电连接；所述LDO装置包括：

多个第一电流镜，每一所述第一电流镜的输出端与所述供电走线上的馈电点连接以输出驱动电流给所述存储模组；

一运放控制电路，其包括一电压检测端以及电流输出端，所述电压检测端与所述供电走线连接以获取所述存储模组的电压信息，所述运放控制电路用于根据所述电压信息输出负驱动电流至每一所述第一电流镜的控制端，以控制所述第一电流镜输出给所述馈电点的第一电流的大小，进而调节所述存储模组的电压。

本申请实施例通过采用输出负驱动电流给每一第一电流镜从而调整第一电流镜输出给馈电点的第一电流的大小，进而调整存储模组的电压，由于采用的是电流驱动，不会因为走线过长而导致较远距离处的驱动电压不足，从而可以保证对大面积存储模组进行均匀供电。

可选地，在本申请实施例所述的LDO装置中，所述运放控制电路包括：

一误差放大模块，其与所述供电走线连接以获取所述电压信息并根据所述电压信息以及预设参考电压输出一驱动电压；

一缓冲驱动模块，其与所述误差放大模块连接以获取所述驱动电压，并根据所述驱动电压分别输出所述负驱动电流至每一所述第一电流镜。

本申请实施例通过采用误差放大模块对存储模组的电压波动进行放大，可以提高对第一电流镜输出给馈电点的第一电流调整的灵敏度。

可选地，在本申请实施例所述的LDO装置中，所述缓冲驱动模块包括：

多个缓冲驱动单元，每一所述缓冲驱动单元均与所述误差放大模块连接以获取所述驱动电压，所述多个缓冲驱动单元与所述多个第一电流镜一一对应地连接，每一所述缓冲驱动单元用于根据所述驱动电压输出所述负驱动电流至对应所述第一电流镜。

可选地，在本申请实施例所述的LDO装置中，每一所述缓冲驱动单元均包括：

一缓冲管，其控制端与所述缓冲驱动模块连接，其输入端与所述第一电流镜的控制端连接，其输出端接地；所述缓冲管用于根据所述驱动电压向所述第一电流镜的控制端输出对应的负驱动电流，以控制所述第一电流镜输出给所述馈电点的电流大小。

可选地，在本申请实施例所述的LDO装置中，所述缓冲管为PMOS管或者PNP型三极管。

可选地，在本申请实施例所述的LDO装置中，所述缓冲驱动模块还包括：

第一偏置电流源，其用于输出第一偏置电流；

每一所述缓冲驱动单元还包括：

第二偏置电流源，其输出端与所述缓冲管的输入端连接，以输出第二偏置电流给所述缓冲管的输入端；

第一镜像单元，其与所述第一偏置电流源连接以用于复制所述第一偏置电流，所述第一镜像单元的输入端与所述缓冲管的输出端连接，所述第一镜像单元的输出端接地。

本申请实施例通过一个偏置电流源来给多个缓冲驱动单元提供偏置电流，可以减少元器件数量，降低成本。

可选地，在本申请实施例所述的LDO装置中，每一所述缓冲驱动单元还包括：

反馈MOS管，其漏极与所述缓冲管的输入端连接，其栅极与所述第一镜像单元和所述缓冲管的公共节点连接，其源极接地。

本申请实施例通过采用该反馈MOS管来形成该缓冲管的并联反馈电路，反馈MOS管与该缓冲管的等效输出阻抗Rruff随着负载电流的增大而减小，由于输出电流范围变化很大，从轻载时的1毫安级别到几个安培级别，能保证频率极点在重载时依然在环路带宽外，以保证环路稳定性。

可选地，在本申请实施例所述的LDO装置中，所述缓冲驱动模块还包括：

第二镜像单元，其与所述第一电流镜连接并以第一预设比例复制所述第一电流镜输出给所述供电走线的第一电流，以输出第二电流；

所述第一偏置电流源包括第一偏置电流产生单元以及第一偏置单元，所述第一偏置电流产生单元以及所述第二镜像单元与所述第一偏置电流产生单元的输入端连接，所述第一偏置电流产生单元用于输出第三电流，所述第一偏置电流产生单元的输出端与每一所述缓冲驱动单元的第一镜像单元连接；所述第一偏置电流等于所述第二电流与所述第三电流的和。

本申请实施例通过在提供给每一缓冲驱动单元的缓冲管的偏置电流中引入预设比例的第一电流镜输出的第一电流，从而形成对该缓冲管的负驱动电流的调节作用。

可选地，在本申请实施例所述的LDO装置中，所述误差放大模块包括：

一电压检测单元，其一端与所述供电走线连接以采集所述电压信息；

一误差放大单元，其与所述电压检测单元连接以用于根据所述电压信息输出对应的驱动电压给所述缓冲驱动模块。

可选地，在本申请实施例所述的LDO装置中，所述误差放大单元包括第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管以及第十MOS管；其中，第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管为PMOS管，该第七MOS管、第八MOS管、第九MOS管以及第十MOS管为NMOS管；

该第二MOS管的栅极、第三MOS管的栅极、第四MOS管的栅极连接以接入预设偏置电流；该第二MOS管的漏极、该第五MOS管的源极以及该第六MOS管的源极连接，该第五MOS管的栅极接入预设参考电压，该第六MOS管的栅极与该电压检测单元以接入采集的电压信息；该第二MOS管、第三MOS管、第四MOS管的源极连接并接入预设供电电压；该第七MOS管、第八MOS管的栅极连接并接入第一预设偏置电压，第九MOS管以及第十MOS管的栅极连接并接入第二预设偏置电压；该第七MOS管的漏极与该第三MOS管的漏极连接，该第八MOS管的漏极与该第四MOS管的漏极连接并以该连接节点为该误差放大单元的输出端，以输出驱动电压给缓冲驱动模块；该第七MOS管的源极、该第六MOS管的漏极以及该第九MOS管的漏极连接，该第五MOS管的漏极、该第八MOS管的源极以及该第十MOS管的漏极连接；该第五MOS管的漏极、该第八MOS管的源极以及该第十MOS管的漏极的公共节点与该电压检测单元连接。

可选地，在本申请实施例所述的LDO装置中，所述误差放大模块包括一第三偏置电流源，所述第三偏置电流源包括第一MOS管以及第三电阻，所述第一MOS管的源极接入预设供电电压，所述第一MOS管的漏极、栅极以及所述第三电阻的一端连接；所述第一MOS管的漏极、栅极以及所述第三电阻分别与所述第二MOS管、第三MOS管、第四MOS管的栅极连接。

可选地，在本申请实施例所述的LDO装置中，所述误差放大模块还包括：

第一补偿电容，所述第一补偿电容的一端与所述供电走线连接，所述第一补偿电容的另一端与所述第八MOS管以及所述第九MOS管的公共节点连接。

可选地，在本申请实施例所述的LDO装置中，所述电压检测单元包括第一电阻以及第二电阻，所述第一电阻的一端与所述供电走线连接，所述第一电阻的另一端与所述第二电阻的一端连接，所述第二电阻的另一端接地，所述第一电阻以及第二电阻的公共节点与所述第六MOS管的栅极连接。

可选地，在本申请实施例所述的LDO装置中，所述误差放大模块还包括：

第二补偿电容，所述第二补偿电容的一端与所述第一电阻以及第二电阻的公共节点连接，所述第二补偿电容的另一端与所述供电走线连接。

第二方面，本申请实施例还提供了一种存储设备，包括存储模组以及LDO装置，所述LDO装置为上述任一项所述的LDO装置。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的LDO装置的第一种结构示意图。

图2为本申请实施例提供的LDO装置的第二种结构示意图。

图3为本申请实施例提供的LDO装置的第三种结构示意图。

图4为本申请实施例提供的LDO装置的运放控制电路的结构示意图。

图5为本申请实施例提供的LDO装置的环路在重载和轻载下的波特图。

图6为本申请实施例提供的LDO装置的开环增益随负载电流的变化的关系图。

图7为本申请实施例提供的LDO装置的环路相位裕度随负载电流的变化的关系图。

图8为本申请实施例提供的存储设备的结构示意图。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参照图1，图1是本申请一些实施例中的一种LDO装置的结构示意图。该LDO装置100用于给存储模组200提供驱动电流，该存储模组200包括多条相互连接的供电走线21以及多个存储单元22，每一存储单元22与供电走线21电连接。该LDO装置100包括：一运放控制电路11以及多个第一电流镜12。

其中，每一第一电流镜12的输出端与供电走线21上的馈电点连接以输出驱动电流给存储模组200；该运放控制电路包括一电压检测端以及电流输出端，电压检测端与供电走线21连接以获取存储模组200的电压信息，运放控制电路11用于根据电压信息输出负驱动电流至每一第一电流镜12的控制端，以控制第一电流镜12输出给对应馈电点的第一电流的大小，进而调节存储模组200的电压。

本申请实施例通过采用输出负驱动电流给每一第一电流镜从而调整第一电流镜输出给馈电点的第一电流的大小，进而调整存储模组的电压，由于采用的是电流驱动，不会因为走线过长而导致较远距离处的驱动电压不足，从而可以保证对大面积存储模组进行均匀供电。

其中，请同时参照图2，该运放控制电路11包括一误差放大模块111以及一缓冲驱动模块112。该误差放大模块111与供电走线21连接以获取电压信息并根据电压信息以及预设参考电压输出一驱动电压；该缓冲驱动模块112与误差放大模块111连接以获取该驱动电压，并根据该驱动电压分别输出一个负驱动电流至每一个第一电流镜12。

具体地，请同时参照图4，该误差放大模块111包括误差放大单元1111、第三偏置电流源1112、第一偏置电压源1113、第二偏置电压源1114、电压检测单元1115。第三偏置电流源1112、第一偏置电压源1113、第二偏置电压源1114分别与该误差放大单元1111连接，第三偏置电流源1112用于给误差放大单元1111提供预设偏置电流，该第一偏置电压源1113、第二偏置电压源1114分别用于给误差放大单元1111提供预设偏置电压。电压检测单元1115一端与该误差放大单元1111，另一端与该供电走线21电连接，以将采集的电压信息传递给该误差放大单元1111。

具体地，该误差放大单元1111为折叠共源共栅误差放大器。该误差放大单元1111包括：第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9以及第十MOS管M10。其中，第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6为PMOS管，该第七MOS管M7、第八MOS管M8、第九MOS管M9以及第十MOS管M10为NMOS管。

其中，该第二MOS管M2的栅极、第三MOS管M3的栅极、第四MOS管M4的栅极连接并与该第三偏置电流源1112连接，以接入预设偏置电流。该第二MOS管M2的漏极、该第五MOS管M5的源极以及该第六MOS管M6的源极连接，该第五MOS管M5的栅极接入预设参考电压Vref，该第六MOS管M6的栅极与该电压检测单元1115以接入采集的电压信息。该第二MOS管M2、第三MOS管M3、第四MOS管M4的源极连接并接入预设供电电压Vin。该第七MOS管M7、第八MOS管M8的栅极连接并与该第一偏置电压源1113连接以接入第一预设偏置电压，第九MOS管M9以及第十MOS管M10的栅极连接并与该第二偏置电压源1114以接入第二预设偏置电压。该第七MOS管M7的漏极与该第三MOS管M3的漏极连接，该第八MOS管M8的漏极与该第四MOS管的漏极连接并以该连接节点为该误差放大单元1111的输出端，以输出驱动电压给缓冲驱动模块112。该第七MOS管M7的源极、该第六MOS管M6的漏极以及该第九MOS管M9的漏极连接，该第五MOS管M5的漏极、该第八MOS管M8的源极以及该第十MOS管M10的漏极连接。该第五MOS管M5的漏极、该第八MOS管M8的源极以及该第十MOS管M10的漏极的公共节点与该电压检测单元1115连接。

其中，在一些实施例中，该第三偏置电流源1112包括第一MOS管M1以及第三电阻R3，该第一MOS管M1为PMOS管。该第一MOS管M1的源极与该第二MOS管M2的漏极、该第五MOS管M5的源极以及该第六MOS管M6的源极连接以接入该预设供电电压Vin。该第一MOS管M1的漏极与栅极以及该第三电阻R3的一端连接，该第三电阻R3的另一端接地，该第一MOS管M1的漏极与栅极以及该第三电阻R3的公共节点作为该第三偏置电流源1112的偏置电流输出节点，其与该第二MOS管M2、第三MOS管M3、第四MOS管M4的栅极连接。

其中，该电压检测单元1115包括第一电阻R1以及第二电阻R2，该第一电阻R1的一端与该供电走线连接，该第一电阻R1的另一端与该第二电阻R2的一端连接，该第二电阻R2的另一端接地。该第一电阻R1以及该第二电阻R2的公共节点与该误差放大单元1111连接，也即是与该第六MOS管M6的栅极连接。该电压检测单元1115还可以采用其他常见的电压采样电路。

可以理解地，在一些实施例中，该误差放大模块111还包括第一补偿电容C1以及第二补偿电容C2。其中，该第一补偿电容C1的一端与该误差放大单元1111连接，也即是与该第五MOS管M5的漏极、该第八MOS管M8的源极以及该第十MOS管M10的漏极的公共节点连接。该第一补偿电容C1的另一端与供电走线连接。该第二补偿电容C2的一端与该第一电阻R1以及第二电阻R2的公共节点连接，该第二补偿电容C2的另一端与该供电走线连接。其中，第一补偿电容C1以及第二补偿电容C2可以保证环路稳定性，第一补偿电容C可以提供快速响应通路，提高电路瞬态响应能力。

其中，请参照图3以及图4，该缓冲驱动模块112包括多个缓冲驱动单元1121、一第一偏置电流源1122、一第二镜像单元1123。其中，该第二镜像单元1123与一第一电流镜12以及该第一偏置电流源1122连接。

具体地，该第二镜像单元1123用于以预设比例复制该第一电流镜12输出给该供电走线的第一电流，并输出第二电流给第一偏置电流源1122。该第一偏置电流源1122包括第一偏置电流产生单元Ib1以及第一偏置单元11221。该第一偏置电流产生单元Ib1用于生成第三电流，并将该第三电流输出给第一偏置单元11221，第一偏置单元11221用于根据该第三电流以及该第二电流产生第一偏置电流并输出第一偏置电流给每一缓冲驱动单元1121。第一偏置电流为第二电流以及第三电流的和。

当然，可以理解地，该第二镜像单元1123并非必不可少地，可以不采用该第二镜像单元，该第一偏置电流源1122直接给每一缓冲驱动单元1121提供偏置电流。

其中，该第一偏置单元11221包括第十二MOS管M12，该第十二MOS管M12为NMOS管。

具体地，该缓冲驱动单元1121包括一缓冲管M13、第二偏置电流源Ib2、第一镜像单元M14以及反馈MOS管M15。

其中，该缓冲管M13的控制端与误差放大模块111的输出端连接，也即是与该第四MOS管M4以及第八MOS管M8的公共节点连接。该缓冲管M13的输入端与对应第一电流镜10的控制端连接，该缓冲管M13的输出端与该第一镜像单元M14的输入端连接，该第一镜像单元M14的输出端接地。该第一镜像单元M14的控制端与该第一偏置单元11221连接，以复制该第一偏置单元11221的电流，从而使得该一个第一偏置单元11221给多个缓冲驱动单元1121提供偏置电流。该反馈MOS管M15的漏极与对应第一电流镜10的控制端及该缓冲管M13的公共节点连接，该反馈MOS管M15的源极接地，该反馈MOS管M15的栅极与该缓冲MOS管M13与该第一镜像单元M14的公共节点连接。

可以理解地，第一镜像单元M14并非必不可少，在一些实施例中，该第一镜像单元M14不存在时，该缓冲管M13的输出端直接接地。

其中，该缓冲管M13为PMOS管或者PNP型三极管。该第一镜像单元M14为NMOS管。反馈MOS管M15为NMOS管，以用于形成该缓冲管M13的并联反馈电路。反馈MOS管M15与该缓冲管M13的等效输出阻抗Rruff随着负载电流的增大而减小，由于输出电流范围变化很大，从轻载时的1毫安级别到几个安培级别，能保证频率极点在重载时依然在环路带宽外(重载时的环路带宽大于轻载时环路带宽)，以保证环路稳定性。

其中，反馈MOS管M15与该缓冲管M13的等效输出阻抗Rruff≈1/(g_M13＊g_M15＊r_M15)，其中该g_M13为缓冲管M13的导纳，g_M15为反馈MOS管M15的导纳，r_M15为反馈MOS管M15的内阻。

请继续参照图4，每一第一电流镜12包括第十六MOS管M16以及第十七MOS管M17，其中，该第十六MOS管M16以及第十七MOS管M17的源极连接并接入预设供电电压Vin。该第十六MOS管M16以及第十七MOS管M17均为PMOS管。该第十六MOS管M16的栅极、第十七MOS管M17的栅极以及该第十六MOS管M16的漏极连接，且该连接节点与对应的缓冲驱动单元1121连接，也即是该缓冲管M13的源极连接，以接收该缓冲管M13的负驱动电流。当然，该负驱动电流只是为了描述该电流方向，该电流方向为该第十六MOS管M16的栅极、第十七MOS管M17的栅极以及该第十六MOS管M16的公共节点流向该缓冲管M13。

可以理解地，在一些实施例中，该第一电流镜12还可以采用其他结构的电流镜，例如，共源共栅电流镜。

其中，在本实施例中，该负驱动电流只是为了描述该电流方向，该电流方向为该第十六MOS管M16的栅极、第十七MOS管M17的栅极以及该第十六MOS管M16的公共节点流出的电流Iout2与该M17的漏极流向该供电走线的第一电流Iout1。该第二偏置电流源Ib2流出的电流为I2。而同样地，该第二镜像单元1123复制的该第一电流Iout1的比值0.5：100，也即是该第二镜像单元1123流向该第一偏置单元11221的电流为0.05Iout1，而第一偏置电流产生单元Ib1流给该第一偏置单元11221的电流为I1，而每一输出缓冲单元的第一镜像单元从该第一偏置单元11221复制的电流为0.05Iout1+I1；因此，该第一镜像单元的源极流向地的电流为0.05Iout1+I1，而反馈MOS管的源极流向地的电流为I3。因此，通过在提供给每一缓冲驱动单元的缓冲管的偏置电流中引入预设比例的第一电流镜输出的第一电流，从而形成对该缓冲管的负驱动电流的调节作用。

该LDO装置的开环传输函数为：H(s)≈A_dc(1+s/p_z1)(1+s/p_z2)/K；其中，K＝(1+s/p_d)(1+s/p_out)(1+s/p₃)(1+s/p_g)；其中，A_dc为开环直流增益，p_d为运放输出端频率极点，p_out为LDO装置输出负载处频率极点，这两个频率极点为两个主要极点；p_g为缓冲管M13的输出频率极点，通过该反馈MOS管M15的并联反馈效应将该缓冲管M13的输出频率极点推至带宽外，因此可忽略。p_z1为第一补偿电容C1提供的主要补偿零点，p₃与p_z2为电压检测单元1115处的零极点对，在带宽附近，p_z1、p_z2、p₃具有一定的补偿作用。

该LDO装置的整个环路的稳定性主要由以上的极点以及零点影响，由于负载电流范围从几毫安到几安培变化，p_out可能成为主极点，环路在重载和轻载下的波特图如图5所示，其增益、相位裕度与负载的变化如图6和图7所示，p_z1为第一补偿电容C1提供的主要补偿零点，能够在整个负载变化范围内，保证环路的稳定性。

请参照图8，图8是本申请一些实施例中的存储设备的结构示意图。该存储设备包括LDO装置100以及存储模组200。该LDO装置100为上述任意实施例中的LDO装置。存储模组200包括多条相互连接的供电走线21以及多个存储单元22，每一存储单元22与供电走线21电连接。

具体地，该多条供电走线21呈纵横交错连接，以界定出多个网格，每一网格中设置一个存储单元22。该LDO装置100的多个第一电流镜12均匀分布在该网格状的供电走线21的两相对侧上，多个第一电流镜12在同一侧上的馈电点均匀间隔排布。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种LDO装置，用于给存储模组提供驱动电流，所述存储模组包括多条相互连接的供电走线以及多个存储单元，每一所述存储单元与所述供电走线电连接；其特征在于，所述LDO装置包括：

多个第一电流镜，每一所述第一电流镜的输出端与所述供电走线上的馈电点连接以输出驱动电流给所述存储模组；

一运放控制电路，其包括一电压检测端以及电流输出端，所述电压检测端与所述供电走线连接以获取所述存储模组的电压信息，所述运放控制电路用于根据所述电压信息输出负驱动电流至每一所述第一电流镜的控制端，以控制所述第一电流镜输出给所述馈电点的第一电流的大小，进而调节所述存储模组的电压。

2.根据权利要求1所述的LDO装置，其特征在于，所述运放控制电路包括：

一误差放大模块，其与所述供电走线连接以获取所述电压信息并根据所述电压信息以及预设参考电压输出一驱动电压；

一缓冲驱动模块，其与所述误差放大模块连接以获取所述驱动电压，并根据所述驱动电压分别输出所述负驱动电流至每一所述第一电流镜。

3.根据权利要求2所述的LDO装置，其特征在于，所述缓冲驱动模块包括：

多个缓冲驱动单元，每一所述缓冲驱动单元均与所述误差放大模块连接以获取所述驱动电压，所述多个缓冲驱动单元与所述多个第一电流镜一一对应地连接，每一所述缓冲驱动单元用于根据所述驱动电压输出所述负驱动电流至对应所述第一电流镜。

4.根据权利要求3所述的LDO装置，其特征在于，每一所述缓冲驱动单元均包括：

一缓冲管，其控制端与所述缓冲驱动模块连接，其输入端与所述第一电流镜的控制端连接，其输出端接地；所述缓冲管用于根据所述驱动电压向所述第一电流镜的控制端输出对应的负驱动电流，以控制所述第一电流镜输出给所述馈电点的电流大小。

5.根据权利要求4所述的LDO装置，其特征在于，所述缓冲管为PMOS管或者PNP型三极管。

6.根据权利要求4或5所述的LDO装置，其特征在于，所述缓冲驱动模块还包括：

第一偏置电流源，其用于输出第一偏置电流；

每一所述缓冲驱动单元还包括：

第二偏置电流源，其输出端与所述缓冲管的输入端连接，以输出第二偏置电流给所述缓冲管的输入端；

第一镜像单元，其与所述第一偏置电流源连接以用于复制所述第一偏置电流，所述第一镜像单元的输入端与所述缓冲管的输出端连接，所述第一镜像单元的输出端接地。

7.根据权利要求6所述的LDO装置，其特征在于，每一所述缓冲驱动单元还包括：

反馈MOS管，其漏极与所述缓冲管的输入端连接，其栅极与所述第一镜像单元和所述缓冲管的公共节点连接，其源极接地。

8.根据权利要求6所述的LDO装置，其特征在于，所述缓冲驱动模块还包括：

第二镜像单元，其与所述第一电流镜连接并以第一预设比例复制所述第一电流镜输出给所述供电走线的第一电流，以输出第二电流；

所述第一偏置电流源包括第一偏置电流产生单元以及第一偏置单元，所述第一偏置电流产生单元以及所述第二镜像单元与所述第一偏置电流产生单元的输入端连接，所述第一偏置电流产生单元用于输出第三电流，所述第一偏置电流产生单元的输出端与每一所述缓冲驱动单元的第一镜像单元连接；所述第一偏置电流等于所述第二电流与所述第三电流的和。

9.根据权利要求2－5任一项所述的LDO装置，其特征在于，所述误差放大模块包括：

一电压检测单元，其一端与所述供电走线连接以采集所述电压信息；

一误差放大单元，其与所述电压检测单元连接以用于根据所述电压信息输出对应的驱动电压给所述缓冲驱动模块。

10.根据权利要求9所述的LDO装置，其特征在于，所述误差放大单元包括第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管以及第十MOS管；其中，第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管为PMOS管，该第七MOS管、第八MOS管、第九MOS管以及第十MOS管为NMOS管；

该第二MOS管的栅极、第三MOS管的栅极、第四MOS管的栅极连接以接入预设偏置电流；该第二MOS管的漏极、该第五MOS管的源极以及该第六MOS管的源极连接，该第五MOS管的栅极接入预设参考电压，该第六MOS管的栅极与该电压检测单元以接入采集的电压信息；该第二MOS管、第三MOS管、第四MOS管的源极连接并接入预设供电电压；该第七MOS管、第八MOS管的栅极连接并接入第一预设偏置电压，第九MOS管以及第十MOS管的栅极连接并接入第二预设偏置电压；该第七MOS管的漏极与该第三MOS管的漏极连接，该第八MOS管的漏极与该第四MOS管的漏极连接并以第八MOS管的漏极与该第四MOS管的漏极的连接节点为该误差放大单元的输出端，以输出驱动电压给缓冲驱动模块；该第七MOS管的源极、该第六MOS管的漏极以及该第九MOS管的漏极连接，该第五MOS管的漏极、该第八MOS管的源极以及该第十MOS管的漏极连接；该第五MOS管的漏极、该第八MOS管的源极以及该第十MOS管的漏极的公共节点与该电压检测单元连接。

11.根据权利要求10所述的LDO装置，其特征在于，所述误差放大模块包括一第三偏置电流源，所述第三偏置电流源包括第一MOS管以及第三电阻，所述第一MOS管的源极接入预设供电电压，所述第一MOS管的漏极、栅极以及所述第三电阻的一端连接；所述第一MOS管的漏极、栅极以及所述第三电阻分别与所述第二MOS管、第三MOS管、第四MOS管的栅极连接。

12.根据权利要求10所述的LDO装置，其特征在于，所述误差放大模块还包括：

第一补偿电容，所述第一补偿电容的一端与所述供电走线连接，所述第一补偿电容的另一端与所述第八MOS管以及所述第九MOS管的公共节点连接。

13.根据权利要求10所述的LDO装置，其特征在于，所述电压检测单元包括第一电阻以及第二电阻，所述第一电阻的一端与所述供电走线连接，所述第一电阻的另一端与所述第二电阻的一端连接，所述第二电阻的另一端接地，所述第一电阻以及第二电阻的公共节点与所述第六MOS管的栅极连接。

14.根据权利要求13所述的LDO装置，其特征在于，所述误差放大模块还包括：

第二补偿电容，所述第二补偿电容的一端与所述第一电阻以及第二电阻的公共节点连接，所述第二补偿电容的另一端与所述供电走线连接。

15.一种存储设备，其特征在于，包括存储模组以及LDO装置，所述LDO装置为权利要求1－14任一项所述的LDO装置。

Images