JPS60251414A - 改良形バンドギヤツプ電圧基準回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は、一般にバンドギャップ電圧基準方式と呼ば
れる種類の電圧調整器回路に、更に詳しくは、開ループ
利得が高く、負荷電流の変動に対する感度が低（、且つ
高い電圧値に調整することのできる改良形バンドギャッ
プ電圧基準回路に関する。

既知のバンドギャップ電圧基準回路には種々の欠点があ
る。それらの大部分は、集積回路で実現される場合全く
複雑であり、且つ半導体ダイ面積の多（の部分を占める
。従来のバンドギャップ電圧基準回路のあるものは十分
な電圧利得を持たず、且つその電圧基準回路によって負
荷回路に供給されなければならない「負荷電流」の変動
に過度に敏感である。従来のバンドギャップ電圧基準回
路のあるものは特定の基準電圧だけを発生することがで
き、且つより高い増大された、温度に依存しない基準電
圧を発生するように調整することができない。

出願人が知っている最も近い従来技術は共同発明者ヘン
リー（Ｈｅｎｒｙ）により開発されたバンドギャップ電
圧基準回路であって、この回路はこの発明と同じ「利得
セル」すなわち「バンドギャップセル」を利用しており
、回路の出力からこの利得セルに正帰還を施している。

この正帰還はＮＰＮエミッタホロワ出力トランジスタと
ＮＰＮ）ランジスタからなっていて、このＮＰＮ）ラン
ジスタのエミッタ＆家エミッタホロワ出力トランジスタ
のベースに接続され、それのコレクタは利得セルのバイ
アス電流を与える電流ミラー回路に接続され、且つそれ
のベースはバンドギャップセルの差動入力対を構成する
ＮＰＮトランジスタの負荷素子を構成するＰＮＰトラン
ジスタのエミッタに接続されている。エミッタホロワ出
力トランジスタによりバンドギャップセルのＮＰＮ差動
入カトランジスタ対の入力オフセット電圧が第１抵抗の
両端間に発生される。第２抵抗が第１抵抗と直列に接続
されており、第１抵抗および第２抵抗の比は第１抵抗に
発生される電圧の正の温度係数がそれらと直列に接続さ
れたダイオードの負の温度係数を相殺するように調整さ
れている。このバンドギャップ基準電圧回路のＮＰＮ出
力トランジスタのエミッタから見たインピーダンスは非
常に低く、第１抵抗及び第２抵抗の和に実質上等しい。

バンドギャップセルのバイアス電流は温度に依存する電
流によって確立されている。このために、利得セルの入
力オフセット電圧が、従ってこのバンドギャップ電圧基
準回路により発生される基準電圧が温度と共に変化する
ことになる。

この低入力インピーダンスはこの回路により発生された
バンドギャップ電圧の有効な増大を阻止する。

要するに、過度に複雑でなく、通常の集積回路工程によ
って容易に実現されることができ、高い出力インピーダ
ンス、高い利得を持ち、バンドギャップセルの差動入力
対の入力オフセット電圧から発生、されたバンドギャッ
プ電圧から増大された温度に無関係の出力電圧を有し、
且つ従前のバンドギャップ電圧基準回路よりもはるかに
負荷電流の変動に依存しない改良形バンドギャップ基準
電圧回路に対する要求が存続している。

発明の要約 従って、この発明の目的は、従来のバンドギャップ電圧
基準回路よりも高い利得を持った改良形バンドギャップ
電圧基準回路を与えることである。

この発明の別の目的は、負荷電流の変化による誤差を避
けた改良形バンドギャップ電圧基準回路を与えることで
ある。

この発明の別の目的は、連続した増大出力電圧のいずれ
にも調整され得る、非常に低い温度係数を持った基準電
圧を発生する改良形バンドギャップ電圧基準回路を与え
ることである。

この発明の別の目的は、従来のバンドギャップ電圧基準
回路よりも一層電源の変動に無関係な改良形バンドギャ
ップ電圧基準回路を与えることである。

この発明の別の目的は、従来のバンドギャップ電圧基準
回路のものに比べて複雑性を著しく増大させることなく
前述の諸利点を呈する改良形バンドギャップ電圧基準回
路を与えることである。

この発明の別の目的は、電力を供給する高低両電源導線
電圧の間の広範囲にお〜・て、温度に無関係な増大基準
電圧レベルを発生することのできる改良形バンドギャッ
プ電圧基準回路を与えることである。

この発明をその一実施例に従って簡単に述べれば、この
発明は、差動入力オフセット電圧が加えられる一対の差
動入力端子のあるバンドギャップセルを備えた改良形バ
ンドギャップ電圧基準回路を与えるものであって、差動
入力オフセット電圧における歩進的誤差はバンドギャッ
プセルの利得によって増幅される。結果として生じるバ
ンドギャップセルの出力はエミッタホロワ回路部に加え
られて、バンドギャップセルの外部にある第１及び第２
の抵抗を通して帰還電流を導くことによって印加差分入
力オフセット電圧の補正を行うが、この両抵抗の比はバ
ンドギャップセルによって発生されたバンドギャップ電
圧の所定の温度係数を発生するよ５ｍ調整されている。

バンドギャップセルの出力はブートストラップ回路に接
続されており、この回路はバンドギャップセルに極めて
高い出力インピーダンスをもたらして、バンドギャップ
セルの利得が非常に高いことを確保している。バンドギ
ャップセルによって発生された歩進的出力信号は利得１
のホロワ又はバッファ回路部に入力されて第１及び第２
の抵抗を通る帰還電流を与え、且つ又バンドギャップ電
圧が発生される第３抵抗を通し且つ第４抵抗を通して別
の帰還電流を発生するが、バンドギャップ電圧はこの第
４抵抗によって、第３抵抗及び第４抵抗の比により決定
される一層高い値まで増大される。

この発明のこの実施例においては、バンドギャップセル
は第１及び第２のＮＰＮトランジスタ並びに第１及び第
２のＰＮＰ　）ランジスタからなっている。第１及び第
２のトランジスタのエミッタは互いに接続され、又、第
１及び第２のトランジスタに対してそれぞれ負荷素子と
して機能する第１及び第２のＰＮＰ　）ランジスタのエ
ミッタはやはり互いに接続されている。第１及び第２の
ＰＮＰ　）ランジスタのベースは互いに接続され且つ又
第２のＰＮＰ　）ランジスタのコレクタに接続されてい
る。ＮＰＮ電流ミラー回路は二つのＮ’ＰＮ電流源トラ
ンジスタからなっているｇ第１ＮＰＮ電流源トランジス
タのコレクタはバンドギャップセルの第１及び第２ＯＮ
ＰＮトランジスタの共通エミッタに接続されている。第
２ＮＰＮ電流源トランジスタのコレクタは第３のＰＮＰ
　）ランジスタのコレクタに接続されており、この第２
ＰＮＰ）ランジスタはエミッタが第１及び第２のＰＮＰ
　）ランジスタのエミッタに接続され且つベースがバン
ドギャップセルの第１ＮＰＮ）ランジスタのコレクタに
接続されている。第１の抵抗はバンドギャップセルの第
１及び第２ＯＮＰＮ）ランジスタの両ペース間に接続さ
れ且つ又第２の抵抗と直列に且つＮＰＮ電流ミラー回路
を制御するダイオード接続のＮＰＮ）ランジスタと直列
に接続されている。第１．第２及び第３のＰＮＰトラン
ジスタのエミッタは第４のＰＮＰ　）ランジスタのベー
スに接続されており、この第４　ＰＮＰトランジスタは
コレクタが接地に接続され且つエミッタが第３ＯＮＰＮ
）ランジスタのベースに接続されている。第３ＮＰＮ）
ランジスタはエミッタホロワとして接続されていて、接
地と第３ＮＰＮ）ランジスタのエミッタとの間には第３
及び第４の直列接続の抵抗が接続されている。第３抵抗
と第４抵抗との接続点は第４ＯＮＰＮ）ランジスタのベ
ースに接続されている。

第４ＰＮＰ）ランジスタ並びに第３及び第４ＯＮＰＮ）
ランジスタは、バンドギャップ電圧基準回路が動作する
ときに第１抵抗の両端間にバンドギャップセルの第１及
び第２ＯＮＰＮ）　ランジスタの差分オフセットに等し
い電圧を発生させる帰還回路に含まれている。電流はＰ
ＮＰ電流ミラー回路に対する制御素子として機能するダ
イオード接続のＰＮＰ　）ランジスタを通してｇ３ＰＮ
Ｐ）ランジスタのエミッタとバンドギャップセルとに供
給され、この電流ミラー回路の第１のＰＮＰ電流源トラ
ンジスタは第４ＰＮＰ　）ランジスタのエミッタ、第３
ＮＰＮ）ランジスタのベース、及び第４ＮＰＮトランジ
スタのコレクタに接続されている。ＰＮＰ電流ミラー回
路の第２のＰＮＰ電流源トランジスタは第５ＯＮＰＮ）
ランジスタに給電し、この第５ＮＰＮｌランジスタのエ
ミッタは第１ＮＰＮ電流ミラー回路の第２ＮＰＮ）ラン
ジスタに接続されている。第５ＮＰＮ）ランジスタのコ
レクタはダイオード接続のＰＮＰ）ランジスタと直列に
接続されたＰＮＰ　）ランジスタのベースを制御して、
バンドギャップセル及び第３　ＰＮＰトランジスタに給
電する電流の流れを制御する。

動作のさい、第１抵抗及び第２抵抗の比は第４ＮＰＮＩ
・ランジスタのベースに発生したバンドギャップ電圧の
温度係数を制御し、又第３抵抗と第４抵抗との比はバン
ドギャップ電圧を所定のレベルまで増大する。負荷電流
変動は第３ＮＰＮ）ランジスタのベータによって除算さ
れ且つ又第４ＰＮＰ）ランジスタのベータによって除算
されて実効上第３ＰＮＰ）ランジスタによって吸収され
るので、バンドギャップセルの第１及び第２ＯＮＰＮ）
ランジスタを構成する差動入力対の差動オフセット電圧
に実質上影響を及ぼさない。第４ＮＰＮ）ランジスタの
開放コレクタインピーダンスにより非常に高い開ループ
利得が保証され、そしてこの高い開ループ利得によって
所望の増大値を持った温度に依存しない出力電圧が第３
ＮＰＮ）ランジスタのエミッタに発生されることが確保
される。

発明の説明 今度は第１図について述べると、バンドギャップ電圧基
準回路５０には横方向ＰＮＰ）ランジスタ１があって、
これのエミッタは抵抗１９により正の電源電圧導線１８
に接続されている。

ＰＮＰ　）ランジスタ１のベースは導線２０に接続され
、且つそれのコレクタは導線２１に接続されている。第
２の横方向ＰＮＰ　）ランジスタ２はエミッタが抵抗２
２により正の電源電圧導線１８に接続され且つベースが
抵抗２３により導線２０に接続されている。ＰＮＰ　）
ランジスタ２のコレクタはそれのベースに接続されてい
る。第３の横方向ＰＮＰ　）ランジスタ３はエミッタが
抵抗２４によって正の電源導線１８に接続されている。

トランジスタ３０ベースは導線２０に接続され、且つそ
れのコレクタは導線部に接続されている。

トランジスタ２のコレクタ及びベースは横方向ＰＮＰ）
ランジスタ４のエミッタに接続され、且つトランジスタ
４０ベースは導線２１に接続されている。ＰＮＰ　）ラ
ンジスタ４のコレクタは導線２７に接続されている。Ｎ
ＰＮ）ランジスタ５はコレクタが導線２１に接続され且
つベースが導線２７に接続されている。トランジスタ５
のエミッタは導線２８に接続されている。

ＰＮＰ　トランジスタ６はエミッタが導線２７に接続さ
れ且つコレクタが導線２８に接続されている。ＰＮＰ　
）ランジスタロ０ベースは導線２９に接続されている。

トランジスタ７は横方向ＰＮＰトランジスタであって、
エミッタが導線２７に接続され且つコレクタが導線２９
に接続されている。１０ピコフアラドのコンデンサ３０
は導線２９と接地導体３１との間に接続されている。ト
ランジスタ７０ベースは別の横方向ＰＮＰ）ランジメタ
８０ベースに接続され、且つトランジスタ８のエミッタ
は導線２７に接続されている。ＰＮＰトランジスタ８の
コレクタはそれのベースに接続され、且つ又導線３２に
接続されている。

ＰＮＰ）ランジスタ９はベースが導線２７に接続され且
つエミッタが導線２６に接続されている。ＰＮＰ　）ラ
ンジスタ９のコレクタは接地導体３１に接続されている
。ＮＰＮ）ランジスタ１０はベースが導線２６に接続さ
れ、コレクタが正の電源電圧導線１８に接続され、且つ
エミッタが出力導線３３に接続されている。導線３３は
又抵抗３４の一方の端子に接続され、且つこの抵抗の他
方の端子は導線３５に接続されている。導線３５はＮＰ
Ｎ）ランジメタ１２０ベースに接続され、且つ又抵抗３
６によって接地導体３】に接続されている。はとんど温
度に関係しないバンドギャップ電圧ＶＢＧ　が導線３５
に現れ、且つ、増大された、はとんど温度に関係しない
出力電圧ｖｏＵＴが導線３３に現れる。

Ｎチャネル接合形電界効果トランジスタＪ１はゲート電
極が接地導体３１に接続されている。

それのソース端子は導線２８に接続され、且つそれのド
レイン端子は導線２１に接続されている。

ＰＮＰ　）ランジスタ１２はコレクタが導線かに、接続
され、且つエミッタが抵抗３８によりＮＰＮ）ランジメ
タ１３０ベースに接続されている。

ＮＰＮ）ランジスタ１３のコレクタは導線２９に接続さ
れ、且つそれのエミッタは導線３９に接続されている。

ＮＰＮ）ランジスタ１４はコレクタが導線３２に接続さ
れ且つベースが導線４０に接続されている。ＮＰＮ）ラ
ンジスタ１３及び１４は点線５２で包囲されたバンドギ
ャップセル５２の差動入力対を構成している。

抵抗４１は導線３７と４０との間に接続されている。抵
抗４２は導線４０と導線４３との間に接続されており、
且つこの導線４３はＮＰＮトランジスタ１７０ベースと
コレクタの両方に接続されている。ＮＰＮ）ランジスタ
１７のエミッタは接地導体３１に接続されている。ＮＰ
Ｎトランジスタ１６はコレクタが導線３９に接続され且
つベースが導線４３に接続されている。

ＮＰＮ）ランジスタ１６のエミッタは接地導体３１に接
続されている。ＮＰＮ）ランジスタ１５はコレクタが導
線３８に接続され且つエミッタが接地導体３１に接続さ
れている。

表１は第１図のバンドギャップ電圧回路５０における諸
抵抗の例示的値な示している。コンデンサ３０は１０ピ
コフアラドのキャパシタンスを持っている。

トランジスタ１４のエミッタはこの発明のこの実施例に
おいてはトランジスタ１３のエミッタの面積の１０倍を
持つように作られているが、この比率はおおよそ４から
２０までの実用的な値を持つことができる。トランジス
タ１７のエミッタはトランジスタ１６のエミッタの２倍
の面積を持っており、又トランジスタ１５のエミッタは
トランジスタ１６のエミッタの６倍の面積を持っている
。トランジスタ３のエミッタ面積はトランジスタ１及び
２のエミッタ面積の２倍であるが、この比率については
重要ではない。

トランジスタ１２及び１７のエミッタ面積はトランジス
タ】６のエミッタ面積の２倍であるが、トランジスタ１
２のエミッタ面積は少しも重要ではない。前述のエミツ
タ面積比に対する理由はバンドギャップ電圧基準回路５
ｏの動作が説明されるにつれて明らかになるであろう。

表　１ 抵　抗　オーム １９　３０００ ２２　３０００ ２３　２００ ２４　１５００ ３４　２５１６７ ３６　２．４７８４ ３８　１１８３ ４１　１１８３ ４２　２３６！５５ 動作のさい、Ｎチャネル接合形電界効果トランジスタ１
１は、ゲート電極が接地導体３１に接続されていて、オ
ンになるようにバイアスされているので、＋Ｖ電源導線
」８に最初に電力が加えられると、ＪＦＥＴｌｉのドレ
インは導線２１に接線されていて＋ＶＫ抵抗結合される
ので、ＰＮＰ）ランジスタ４のエミッタ・ベース接合前
はそれのエミッタ電圧が抵抗２２及びダイオード接続の
ＰＮＰ　）ランジスタ２を流れる電流によって上昇させ
られるために順方向バイアスを受ける。電源導線】８が
接地電位上約２ダイオードドロツプに達する時点までに
、ＰＮＰ）ランジスタ２を通る電流が反映される。

１１のこの初期値はＰＮＰ電流源トランジスタ１によっ
て「反映」されて電流■２の初期値を生じ、且つ又１１
の初期値はＰＮＰ　）ランジスタ３によって反映されて
■３の初期値を生じる。

トランジスタ４のコレクタ電流、すなわち工１は又導線
２７を荷電し始める。

電流■３は導線２６を荷電し始めて、ＮＰＮエミッタホ
ロワトランジスタ１０をオンにする。

ＮＰＮ）ランジスタ１０のエミッタを流れる電流工５は
抵抗３４及び３６を通って接地導体３１に流れて、ＮＰ
Ｎ）ランジスタ１２をオンにバイアスする。これにより
電流工９が抵抗Ｒ１及びＲ２並びにダイオード接続のト
ランジスタ１７を通って流れる。

ＮＰＮ）ランジスタ１６はＮＰＮ）ランジスタ１５．１
６及び１７からなる電流ミラー回路の二つの電流源トラ
ンジスタの一つであるので、電流■９が反映されて電流
Ｉ４及びＩＩＯが生じる。

一方、電流■２は導線２１を荷電し、且っ■２の一部分
は接合形電界効果トランジスタ１１のドレインに流れ込
み電流Ｉｌｌを生じる。“工１のほぼ半分はバンドギャ
ップセル５２を流れることによってＮＰＮ電流源トラン
ジスタ１６によって発生される電流■４を供給する。等
量の電流がＰＮＰ）ランジスタフ及び１３からなる経路
とトランジスタ８及び１４からなる経路とを通ってバン
ドギャップセル５２を流れる。

結局、種々の電流がその平衡値に接近するにつれて、導
線２６は１３によって十分に荷電されてＰＮＰ　）ラン
ジスタ９を順方向にバイアスする。表１に示された構成
部品の値に対する前述の電流の平衡値は下の表２に示さ
れている。

表　２ 電　流　マイクロアンペア エ　１　５０ 工　２　５０ Ｉ　３　１００ ■　４　２５ Ｉ　５　１００ 工　６　２０ 工　７　２５ ”Ｉ８　５０ 工　９　５０ １１０　７５ Ｉｌｌ　３０ 電流■９の大きさくすなわち、５０マイクロアンペア）
はＮＰＮバンドギャップセル・トランジスタ１３及び１
４０両ベース電極間のオフセット電圧によって決定され
るが、このオフセット電圧はＮ））Ｎ　）ランジスタ１
３のエミッタとこれの１０倍の大きさのＮＰＮ）ランジ
スタ１４のエミッタとに等しい電流が流されるために発
生されるものである。

上の表２に示されているように、５０マイクロアンペア
の電流工１のうちの２５マイクロアンペアだけがバンド
ギャップセル５２を流れる。

残りの２５マイクロアンペアはエフとしてＰＮＰトラン
ジスタ６を流れる。ＮＰＮ）ランジスタ５はＰＮＰトラ
ンジスタ６のコレクタ・ベース電圧を零ボルトの近くに
クランプして、Ｐ１’ＪＰトランジスタ７及び８のコレ
クタ・ベース電圧なＶ。ｕｔに無関係に整合させる。こ
のクランプ作用により実効上ＰＮＰ）ランジスタロのコ
レクタの電圧がＰＮＰトランジスタ６のエミッタ電圧に
「追従」させられるので、導線２９における場合電圧信
号は導線２７まで「二重プートストラップ」される。

ＮＰＮ）ランジスタ１２のエミッタ・ベース順方向バイ
アス電圧の温度係数は、ダイオード接続ＮＰＮ）ランジ
スタ１７の温度係数と同様に負である。抵抗４１及び４
２の比は、導線３５におけるバンドギャップ電圧■ＢＧ
　が実質１零の温度係数を持つように調整される。これ
は、抵抗４１に対する抵抗４２の比を用いて”−Ａｎ　
（１０）　の項の正の温度係数を１乗算」し、これを（
トランジスター２及び１７の）２　Ｖ　ＢＥの負の温度
係数に整合させることによって行われる。これら二つの
項を直列に組み合わせるとＶ　が零の温度係数を持つこ
とになる。

電流■９は、■ｇ＝（ｊ￥−！−Ａｎ　（１０）　）　
／　Ｒ１という式によって４少へれる。但し、１０はＮ
ＰＮ）ランジスタ、Ｊ及び１４のエミッタ面積の比であ
る。

抵抗３６の両端間に発生した定電圧ｖＢＧにより抵抗３
６に定電流ｖＢＧ／Ｒ３６が流される。

これが工５の値である。■ｏＵＴが式 により与えられることは容易に示され得る。

それゆえ、■ＯＵＴの値は、導線１８に加えられる選択
された電源電圧の制約内において、ＶＢｏから任意所望
の値に「増大」することができ、しかもとの■ｏＵＴは
、抵抗３４及び３６の比が温度に無関係であるので、温
度に無関係である。

ＰＮＰ　）ランジスタ９及びＮＰＮ　トランジスタ１０
は両方共エミッタホロワであるので、抵抗３４及び３６
の比が導線２６及び２７における直流電圧の値を決定す
ることに注意せよ。゛バンドギャップセル５２は、横方
向ＰＮＰ　）ランジスタロの動作と関連して、ＰＮＰ）
ランジスタ９に、必要とされる任意の電圧をＮＰＮトラ
ンジスタ１００ベースに加えさせて、電流工８に抵抗４
１０両端間に所要のオフセット電圧を発生するのに必要
なレベルを持たせるようにする。

ＮＰＮ）ランジメタ１３０ベースとＮＰＮ）ランジスタ
１２のエミッタとの間に接続された抵抗３８は、抵抗４
１を流れるトランジスタ】４のベース電流と抵抗３８を
流れるトランジスタｉ−３のベース電流との影響を等し
くするために、抵抗４１の値に等しい値を持っている。

バンドギャップセル５２の高ループ利得は、ＰＮＰエミ
ッタホロワトランジスタを設けたこと及び高コレクタイ
ンピーダンスのＮＰＮ）ランジスタ１２を設けたことと
相まって、第１図に示した回路に非常に高いループ利得
を与えることになる。この高ループ利得により、低い値
の補償コンデンサ３０に対してさえも安定な回路動作が
確保され、且つ又十分な出力電流駆動能力が確保されて
、バンドギャップ電圧ｖＢＧからの電圧Ｖ。ＵＴの増大
が正確に行われる。既述の回路構造は、ＮＰＮ）ランジ
スタ１２のエミッタから見た抵抗４１．４２及びダイオ
ード１７のインピーダンスが実効上トランジスタ１２の
ベータによって乗算されているので、導線３５において
比較的高い「入力Ｊインピーダンスを生ずる。

前述の高利得がバンドギャップセル５２のために達成さ
れる方法を理解するためには、利得が能動素子（すなわ
ち、ＮＰＮ）ランジスタ１３）の相互コンダクタンスｇ
ｍに接続点２９から見た実効負荷インピーダンスを掛け
たものに等しいことをまず理解するのが有効である。

技術に通じた者はこの関係を容易に認めるであろう。又
、ＰＮＰ　）ランジスタロ、７及び８並びにＮＰＮ　ト
ランジスタ５は常にオンであることに注意するのが有効
であろう。従って、導線２８．２９及び３２はすべて導
線２７より１ＶＢＥドロツプ下にある。

次にトランジスタ１３のＶＢＥに歩進的減少があると仮
定する。これは導線２９の電圧に増幅された増大を生じ
ることになる。しかし、導線２９は、導線２８及び３２
と同様に、導線２７の電圧より１■匪ドロツプ下にとど
まらなければならない。それゆえ、導線２９の電圧は、
導線２８及び３２の電圧と同様に、上昇する。導線２９
に接続された各素子（すなわち、ＰＮＰトランジスタ６
及び７）の電極はすべてＮＰＮトランジスタ１３に対し
て実効上負荷として機能しており、且つそれらの電極は
導線２９と同じ電圧過渡変化を受けるので、それらの素
子はＮＰＮ）ランジスタ１３のコレクタに対してほとん
ど無限大の負荷インピーダンスを呈する。

この技術は、導線２９における電圧から導線間及び３２
における電圧をブートストラップすることと呼ばれる。

それ′ゆえ、バンドギャップセル５２の利得は所望のよ
うに非常に高い。

導線３３に接続された出力負荷（図示せず）によって引
き起こされる負荷電流の変動はＮＰＮトランジスタ１０
のベータによって且っ又ＰＮＰトランジスタ９のベータ
によって除算される。

この「減衰した」負荷電流変動は次にＰＮＰ）ランジス
タロによって実効上［吸収下される。

ＮＰＮ）ランジスタ５はそれゆえそのような負荷電流変
動の影響を「受け」ないので、このような影響がＰＮＰ
　）ランジスメ４を経てバンドギャップセル５２のＰＮ
Ｐ　）ランジスタフ及び８のエミッタに伝達させること
はない。

１０ピコフアラドコンデンサ３０はバンドギャップ基準
回路５０の動作を安定化する。（注目するべきことであ
るが、前述の米国特許第３８８７８６３号に開示された
回路に対してははるかに大きい１００ピコフアラドの安
定化コンピュータが必要とされる。）　ある場合には、
特に普通でない負荷状態が存在する場合には、安定な回
路動作を更に確保するために導線２】と２７との間に１
０ピコフアラドのコンデンサを接続することが望ましい
かもしれない。

今度は第２図に言及すると、第１図に示されたものに代
わるべき始動回路が図示されている。

第１図に示したように接合形電界効果トランジスタ１１
を使用する代わりに１．類似の接合形電界効果トランジ
スタＩＩＡが使用されて、それのゲート電極が接地導体
３１に接続され、それのドレイン電極が正の電源電圧導
体１８に接続され、且つそれのソース電極がＮＰＮ）ラ
ンジメタ５３０ベースに接続されている。接合形電界効
果トランジスタＩＩＡのソース電極は又、直列接続の四
つのダイオード接続トランジスタ５４．５５．５６及び
５７に接続されており、ダイオード接続トランジスタ５
７の「カソード」は接地導体３１に接続されている。

ＮＰＮトランジスタ５３のコレクタは（接合形電界効果
トランジスタ１１が除去されていると仮定して）第１図
の導線２１に接続されている。正の電源電圧＋Ｖが増大
して、ＮＰＮ）ランジスタ５３がオンになると、ＰＮＰ
）ランジメタ４０ベースから取られたそれのコレクタ電
流が、前に説明したように、ＰＮＰ　）ランジスタ１及
び３からなる電流ミラー回路を動作させる。

始動動作を更に助長するために、ＮＰＮ）ランジスタ５
３を流れる電流はＮＰＮ）ランジスタ１２のベースにも
流れ込んで、これにより同時に抵抗４１に入力オフセッ
ト電圧を確立し、電流ミラーＮＰＮ）ランジスク１５及
び１６を動作させる。

今度は第３図に言及すると、第１図のものに代わる有効
な出力回路が示されている。この場合、ＰＮＰ）ランジ
スタ９のエミッタにおける電圧はダイオード接続のＮＰ
Ｎ）ランジスタ５８によって１ダイオードドロツプだけ
上昇させられる。その結果生じる導線２６Ａにおける上
方移動の電圧レベルはエミッタホロワＮＰＮ出力トラン
ジスタ１００ベースに加えられる。この場合には、ＮＰ
Ｎ）ランジスタ５９はコレクタがＮＰＮトランジスタ１
００ベースに接続され、ベースがＮＰＮトランジスタ１
０のエミッタに接続され、且つエミッタが第１図の導線
３３に類似した導線３３Ａに接続されている。この出力
は、第１図のＶ　に類似した電圧ＶｏＵＴ１ＵＴ を発生する利用者供給の外部トランジスタと共に、非常
に高い電流駆動能力を持っている。抵抗６０はＮＰＮ）
ランジスタ５９のベースとエミッタとの間に接続されて
いる。

これまでこの発明をその特定の実施例について説明して
きたが、技術に通じた者はこの発明の真の精神及び範囲
から外れることなく既述の実施例に種々の変更を施すこ
とができるであろう。

【図面の簡単な説明】

ＭＪ図はこの発明の一実施例の詳細な回路図である。 第２図は第１図の回路に関連して使用することのできる
別の始動回路を例示する回路図である。 第３図は第１図のバンドギャップ電圧基準回路に関連し
て使用することのできる別形出力回路の回路図である。 （符号説明） ５０：バンドギャップ電圧基準回路 ５２：バンドギャップセル 五〇−ｄ ； コヨ石−３″

Claims (1)

1. 【特許請求の範囲】 （１）（α）第１及び第２ＯＮＰＮ）ランジスタ並びに
   第１及び第２のＰＮＰ　）ランジスタからなっていて、
   前記の第１及び第２ＯＮＰＮ）ランジスタのエミッタが
   互いに接続され、前記の第１及び第２のＰＮＰ　）ラン
   ジスタのエミッタが互いに接続され、前記の第１　ＰＮ
   Ｐトランジスタ及び前記の第１ＮＰＮ）ランジスタのコ
   レクタが互いに接続され、前記の第２ＰＮＰ）ランジス
   タのコレクタ及びペースカ前記の第１ＰＮＰ）ランジス
   タのベースと前記の第２ＮＰＮ）ランジスタのコレン）
   とに接続されているバンドギャップセル、（ｂ）前記の
   第１及び第２ＯＮＰＮ）ランジスタの両ベース間に接続
   された第１抵抗、並びに前記の第２ＮＰＮ）ランジスタ
   のペースに接続された第２抵抗、 （Ｃ）前記の第１及び第２の抵抗を流れる第１制御電流
   に応答して前記の第１及び第２ＯＮＰＮ）ランジスタの
   両エミッタ間の接続部から第１定電流を流すようになっ
   ている第１定電流源装置であって、前記の第１定電流よ
   りも相当に大きい第２定電流をも発生し、前記の第１定
   電流により前記の第１及び第２のＮＰＮ）ランジスタが
   前記の第１抵抗の両端間に差分オフセット電圧を発生し
   て前記の第１制御電流を発生するようになっている前記
   の第１定電流源装置、 （ｃＬ）前記の第１抵抗に前記の第１制御電流を供給す
   るようにエミッタが接続されている第３ＯＮＰＮ）ラン
   ジスタ、 （１）　エミッタが前記の第１及び第２のＰＮＰトラン
   ジスタのエミッタに接続され、ベースカ前記の第１　Ｎ
   ＰＮ　）ランジスタのコレクタに接続され、且つコレク
   タが前記の第２定電流の幾分かを供給するように接続さ
   れている第３めＰＮＰ　）ランジスタ、 （ト）前記の第２定電流によって決定される第２制御電
   流及び前記の第３ＰＮＰ）ランジスタを流れる電流に応
   答して、一部分が前記の第３ＮＰＮ）ランジスタを流れ
   る第３定電流を発生し、且つ第４定電流を発生する第２
   定電流源装置、 （ｇ）　ベースが前記の第１．第２及び第３のＰＮＰ　
   ）ランジスタのエミッタに接続され且つエミッタが前記
   の第３定電流の幾分かを受けるように接続されている第
   ４のＰＮＰ　）ランジスタ、 （ｈ）　ベースが前記の第４ＰＮＰ）ランジスタのエミ
   ッタに接続され且つエミッタが前記の第３ＮＰＮｌラン
   ジスタのベースに接続されている第４ＯＮＰＮトランジ
   スタ、 （ｊ）　前記の第４ＰＮＰトランジスタ、前記の第４Ｎ
   ＰＮ）ランジスタ、前記の第２抵抗、及び前記の第３Ｎ
   ＰＮ）ランジスタが前記のバンドギャップセルからの高
   利得帰還を与えて前記の第１抵抗に前記の第１制御電流
   を発生し、これにより前記の第１及び第２ＯＮＰＮトラ
   ンジスタの両ベース間に前記の差分オフセット電圧が加
   わるようになっていて、前記の第３ＮＰＮ）ランジスタ
   のベースに接続されている第３の抵抗、並びに ０）前記の第３ＰＮＰ）ランジスタのコレクタ電圧を前
   記の第３ＰＮＰ）ランジスタのエミッタに有効にプート
   ストラップするために、エミッタが前記の第３ＰＮＰ）
   ランジスタのコレクタに接続され且つベースが前記の第
   ３ＰＮＰ）ランジスタのエミッタに接続されている第４
   ＯＮＰＮ）ラン、ジスタ を備えている改良形バンドギャップ電圧基準回路。 （２）前記の第４ＮＰＮ）ランジスタのエミッタを前記
   の第３ＮＰＮ）ランジスタのベースに接続する第４抵抗
   を備えている、特許請求の範囲第１項に記載の改良形バ
   ンドギャップ電圧基準回路。 （３）前記の第１及び第２の抵抗の両抵抗値の比が、前
   記の第３ＮＰＮ）ランジスタのベースの電圧を実質上温
   度に無関係にするような値を持っている、特許請求の範
   囲第２項に記載の改良形バンドギャップ電圧基準回路。 （４）前記の第３及び第４の抵抗の両抵抗値の比が、前
   記の第４ＮＰＮ）ランジスタのエミッタの電圧を前記の
   第３ＮＰＮｌランジスタのベースの電圧の所定の増大値
   にするような値を持っている、特許請求の範囲第３項に
   記載の改良形バンドギャップ電圧基準回路。 （５）前記の第３定電流が前記の第１制御電流よりも相
   当に太き（、前記の第２制御電流が前記の第２定電流よ
   りも相当に小さく、且つ前記の第４定電流が前記の第１
   定電流よりも相当に大きい、特許請求の範囲第４項に記
   載の改良形バンドギャップ電圧基準回路。 （６）前記のバンドギャップセル及び前記の第３：ＰＮ
   Ｐ　）ランジスタへの前記の第４定電流の流れを制御す
   るように接続された第５のＰＮＰトランジスタを備えて
   いる、特許請求の範囲第５項に記載の改良形バンドギャ
   ップ電圧基準回路。 （７）前記の改良形バンドギャップ電圧基準回路に加え
   られた電源電圧に応答して前記の第２制御電流を最初に
   流れるようにする始動回路装置を備えている、特許請求
   の範囲第６項に記載の改良形バンドギャップ電圧基準回
   路。 （８）前記の改良形バンドギャップ電圧基準回路に加え
   られた電源電圧に応答して前記の第１制御電流を最初に
   流れるようにする始動回路装置を備えている、特許請求
   の範囲第６項に記載の改良形バンドギャップ電圧基準回
   路。 （９）前記の差分オフセット電圧を’−”　１ｎ（Ｎｒ
   にはぼ等しくするために前記の第１及び第２のＮＰＮト
   ランジスタの両エミッタ面積の比が所定値Ｎである、特
   許請求の範囲第１項に記載の改良形バンドギャップ電圧
   基準回路。 （１ω前記の第１ＮＰＮ）ランジスタのコレクタの電圧
   を安定化するためにこのコレクタに接続された容量性装
   置を備えている、特許請求の範囲第１項に記載の改良形
   バンドギャップ電圧基準回路。 （ＩＪ、）　（α）一対の差動入力端子を備えたバンド
   ギャップセルであって、このバンドギャップセルに第１
   定電流を流すようにするために前記の両入力端子間に差
   分入力オフセット電圧を□受け、前記の両差動入力端子
   間に加えられた前記の差分入力オフセット電圧の歩進的
   変動に応答して歩進的出力信号を発生することのできる
   前記のバンドギャップセル、 （ｈ））前記の歩進的出力信号に応答して、この歩進的
   出力信号の遭遇する出力インピーダンスを、この出力イ
   ンピーダンスが非常に高い値を持つようにするために前
   記の出力インピーダンスが接続されている別の導線に前
   記の歩進的出力信号をブートストラップすることによっ
   て、前記の非常に高い値に維持することのできる二重ブ
   ートストラップ装置、（Ｃ）前記のパン、ドギャップセ
   ルの外側に配置されており且つ前記の両差動入力端子間
   に接続されていて、前記の差分入力オフセット電圧を発
   生する帰還電流を導く第１抵抗性装置、 （ｄ）前記のブートストラップ装置に応答して、前記の
   帰還電流を前記の第１抵抗性装置に供給する緩衝回路装
   置、 （ｅ）　前記のバンドギャップセルの外側に配置されて
   おり且つ前記の第１抵抗性装置に接続されていて、前記
   の帰還電流のほとんどすべてを導き、前記の第１及び第
   ２の両紙抗性装置間の接続部に発生した基準電圧の温度
   係数を所定値に設定する第２抵抗性装置、並びに （ト）前記の基準電圧を増大するために前記の緩衝回路
   装置及び前記の第１抵抗性装置に接続された第３及び第
   ４の抵抗性装置 を備えている改良形バンドギャップ電圧基準回路。 （１２）前記の緩衝回路装置が、第２エミツタホロワ及
   び帰還トランジスタを駆動するように接続された第１エ
   ミツタホロワを備えていて、前記の帰還トランジスタの
   エミッタが前記の第１抵抗性装置に接続され、前記の帰
   還トランジスタのコレクタが前記の第１エミツタホロワ
   の出力に接続され、且つ前記の帰還ｌ・ランジスタのベ
   ースが前記の第２抵抗性装置によって前記の第２エミツ
   タホロワの出力に接続されている、特許請求の範囲第】
   １項に記載の改良形バンドギャップ電圧基準回路。 （１３）　（ａ）　一対の差動入力端子を備えたバンド
   ギャップセルを通して第１定電流を流れさせ且つ前記の
   両差動入力端子間に接続された第２抵抗の両端子間に差
   分オフセット電圧を発生させる段階、 ＜ｂ）前記のバンドギャップセルを動作すせて、前記の
   両差動入力端子間に加えられた差分オフセット電圧にお
   ける歩進的誤差変化を検出し増幅して第】歩進的電流信
   号を発生する段階、 （Ｃ）前記の第１歩進的電流信号を負荷インピーダンス
   回路に流して、前記の負荷インピーダンス回路を通る前
   記の第１歩進的電流信−１より前記のバンドギャップセ
   ルの出力に歩進的電圧信号を発生させる段階、 （ｄ）前記の負荷インピーダンス回路が接続されている
   別の導線に前記の歩進的電圧信号をプートストラップし
   て、これにより前記の負荷インビーダンス回路に非常に
   高いインピーダンスを持たせ、これによりこのインピー
   ダンスと前記のバンドギャップセルの相互コンダクタン
   スとの積を非常に大きくし、且つこれにより前記のバン
   ドギャップセルの利得を非常に大きくする段階、 （ｇ）　前記の歩進的電圧信号を第１電圧ホロワ回路の
   入力に接続する段階、 （イ）前記の第１電圧ホロワ回路の出力電圧を前記の第
   １抵抗に加えて、これにより前記の第１抵抗の両端間に
   前記の差分オフセット電圧を発生させる段階、 （、ｇ）前記の第１抵抗を流れる電流を前記の第１抵抗
   と直列に接続された第２抵抗にも流して前記のバンドギ
   ャップ電圧を発生させ、且つ前記の第１及び第２の抵抗
   の両抵抗値に、前記のバンドギャップ電圧の温度係数が
   所定値を持つような比を持たせる段階、並びに（勾　前
   記のバンドギャップ電圧を第３抵抗の両端間に加えるこ
   とによって前記のバンドギャップ電圧を所定のレベルに
   抵抗で増大し、且つ結果として前記の第３抵抗を流れる
   電流を第４抵抗にも流すようにする段階 からなるバンドギャップ基準電圧を発生する方法。 （１４）前記の第２抵抗を流れる前記の電流を、エミッ
   タが前記の第２抵抗に接続されたトランジスタであって
   これのベースにおける電圧が前記のバンドギャップ電圧
   になっているトランジスタのエミッタ・ベース接合部に
   も流すようにすることを前記の段階Ｃｇ）が含んでいる
   、特許請求の範囲第１３−項に記載の方法。 （１５）　前記のバンドギャップセルが第１及び第２の
   エミッタ結合のＮＰＮ）ランジスタと第１及び第２のエ
   ミッタ結合のＰＮＰ　）ランジスタとからなっていて、
   前記の両Ｎ　Ｐ　Ｎ　ｌ−ランジスタのベースがそれぞ
   れ前記の両差動入力端子に接続され、前記の両ＰＮＰ）
   ランジスタのベースがやはり互いに接続され、前記の第
   １ＰＮＰ）ランジスタ及び前記の第１　ＮＰＮトランジ
   スタのコレクタが互いに接続され、且つ前記の第２ＰＮ
   Ｐ）ランジスタのベース及びコレクタが前記の第２ＮＰ
   Ｎ）ランジスタのコレクタに接続されている、特許請求
   の範囲第１３項に記載の方法。 （１６）　（α）第１抵抗、 ＜ｈ＞　一対の差動入力端子を備えたバンドギャップセ
   ルであって、この両差動入力端子間に前記の第１抵抗が
   接続されていて、前記のバンドギャップセルを流れる第
   １定電流に応答して前記の第１抵抗の両端間に差分オフ
   セット電圧を発生させるための装置を備えている前記の
   バンドギャップセル、 （Ｃ）前記の第１定電流を前記のバンドギャップセルに
   流すための装置、 （ｄ）　前記の対の差動入力端子間に加えられた差分オ
   フセット電圧における歩進的誤差変化に応答して前記の
   バンドギャップセルが第１歩進的電流信号を発生するよ
   うになっていて、前記の歩進的誤差変化を前記のバンド
   ギャップセルにより検出し増幅するように結合された負
   荷インピーダンス装置、 （Ｃ）　前記の第１歩進的電流信号を前記の負荷インピ
   ーダンス装置に流して前記のバンドギャップセルの出力
   に歩進的電圧信号を発生させるようにするための装置、 （イ）前記の負荷インピーダンス装置が接続されている
   別の導線に前記の歩進的電圧信号をブートストラップし
   て、これにより前記の負荷インピーダンス装置に非常に
   高いインピーダンスを持たせ、これによりこのインピー
   ダンスと前記のバンドギャップセルの相互コンダクタン
   スとの積を非常に大きくし、且つこれにより前記のバン
   ドギャップセルの利得を非常に大きくするための装置、 ０）第１電圧ホロワ回路、 ＜ｈ＞　前記の歩進的電圧信号を前記の第１電圧ホロワ
   回路に結合するための装置、及び（乙）前記の第１、電
   圧ホロワ回路の出力電圧を前記の第１抵抗に加えてこの
   第１抵抗の両端間に前記の差分オフセット電圧を発生さ
   せるための装置 を備えている、バンドギャップ基準電圧を発生するため
   の回路。