TWI457743B - 能帶隙參考電路及其雙輸出自我參考穩壓器 - Google Patents

能帶隙參考電路及其雙輸出自我參考穩壓器 Download PDF

Info

Publication number
TWI457743B
TWI457743B TW101134414A TW101134414A TWI457743B TW I457743 B TWI457743 B TW I457743B TW 101134414 A TW101134414 A TW 101134414A TW 101134414 A TW101134414 A TW 101134414A TW I457743 B TWI457743 B TW I457743B
Authority
TW
Taiwan
Prior art keywords
temperature coefficient
transistor
gate
voltage
coupled
Prior art date
Application number
TW101134414A
Other languages
English (en)
Other versions
TW201413414A (zh
Inventor
Min Hung Hu
Chiu Huang Huang
Chen Tsung Wu
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101134414A priority Critical patent/TWI457743B/zh
Priority to US14/016,132 priority patent/US9213349B2/en
Publication of TW201413414A publication Critical patent/TW201413414A/zh
Application granted granted Critical
Publication of TWI457743B publication Critical patent/TWI457743B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Description

能帶隙參考電路及其雙輸出自我參考穩壓器
本發明係指一種能帶隙參考電路及其雙輸出自我參考穩壓器，尤指一種具有低系統電壓及低佈局面積的能帶隙參考電路及其雙輸出自我參考穩壓器。
現今數位產品的發展，出現了大量手持裝置的應用。此類產品為降低耗電而會使用較低的系統電壓，在此應用下的電路若需要產生不隨溫度改變的參考電壓，則需要使用可以適用於低系統電壓操作並同時提供低參考電壓的能帶隙參考電路(Bandgap Reference Circuit)。
舉例來說，請參考第1圖，第1圖為習知技術中一能帶隙參考電路10之示意圖。如第1圖所示，在能帶隙參考電路10中，藉由一轉導運算放大器100(operational transconductance amplifier，OTA)的負回授於轉導運算放大器100之正負輸入端形成虛短路(virtual short)，可使轉導運算放大器100之正負輸入端輸入電壓VIN+ 與VIN- 相等(VIN+ =VIN- =VBE2 )，再透過具有特定面積比例1：K的雙極性接面電晶體Q2及Q1之面積差所造成之基射極電壓差之差值VBE2 -VBE1 及阻值為R之一電阻R(即電阻R之跨壓為VBE2 -VBE1 )，可產生一正溫度係數電流ID ，如式(1)所示： 由於雙極性接面電晶體Q1及Q2之一臨限電壓VT 係正溫度係數，因此由式(1)可知電阻R所載之正溫度係數電流ID 具備正溫度係數。
另一方面，由於正輸入端輸入電壓VIN+ 等於基射極電壓差VBE2 ，因此透過阻值為L*R之一電阻RL ，可產生一負溫度係數電流ID ’，如式(2)所示： 其中，由於VBE2 具有負溫度係數，因此電阻RL 所載之負溫度係數電流ID ’具備負溫度係數。如此一來，經過適當調整電阻RL 之阻值L*R(即電阻RL 與電阻R之間阻值的比例)，可透過加總正溫度係數電流ID 與負溫度係數電流ID ’產生一零溫度係數電流IREF ，如式(3)所示： 其中，基射極電壓差VBE2 與臨限電壓VT 對時間偏微分後，分別為負溫度係數-1.6mv/C與正溫度係數0.085mv/C。因此，由式(3)可知，當電阻R、RL 之間電阻之比例L=1.6/0.085lnK時，零溫度係數電流 IREF 具備零溫度係數，再透過電流鏡將此零溫度係數電流IREF 複製輸出至一電阻RREF 後，可得一零溫度係數電壓VREF 。其中，零溫度係數電壓VREF 不受限於電阻R、RL 之阻值，而可由電阻RREF 之阻值調整出0V ~(VDD -V DS )=0V ~(VDD -0.2V )之間的電壓。
然而，在此架構下，為使能帶隙參考電路10正常操作，一系統電壓VDD需滿足之條件為VDD V GS +2．V DS 0.8V +2．0.2V =1.2V (即由系統電壓VDD至一接地之一路徑P1)，因此能帶隙參考電路10雖可適用於部分低電壓能帶隙參考電路的需求，仍無法滿足系統電壓VDD為1V的應用(如上述為降低耗電而使用較低系統電壓之手持裝置之應用)。
此外，轉導運算放大器100雖可在低系統電壓的條件下鎖定輸入電壓VIN+ 與VIN- ，但相較於不需於低電壓操作的一般能帶隙參考電路，轉導運算放大器100增加了電路複雜度、佈局面積以及電路耗電，並且會因轉導運算放大器100之輸入對因製程不匹配(mismatch)而提高輸入電壓VIN+ 與VIN- 之間的誤差，進而影響零溫度係數電流IREF 以及零溫度係數電壓VREF 的溫度係數，使其不完全具有零溫度係數。
除此之外，相較於不需於低電壓操作的一般能帶隙參考電路，本架構需使用一額外電阻RL ’以平衡流經電阻RL 的電流，除了會增加額外的佈局面積以及電路耗電，當電阻RL 、RL ’之間的不匹配時 (即因電阻RL 、RL ’之間電阻之比例L未完全滿足式(3)之條件)，亦會影響零溫度係數電流IREF 以及零溫度係數電壓VREF 的溫度係數，使其不完全具有零溫度係數。
另一方面，請參考第2圖，第2圖為習知技術中一能帶隙參考電路20之示意圖。如第2圖所示，能帶隙參考電路20與能帶隙參考電路10部分相似，因此功能相似之元件與訊號以相同符號表示，能帶隙參考電路20與能帶隙參考電路10之主要差別在於，能帶隙參考電路20係分別以兩段電阻R1 、R2 及兩段電阻R1 ’、R2 ’取代電阻RL 、RL ’(其電阻R1 、R2 及電阻R1 ’、R2 ’之阻值合亦為L*R)，而一轉導運算放大器200之正負輸入端係分別耦接至電阻R1 、R2 交界處及電阻R1 ’、R2 ’交界處，且轉導運算放大器200以P型金氧半(Metal oxide semiconductor，MOS)電晶體輸入對之結構取代原本轉導運算放大器100之N型金氧半電晶體輸入對之結構，以適應調整後的輸入電壓VIN+ 與VIN- 。
在此情形下，由於電阻R1 、R2 交界處及電阻R1 ’、R2 ’交界處之電阻因虛短路相等且電阻R1 、R2 之阻值分別等於電阻R1 ’、R2 ’之阻值，因此仍可將電流鏡下方之電壓鎖定於雙極性接面電晶體Q1之基射極電壓差VBE1 ，而可參考上述能帶隙參考電路10之原理得到相同的零溫度係數電流IREF 與零溫度係數電壓VREF 。
在此結構下，為使能帶隙參考電路20正常操作，系統電壓VDD 需滿足條件為(即由系統電壓VDD至接地之一路徑P2)。然而，能帶隙參考電路20之架構雖可透過電阻分壓的方式，使最低所需的系統電壓VDD能帶隙參考電路10之架構減少了一個電壓VDS =0.2V(調整電阻R2 ’之阻值遠大於電阻R1 ’)，但仍需使用轉導運算放大器200鎖定輸入電壓VIN+ 與VIN- ，以及以電阻R1 ’、R2 ’平衡電阻R1 、R2 的電流，故仍具有能帶隙參考電路10架構的缺點。
另一方面，請參考第3圖，第3圖為習知技術中一能帶隙參考電路30之示意圖。如第3圖所示，能帶隙參考電路30與能帶隙參考電路10部分相似，因此功能相似之元件與訊號以相同符號表示，能帶隙參考電路30與能帶隙參考電路10之主要差別在於，一轉導運算放大器300將原本轉導運算放大器100中用以平衡電流之一尾電流源(tail-current-source)102移除，並以NPN雙極性接面電晶體Q1’及Q2’輸入對取代原本轉導運算放大器100之N型金氧半電晶體輸入對之結構，使輸入對Q1’及Q2’之電流可由雙極性接面電晶體Q1及Q2透過一電流鏡Q1-Q1’與一電流鏡Q2-Q2’控制。在此情形下，可參考上述能帶隙參考電路10之原理於能帶隙參考電路30得到相同的零溫度係數電流IREF 與零溫度係數電壓VREF 。
在此結構下，為使能帶隙參考電路30正常操作，系統電壓VDD需滿足條件為VDD max(V BE +V DS ,V SG +V DS )max(0.6V +0.2V ,0.8V +0.2V )=1V (即由系統電壓VDD至接地之一路徑P3或一路徑P4)。然而，能帶隙參考電路30之架構雖可透過改用電流鏡方式移除轉導運算放大器中尾電流源，使最低所需的系統電壓VDD能帶隙參考電路10之架構減少了一個電壓VDS =0.2V，但仍需使用轉導運算放大器200鎖定輸入電壓VIN+ 與VIN- ，以及以電阻R1 ’、R2 ’平衡電阻R1 、R2 的電流，故仍具備能帶隙參考電路10架構的缺點。
由上述可知，習知用於低系統電壓操作之能帶隙參考電路因使用習知轉導運算放大器架構鎖定電壓以產生正溫度係數電流，且需以額外電阻平衡產生負溫度係數電流之電路，因此電路結構較為複雜。有鑑於此，習知技術實有改進之必要。
因此，本發明之主要目的即在於提供一種具有低系統電壓及低佈局面積的能帶隙參考電路及其雙輸出自我參考穩壓器。
本發明揭露一種能帶隙參考電路。該能帶隙參考電路包含有一雙輸出自我參考穩壓器以及一參考產生電路。該雙輸出自我參考穩壓器包含有一自偏壓轉導運算放大器，用來藉由其一輸入對之雙極性接面電晶體之面積差產生一第一正溫度係數電流對該輸入對進行偏壓，並產生一正溫度係數控制電壓與一負溫度係數控制電壓；以及一回授電壓放大器，用來放大該負溫度係數控制電壓，並輸出一參考電壓予該輸入對進行回授，以產生一第一負溫度係數電流。該 參考產生電路用來根據該正溫度係數控制電壓與該負溫度係數控制電壓，產生一加總電壓或一加總電流。
本發明另揭露一種雙輸出自我參考穩壓器，用於一能帶隙參考電路中。該雙輸出自我參考穩壓器包含有一自偏壓轉導運算放大器，用來藉由其一輸入對之雙極性接面電晶體之面積差產生一第一正溫度係數電流予該輸入對進行偏壓，並產生一正溫度係數控制電壓與一負溫度係數控制電壓；以及一回授電壓放大器，用來放大該負溫度係數控制電壓，並輸出一參考電壓對該輸入對進行回授，以產生一第一負溫度係數電流。
請參考第4圖，第4圖為本發明實施例一能帶隙參考(bandgap reference)電路40之示意圖。如第4圖所示，能帶隙參考電路40包含有一雙輸出自我參考穩壓器(self-referenced regulator)400及一參考產生電路402。簡單來說，雙輸出自我參考穩壓器400包含有一自偏壓轉導運算放大器404(operational transconductance amplifier，OTA)及一回授電壓放大器406，自偏壓轉導運算放大器404可藉由其一輸入對之雙極性接面電晶體(bipolar junction transistor，BJT)之面積差產生一正溫度係數電流IPTC1 對其輸入對進行偏壓，並產生一正溫度係數控制電壓VPTC 與一負溫度係數控制電壓VNTC ，而回授電壓放大器406可放大負溫度係數控制電壓VNTC ，並輸出一參考電壓VF 予自偏壓轉導運算放大器404之輸入對 進行回授，以產生一負溫度係數電流INTC1 。
在此情形下，自偏壓轉導運算放大器404係以其輸入對之雙極性接面電晶體之面積差產生正溫度係數電流IPTC1 對其輸入對進行自偏壓以平衡電流，因此除了不需習知用以平衡電流之一尾電流源(tail-current-source)而可降低所需系統電壓VDD外，自偏壓轉導運算放大器404產生正溫度係數電流IPTC1 之方式，及回授電壓放大器406回授參考電壓VF 予自偏壓轉導運算放大器404之輸入對進行自參考產生負溫度係數電流INTC1 之方式，相較習知能帶隙參考電路可減少所需之基本電路。如此一來，雙輸出自我參考穩壓器400可利用自偏壓及自參考方式產生正溫度係數電流IPTC1 及負溫度係數電流INTC1 ，因此可以較少的電路適用於低系統電壓VDD之應用。
另一方面，由於正溫度係數控制電壓VPTC 與負溫度係數控制電壓VNTC 係分別相關於正溫度係數電流IPTC1 及負溫度係數電流INTC1 ，因此參考產生電路402可根據正溫度係數控制電壓VPTC 與負溫度係數控制電壓VNTC ，產生一加總電壓VSUM 或一加總電流ISUM 。詳細來說，參考產生電路402包含有轉導放大器gm1 ~gm4 ，分別用來將正溫度係數控制電壓VPTC 與負溫度係數控制電壓VNTC ，轉化為正溫度係數電流與IPTC2 、負溫度係數電流INTC2 、正溫度係數電流與IPTC3 及負溫度係數電流INTC3 。接著，轉導放大器gm1 ~gm2 將正溫度係數電流與IPTC2 及負溫度係數電流INTC2 ，加總產生加總電流ISUM ，其中，加總電流ISUM 可經由適當比例合成(如調整轉導放大 器gm1 ~gm2 之增益)而具有一特定溫度係數或一零溫度係數。相似地，轉導放大器gm3 ~gm4 所產生正溫度係數電流與IPTC3 及負溫度係數電流INTC3 可加總後流經電阻RSUM 以產生加總電壓VSUM ，其中，加總電壓VSUM 可經由適當比例合成而具有一特定溫度係數或一零溫度係數。如此一來，參考產生電路402可產生具有特定溫度係數或零溫度係數的加總電壓VSUM 或加總電流ISUM 。
具體而言，請參考第5圖，第5圖為用來實施第4圖所示之自偏壓轉導運算放大器404之一自偏壓轉導運算放大器50之示意圖。如第5圖所示，自偏壓轉導運算放大器50包含有雙極性接面電晶體Q3、Q4以及一電阻R’，其詳細架構與連接方式如第5圖所示，即雙極性接面電晶體Q3之一射極耦接於一地端，雙極性接面電晶體Q4之面積為雙極性接面電晶體Q3之一特定倍數K，且與雙極性接面電晶體Q3形成自偏壓轉導運算放大器50之一輸入對Q3-Q4，雙極性接面電晶體Q4之一基極耦接於雙極性接面電晶體Q3之一基極，電阻R’之一端耦接於雙極性接面電晶體Q4之一射極，另一端耦接於該地端。
在此情形下，由於自偏壓轉導運算放大器50係以面積比例為1：K的NPN雙極性接面電晶體Q3、Q4作為輸入對，透過雙極性接面電晶體Q3、Q4之面積差所造成之基射極電壓差之差值VBE3 -VBE4 及阻值為R之電阻R’(即電阻R’之跨壓為VBE3 -VBE4 )，可 產生流經電阻R’正溫度係數電流予輸入對Q3-Q4進行偏壓。其中，參考前述相關於正溫度係數電流ID 部分說明可知正溫度係數電流IPTC1 亦具有正溫度係數。
另一方面，自偏壓轉導運算放大器50可另包含一電流鏡M1-M2，電流鏡M1-M2之一金氧半電晶體M1之一源極耦接於系統電壓VDD，一閘極耦接於一汲極，該汲極耦接於雙極性接面電晶體Q3之一集極，電流鏡M1-M2之一金氧半電晶體M2之一源極耦接於系統電壓VDD，一閘極耦接於金氧半電晶體M1之該閘極，一汲極耦接於雙極性接面電晶體Q4之一集極。在此情形下，電流鏡M1-M2可將金氧半電晶體M2之分支之正溫度係數電流IPTC1 複製至金氧半電晶體M1之分支。如此一來，由於自偏壓轉導運算放大器50之輸入對Q3-Q4不需由外部提供偏壓電流為自偏壓，而不需習知用以平衡電流之一尾電流源，因此系統電壓VDD需滿足條件為VDD V SG +V CE 0.8V +0.2V =1V (即由系統電壓VDD至接地之路徑P5)，因而所需系統電壓VDD較低，且金氧半電晶體M1輸出之正溫度係數電流IPTC1 具有正溫度係數，因此金氧半電晶體M1之一源閘極電壓差可形成具有正溫度係數之正溫度係數控制電壓VPTC 。
此外，請參考第6圖，第6圖為用來實施第4圖所示之回授電壓放大器406之一回授電壓放大器60之示意圖。如第6圖所示，回授電壓放大器60包含有一金氧半電晶體M3以及一電阻RL “，其 詳細架構與連接方式如第5圖所示，即金氧半電晶體M3之一源極耦接於系統電壓VDD，一閘極接收負溫度係數控制電壓VNTC (即金氧半電晶體M3之一源閘極電壓差等於負溫度係數控制電壓VNTC )，電阻RL “之一端耦接於金氧半電晶體M3之一汲極，另一端耦接於地端，金氧半電晶體M3之該汲極與電阻RL “之該端耦接於輸入對Q3-Q4並輸出參考電壓VF 予輸入對Q3-Q4，其中，負溫度係數控制電壓VNTC 為自偏壓轉導運算放大器50之系統電壓VDD與一輸出電壓之差，即如第5圖所示金氧半電晶體M2之一源汲極電壓差。
在此情形下，金氧半電晶體M3作為放大級接收由自偏壓轉導運算放大器50所輸出之負溫度係數控制電壓VNTC ，再透過金氧半電晶體M3之轉導以及阻值為L*R之電阻RL “放大後，產生參考電壓VF 回授至輸入對Q3-Q4(即雙輸出自我參考穩壓器400具有自參考特性而不須外部額外提供參考電壓)。如此一來，由於參考電壓VF 會等於雙極性接面電晶體Q3之基射極電壓差為V BE 3 0.6V 而具備負溫度係數，因此金氧半電晶體M3所產生流經電阻RL “之負溫度係數電流亦具備負溫度係數，使得金氧半電晶體M3之源閘極電壓差可形成具有負溫度係數之負溫度係數控制電壓VNTC (即透過回授使自偏壓轉導運算放大器50之系統電壓VDD與一輸出電壓之差具有負溫度係數，即如第5圖所示金氧半電晶體M2之一源汲極電壓差具有負溫度係數)，而回授電壓放大器60中系統電壓 VDD需滿足條件為VDD V F +V SD =V BE 3 +V SD 0.6V +0.2V =0.8V (即由系統電壓VDD至接地之一路徑P6)，所需系統電壓VDD亦較低。
另一方面，請參考第7圖，第7圖為用來實施第4圖所示之轉導放大器gm1 ~gm4 當中一轉導放大器gmX 之一轉導放大器70之示意圖。如第7圖所示，回授電壓放大器60包含有一金氧半電晶體M4，其詳細架構與連接方式如第7圖所示，即金氧半電晶體M4之一源極耦接於系統電壓VDD，一閘極用來接收正溫度係數控制電壓VPTC 或負溫度係數控制電壓VNTC (即金氧半電晶體M4之一源閘極電壓差等於正溫度係數控制電壓VPTC 或負溫度係數控制電壓VNTC )，一汲極用來輸出一正溫度係數電流IPTCX 或一負溫度係數電流INTCX 。在此情形下，金氧半電晶體M4係作為放大級接收正溫度係數控制電壓VPTC 或負溫度係數控制電壓VNTC ，再透過M4之轉導將正溫度係數控制電壓VPTC 或負溫度係數控制電壓VNTC 放大轉換為正溫度係數電流與IPTCX 或負溫度係數電流INTCX 。
更進一步地，請參考第8圖，第8圖為以第5圖至第7圖所示自偏壓轉導運算放大器50、回授電壓放大器60以及轉導放大器70實施第4圖所示之能帶隙參考電路40之一能帶隙參考電路80之示意圖，其中，轉導放大器70P、70N與轉導放大器70之電路完全相同，唯轉導放大器70P、70N分別接收正溫度係數控制電壓VPTC 及負溫度係數控制電壓VNTC ，以輸出正溫度係數電流IPTCX 及負溫度係數電流INTCX 。在此情況下，所輸出的加總電壓VSUM 可表示為，其範圍介 於0V ~(VDD -V DS )=0V ~(VDD -0.2V )之間，可透過適當調整使加總電壓VSUM 具有特定溫度係數或零溫度係數(與習知調整電阻R、RL 之間電阻之比例L之方式相似)，而系統電壓VDD需滿足條件為VDD max(V CE +V SG ,V BE 3 +V SD )max(0.2V +0.8V ,0.6V +0.2V )=1V (即由系統電壓VDD至接地之路徑P5、P6)。如此一來，相較於習知用於低系統電壓操作之能帶隙參考電路需大量元件，本發明最基本電路僅需兩個雙極性接面電晶體、五個金氧半電晶體、一個電容(作為米勒電容以提供頻率補償)以及三個電阻，可大幅降低所需的元件數目、電路耗電以及佈局面積，並可減少因元件不匹配所造成的誤差。
值得注意的是，本發明之主要精神在於可利用自偏壓及自參考方式產生正溫度係數電流IPTC1 及負溫度係數電流INTC1 ，以加總產生具有特定溫度係數或零溫度係數之加總電壓VSUM 或加總電流ISUM ，因此可以較少的基本電路適用於低系統電壓VDD之應用。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉例來說，上述實施例中係以兩個轉導放大器gm1 ~gm2 ，產生加總電流ISUM ，且以兩個轉導放大器gm3 ~gm4 及電阻RSUM 產生加總電壓VSUM ，但於其它實施例中亦可以其它數目之轉導放大器產生具有特定溫度係數或零溫度係數之加總電壓VSUM 或加總電流ISUM ；此外，上述以金氧半電晶體實施之電晶體亦可以其它類型之電晶體實施，而不限於此；自偏壓轉導運算放大器404、回授電壓放大器406及 參考產生電路402亦可以其它電路結構實施，只要能達成其各自功能即可，而不限上述第5圖至第8圖之架構。
舉例來說，請參考第9圖，第9圖為本發明另一實施例用來實施第4圖所示之自偏壓轉導運算放大器404之一自偏壓轉導運算放大器90之示意圖。如第9圖所示，自偏壓轉導運算放大器90與自偏壓轉導運算放大器50部分相似，因此功能相似之元件與訊號以相同符號表示，自偏壓轉導運算放大器90與自偏壓轉導運算放大器50之主要差別在於，自偏壓轉導運算放大器90具有一折疊串接式(folded cascode)架構(以偏壓Vb1 、Vb2 進行偏壓)。
在此情況下，負溫度係數控制電壓VNTC 亦為自偏壓轉導運算放大器90之系統電壓VDD與一輸出電壓之差，即如第9圖所示金氧半電晶體M2之一源汲極電壓差與串接級中一金氧半電晶體之一源汲極電壓差之合，而系統電壓VDD需滿足條件為VDD V SG +V DS 0.8V +0.2V =1V (即由系統電壓VDD至接地之一路徑P7)。如此一來，雖然自偏壓轉導運算放大器90與之電路結構較自偏壓轉導運算放大器50複雜，但折疊串接式架構之輸出阻抗較大、鎖定電壓能力較強且抗雜訊能力較強，且可有效抵抗通道長度調變效應(Channel length modulation)以避免電流隨汲源極電壓差而變化。
另一方面，請參考第10圖，第10圖為本發明另一實施例用來 實施第4圖所示之回授電壓放大器406之一回授電壓放大器1000之示意圖。如第10圖所示，回授電壓放大器1000與回授電壓放大器60部分相似，因此功能相似之元件與訊號以相同符號表示，回授電壓放大器1000與回授電壓放大器60之主要差別在於，以一N型金氧半電晶體M5輸入取代原本回授電壓放大器60中P型金氧半電晶體M3輸入，並進行電流反轉，其詳細架構與連接方式如第10圖所示，即回授電壓放大器1000中一電流鏡M6-M7之一金氧半電晶體M6之一閘極耦接於一汲極，一金氧半電晶體M7之一閘極耦接於金氧半電晶體M6之該閘極，金氧半電晶體M5之一閘極接收負溫度係數控制電壓VNTC (即金氧半電晶體M6之一源閘極電壓差等於負溫度係數控制電壓VNTC )，一汲極耦接於金氧半電晶體M6之該汲極，一源極耦接於該地端，電阻RL “之一端耦接於金氧半電晶體M7之一汲極，另一端耦接於地端，金氧半電晶體M7之該汲極與電阻RL “之該端耦接於輸入對Q3-Q4並輸出參考電壓VF 予輸入對Q3-Q4。
在此情形下，由於參考電壓VF 會等於雙極性接面電晶體Q3之基射極電壓差為V BE 3 0.6V 而具備負溫度係數，因此金氧半電晶體M7所產生流經電阻RL “之負溫度係數電流亦具備負溫度係數，使得金氧半電晶體M7之源閘極電壓差及金氧半電晶體M6之源閘極電壓差具有負溫度係數，因此金氧半電晶體M6之源閘極電壓差可形成具有負溫度係數之負溫度係數控制電壓VNTC (即透過回 授使自偏壓轉導運算放大器50或90之系統電壓VDD與M5汲極電壓之差具有負溫度係數。此時，系統電壓VDD需滿足條件為VDD max(V SG +V DS ,V F +V SD )max(0.8V +0.2V ,0.6V +0.2V )=1V (即由系統電壓VDD至接地之路徑P8、P9)。
另一方面，請參考第11圖，第11圖為本發明另一實施例用來實施第4圖所示之轉導放大器gm1 ~gm4 當中一轉導放大器gmX 之一轉導放大器110之示意圖。如第11圖所示，轉導放大器110與轉導放大器70部分相似，因此功能相似之元件與訊號以相同符號表示，轉導放大器110與轉導放大器70之主要差別在於，轉導放大器110另包含一金氧半電晶體M8，其與第9圖中自偏壓轉導運算放大器90之折疊串接式架構中一金氧半電晶體形成一電流鏡，其一閘極耦接於該電晶體之一閘極，一汲極耦接於金氧半電晶體M4之該汲極。
在此情形下，配合第9圖可知，當金氧半電晶體M4之閘極接收具有折疊串接式架構之自偏壓轉導運算放大器90所輸出之正溫度係數控制電壓VPTC 時，金氧半電晶體M4之汲極所輸出之電流係與第9圖中正溫度係數電流IPTC1 與流經折疊串接式架構之電流之總合相關，因此為了輸出與正溫度係數電流IPTC1 相關之正溫度係數電流IPTCX ，轉導放大器110另包含與自偏壓轉導運算放大器90之折疊串接式架構中金氧半電晶體形成電流鏡之金氧半電晶體M8，使得金氧半電晶體M4之汲極所輸出之一電流減去流經金氧半電晶體 M8之一電流僅與正溫度係數電流IPTC1 相關以做為正溫度係數電流IPTCX 輸出。相似地，亦可以同樣結構接收負溫度係數控制電壓VNTC 以輸出負溫度係數電流INTCX 。
更進一步地，請參考第12圖，第12圖為以第9圖、第6圖、第7圖及第11圖所示之自偏壓轉導運算放大器90、回授電壓放大器60、轉導放大器70以及轉導放大器110實施第4圖所示之能帶隙參考電路40之一能帶隙參考電路120之示意圖，其中，轉導放大器110、70分別接收正溫度係數控制電壓VPTC 及負溫度係數控制電壓VNTC ，以輸出正溫度係數電流IPTCX 及負溫度係數電流INTCX 。在此情況下，所輸出的加總電壓VSUM 同樣可表示為，其範圍介於0V ~(VDD -V DS )=0V ~(VDD -0.2V )之間，可透過適當調整使加總電壓VSUM 具有特定溫度係數或零溫度係數(與習知調整電阻R、RL 之間電阻之比例L之方式相似)，而系統電壓VDD需滿足條件為VDD max(V SG +V DS ,V BE 2 +V SD )max(0.2V +0.8V ,0.6V +0.2V )=1V (即由系統電壓VDD至接地之路徑P5、P6)。
上述所示自偏壓轉導運算放大器、回授電壓放大器及參考產生電路之電路，可配合實際需求進行結合以實施能帶隙參考電路，仍維持其功能及優點，而不限於能帶隙參考電路80、120之結合方式。
在習知技術中，由於用於低系統電壓操作之能帶隙參考電路係 使用習知轉導運算放大器架構鎖定電壓以產生正溫度係數電流，且需以額外電阻平衡產生負溫度係數電流之電路，因此電路結構較為複雜。相較之下，本發明可利用自偏壓及自參考方式產生正溫度係數電流IPTC1 及負溫度係數電流INTC1 ，以加總產生具有特定溫度係數或零溫度係數之加總電壓VSUM 或加總電流ISUM ，因此可以較少的基本電路適用於低系統電壓VDD之應用。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10、20、30、40、80、120‧‧‧能帶隙參考電路
100、200、300‧‧‧轉導運算放大器
102‧‧‧尾電流源
400‧‧‧雙輸出自我參考穩壓器
402‧‧‧參考產生電路
404、50、90‧‧‧自偏壓轉導運算放大器
406、60、1000‧‧‧回授電壓放大器
VIN+ 、VIN- ‧‧‧輸入電壓
Q1~Q4、Q1’、Q2’、Q3、Q4‧‧‧雙極性接面電晶體
R、RL 、RL ’、R1 、R2 、R1 ’、R2 ’‧‧‧電阻
ID 、IPTC1 ~IPTC3 、IPTCX ‧‧‧正溫度係數電流
ID ’、INTC1 ~INTC3 、INTCX ‧‧‧負溫度係數電流
IREF ‧‧‧零溫度係數電流
VREF ‧‧‧零溫度係數電壓
VDD‧‧‧系統電壓
P1~P9‧‧‧路徑
VPTC ‧‧‧正溫度係數控制電壓
VNTC ‧‧‧負溫度係數控制電壓
VF ‧‧‧參考電壓
VSUM ‧‧‧加總電壓
ISUM ‧‧‧加總電流
gm1 ~gm4 、70、70N、70P、110‧‧‧轉導放大器
M1~M8‧‧‧金氧半電晶體
Vb1 、Vb2 ‧‧‧偏壓
RSUM 、R’、RL “‧‧‧電阻
第1圖為習知技術中一能帶隙參考電路之示意圖。
第2圖為習知技術中另一能帶隙參考電路之示意圖。
第3圖為習知技術中更一能帶隙參考電路之示意圖。
第4圖為本發明實施例一能帶隙參考電路之示意圖。
第5圖為用來實施第4圖所示之一自偏壓轉導運算放大器之一自偏壓轉導運算放大器之示意圖。
第6圖為用來實施第4圖所示之一回授電壓放大器之一回授電壓放大器之示意圖。
第7圖為用來實施第4圖所示之轉導放大器當中一轉導放大器之一轉導放大器之示意圖。
第8圖為以第5圖至第7圖所示自偏壓轉導運算放大器、回授電壓放大器以及轉導放大器實施第4圖所示之能帶隙參考電路之一 能帶隙參考電路之示意圖。
第9圖為本發明另一實施例用來實施第4圖所示之自偏壓轉導運算放大器之一自偏壓轉導運算放大器之示意圖。
第10圖為本發明另一實施例用來實施第4圖所示之回授電壓放大器之一回授電壓放大器之示意圖。
第11圖為本發明另一實施例用來實施第4圖所示之轉導放大器當中一轉導放大器之一轉導放大器之示意圖。
第12圖為以第9圖所示之自偏壓轉導運算放大器、第6圖所示之回授電壓放大器、第7圖所示之轉導放大器及第11圖所示之轉導放大器實施第4圖所示之能帶隙參考電路之一能帶隙參考電路之示意圖。
40‧‧‧能帶隙參考電路
400‧‧‧雙輸出自我參考穩壓器
402‧‧‧參考產生電路
404‧‧‧自偏壓轉導運算放大器
406‧‧‧回授電壓放大器
VPTC ‧‧‧正溫度係數控制電壓
VNTC ‧‧‧負溫度係數控制電壓
VF ‧‧‧參考電壓
gm1 ~gm4 ‧‧‧轉導放大器
VSUM ‧‧‧加總電壓
ISUM ‧‧‧加總電流
RSUM ‧‧‧電阻
IPTC2 ~IPTC3 ‧‧‧正溫度係數電流
INTC2 ~INTC3 ‧‧‧負溫度係數電流

Claims (19)

  1. 一種能帶隙參考(bandgap reference)電路，包含有：一雙輸出自我參考穩壓器(self-referenced regulator)，包含有：一自偏壓轉導運算放大器(operational transconductance amplifier，OTA)，用來藉由其一輸入對之雙極性接面電晶體(bipolar junction transistor，BJT)之面積差產生一第一正溫度係數電流對該輸入對進行偏壓，並產生一正溫度係數控制電壓與一負溫度係數控制電壓；以及一回授電壓放大器，用來放大該負溫度係數控制電壓，並輸出一參考電壓予該輸入對進行回授，以產生一第一負溫度係數電流；以及一參考產生電路，用來根據該正溫度係數控制電壓與該負溫度係數控制電壓，產生一加總電壓或一加總電流。
  2. 如請求項1所述之能帶隙參考電路，其中該參考產生電路包含有：至少一轉導放大器，用來將該正溫度係數控制電壓與該負溫度係數控制電壓，轉化為至少一第二正溫度係數電流與至少一第二負溫度係數電流。
  3. 如請求項2所述之能帶隙參考電路，其中該至少一轉導放大器將該至少一第二正溫度係數電流與該至少一第二負溫度係數電 流中至少兩者加總產生該加總電流，該加總電流具有一特定溫度係數或一零溫度係數。
  4. 如請求項2所述之能帶隙參考電路，其另包含有：一第一電阻，用來根據該至少一第二正溫度係數電流與該至少一第二負溫度係數電流中至少兩者之合，產生該加總電壓，該加總電壓具有一特定溫度係數或一零溫度係數。
  5. 如請求項1所述之能帶隙參考電路，其中該自偏壓轉導運算放大器包含有：一第一雙極性接面電晶體，包含有一射極、一基極以及一集極，該射極耦接於一地端；一第二雙極性接面電晶體，其面積為該第一雙極性接面電晶體之一特定倍數，與該第一雙極性接面電晶體形成該輸入對，包含有一射極、一基極以及一集極，該基極耦接於該第一雙極性接面電晶體之該基極；以及一第二電阻，其一端耦接於該第二雙極性接面電晶體之該射極，另一端耦接於該地端；其中，該第一正溫度係數電流流經該第二電阻。
  6. 如請求項5所述之能帶隙參考電路，其中該自偏壓轉導運算放大器另包含有：一第一電流鏡，包含有： 一第一電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，該汲極耦接於該第一雙極性接面電晶體之該集極；以及一第二電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一電晶體之該閘極，該汲極耦接於該第二雙極性接面電晶體之該集極。
  7. 如請求項5所述之能帶隙參考電路，其中該第一電晶體之一源閘極電壓差為該正溫度係數控制電壓，而該自偏壓轉導運算放大器之一系統電壓與一輸出電壓之差為該負溫度係數控制電壓。
  8. 如請求項5所述之能帶隙參考電路，其中該自偏壓轉導運算放大器具有一折疊串接式(folded cascode)架構。
  9. 如請求項1所述之能帶隙參考電路，其中該回授電壓放大器包含有：一第三電晶體，包含有一閘極、一汲極及一源極，該閘極用來接收該負溫度係數控制電壓；以及一第三電阻，其一端耦接於該第三電晶體之該汲極，另一端耦接於一地端；其中，該第三電晶體之該汲極與該第三電阻之該端耦接於該輸入對並輸出該參考電壓予該輸入對，該第一負溫度係數電 流流經該第三電阻。
  10. 如請求項1所述之能帶隙參考電路，其中該回授電壓放大器包含有：一第二電流鏡，包含有：一第四電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極；以及一第五電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第四電晶體之該閘極；一第六電晶體，包含有一閘極、一汲極及一源極，該閘極用來接收該負溫度係數控制電壓，該汲極耦接於該第四電晶體之該汲極，該源極耦接於一地端；以及一第四電阻，其一端耦接於該第五電晶體之該汲極，另一端耦接於該地端；其中，該第五電晶體之該汲極與該第三電阻之該端耦接於該輸入對並輸出該參考電壓予該輸入對，該第一負溫度係數電流流經該第四電阻。
  11. 如請求項2所述之能帶隙參考電路，其中該至少一轉導放大器中一第一轉導放大器包含有：一第七電晶體，包含有一閘極、一汲極及一源極，該閘極用來接收該正溫度係數控制電壓或該負溫度係數控制電壓，該汲極用來輸出一第二正溫度係數電流或一第二負溫度係數 電流。
  12. 如請求項2所述之能帶隙參考電路，其中該至少一轉導放大器中一第二轉導放大器包含有：一第八電晶體，包含有一閘極、一汲極及一源極，該閘極用來接收該負溫度係數控制電壓；以及一第九電晶體，與該自偏壓轉導運算放大器之一折疊串接式架構中一第十電晶體形成一第三電流鏡，包含有一閘極、一汲極及一源極，該閘極耦接於該第十電晶體之一閘極，該汲極耦接於該第八電晶體之該汲極；其中，該第八電晶體之該汲極所輸出之一電流減去流經該第九電晶體之一電流為一第二正溫度係數電流或一第二負溫度係數電流。
  13. 一種雙輸出自我參考穩壓器(self-referenced regulator)，用於一能帶隙參考(bandgap reference)電路中，包含有：一自偏壓轉導運算放大器(operational transconductance amplifier，OTA)，用來藉由其一輸入對之雙極性接面電晶體(bipolar junction transistor，BJT)之面積差產生一第一正溫度係數電流予該輸入對進行偏壓，並產生一正溫度係數控制電壓與一負溫度係數控制電壓；以及一回授電壓放大器，用來放大該負溫度係數控制電壓，並輸出一參考電壓對該輸入對進行回授，以產生一第一負溫度係 數電流。
  14. 如請求項13所述之雙輸出自我參考穩壓器，其中該自偏壓轉導運算放大器包含有：一第一雙極性接面電晶體，包含有一射極、一基極以及一集極，該射極耦接於一地端；一第二雙極性接面電晶體，其面積為該第一雙極性接面電晶體之一特定倍數，與該第一雙極性接面電晶體形成該輸入對，包含有一射極、一基極以及一集極，該基極耦接於該第一雙極性接面電晶體之該基極；以及一第二電阻，其一端耦接於該第二雙極性接面電晶體之該射極，另一端耦接於該地端；其中，該第一正溫度係數電流流經該第二電阻。
  15. 如請求項14所述之雙輸出自我參考穩壓器，其中該自偏壓轉導運算放大器另包含有：一第一電流鏡，包含有：一第一電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極，該汲極耦接於該第一雙極性接面電晶體之該集極；以及一第二電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第一電晶體之該閘極，該汲極耦接於該第二雙極性接面電晶體之該集極。
  16. 如請求項14所述之雙輸出自我參考穩壓器，其中該第一電晶體之一源閘極電壓差為該正溫度係數控制電壓，而該自偏壓轉導運算放大器之一系統電壓與一輸出電壓之差為該負溫度係數控制電壓。
  17. 如請求項14所述之雙輸出自我參考穩壓器，其中該自偏壓轉導運算放大器具有一折疊串接式(folded cascode)架構。
  18. 如請求項13所述之雙輸出自我參考穩壓器，其中該回授電壓放大器包含有：一第三電晶體，包含有一閘極、一汲極及一源極，該閘極用來接收該負溫度係數控制電壓；以及一第三電阻，其一端耦接於該第三電晶體之該汲極，另一端耦接於一地端；其中，該第三電晶體之該汲極與該第三電阻之該端耦接於該輸入對並輸出該參考電壓予該輸入對，該第一負溫度係數電流流經該第三電阻。
  19. 如請求項13所述之雙輸出自我參考穩壓器，其中該回授電壓放大器包含有：一第二電流鏡，包含有：一第四電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該汲極；以及 一第五電晶體，包含有一閘極、一汲極及一源極，該閘極耦接於該第四電晶體之該閘極；一第六電晶體，包含有一閘極、一汲極及一源極，該閘極用來接收該負溫度係數控制電壓，該汲極耦接於該第四電晶體之該汲極，該源極耦接於一地端；以及一第四電阻，其一端耦接於該第五電晶體之該汲極，另一端耦接於該地端；其中，該第五電晶體之該汲極與該第三電阻之該端耦接於該輸入對並輸出該參考電壓予該輸入對，該第一負溫度係數電流流經該第四電阻。
TW101134414A 2012-09-20 2012-09-20 能帶隙參考電路及其雙輸出自我參考穩壓器 TWI457743B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101134414A TWI457743B (zh) 2012-09-20 2012-09-20 能帶隙參考電路及其雙輸出自我參考穩壓器
US14/016,132 US9213349B2 (en) 2012-09-20 2013-09-01 Bandgap reference circuit and self-referenced regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134414A TWI457743B (zh) 2012-09-20 2012-09-20 能帶隙參考電路及其雙輸出自我參考穩壓器

Publications (2)

Publication Number Publication Date
TW201413414A TW201413414A (zh) 2014-04-01
TWI457743B true TWI457743B (zh) 2014-10-21

Family

ID=50273816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134414A TWI457743B (zh) 2012-09-20 2012-09-20 能帶隙參考電路及其雙輸出自我參考穩壓器

Country Status (2)

Country Link
US (1) US9213349B2 (zh)
TW (1) TWI457743B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379566B2 (en) * 2015-11-11 2019-08-13 Apple Inc. Apparatus and method for high voltage bandgap type reference circuit with flexible output setting
CN105425891A (zh) * 2015-11-19 2016-03-23 苏州市职业大学 零温度系数可调电压基准源
US9582021B1 (en) * 2015-11-20 2017-02-28 Texas Instruments Deutschland Gmbh Bandgap reference circuit with curvature compensation
CN105955388A (zh) * 2016-05-26 2016-09-21 京东方科技集团股份有限公司 一种基准电路
CN106406410B (zh) * 2016-06-21 2018-08-28 西安电子科技大学 一种自偏置结构带隙基准源电路
FR3059492A1 (fr) * 2016-11-29 2018-06-01 Stmicroelectronics (Grenoble 2) Sas Procede et dispositif d'amplification en mode commun autopolarise et autoregule.
TWI667563B (zh) * 2017-04-10 2019-08-01 聯華電子股份有限公司 電壓調節電路
CN107704006B (zh) * 2017-10-10 2022-12-23 杭州百隆电子有限公司 一种电子器件的驱动电路
CN108549454A (zh) * 2018-05-22 2018-09-18 淮阴师范学院 一种低功耗、高精度的基准电压源
CN111427414B (zh) * 2019-01-10 2021-09-07 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法
EP3683649A1 (en) * 2019-01-21 2020-07-22 NXP USA, Inc. Bandgap current architecture optimized for size and accuracy
CN109917843B (zh) * 2019-04-17 2023-09-12 南京芯耐特半导体有限公司 一种自偏置的恒流生成电路结构及恒流生成方法
CN109976425B (zh) * 2019-04-25 2020-10-27 湖南品腾电子科技有限公司 一种低温度系数基准源电路
CN110266281B (zh) * 2019-06-12 2023-05-16 成都华微电子科技股份有限公司 应用于boost电流型电流运算的带隙跨导放大器
CN110865677B (zh) * 2019-12-09 2022-04-19 北京集创北方科技股份有限公司 基准源电路、芯片、电源及电子设备
CN114137294A (zh) * 2020-09-04 2022-03-04 长鑫存储技术有限公司 电压检测电路及电荷泵电路
US11703527B2 (en) 2020-09-04 2023-07-18 Changxin Memory Technologies, Inc. Voltage detection circuit and charge pump circuit
CN112327986B (zh) * 2020-10-29 2021-07-02 电子科技大学 一种基于钳位的带隙基准电压源
CN112230703A (zh) * 2020-10-30 2021-01-15 电子科技大学 一种基于钳位技术的高精度带隙基准电流源
CN112256078B (zh) * 2020-10-30 2021-12-31 电子科技大学 一种正温系数电流源和一种零温度系数电流源
CN114690824B (zh) * 2020-12-25 2024-01-30 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
US11353910B1 (en) 2021-04-30 2022-06-07 Nxp B.V. Bandgap voltage regulator
US11669116B2 (en) 2021-06-23 2023-06-06 Nxp B.V. Low dropout regulator
CN114546019B (zh) * 2021-08-24 2022-12-23 南京航空航天大学 一种温度系数可调的基准电压源
TWI784762B (zh) * 2021-09-07 2022-11-21 立錡科技股份有限公司 電子電路
CN114253338B (zh) * 2021-12-14 2022-10-18 上海富芮坤微电子有限公司 带隙基准电压产生电路
CN115079767A (zh) * 2022-06-28 2022-09-20 汇春科技(成都)有限公司 带隙基准电压源

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804958A (en) * 1997-06-13 1998-09-08 Motorola, Inc. Self-referenced control circuit
US7728574B2 (en) * 2006-02-17 2010-06-01 Micron Technology, Inc. Reference circuit with start-up control, generator, device, system and method including same
TW201104381A (en) * 2009-07-21 2011-02-01 Univ Nat Taipei Technology A proportional to absolute temperature current and voltage of bandgap reference with start-up circuit
TW201111942A (en) * 2009-09-16 2011-04-01 Mediatek Singapore Pte Ltd Voltage reference source and method of providing a reference voltage
TW201124812A (en) * 2010-01-12 2011-07-16 Richtek Technology Corp Fast start-up low-voltage bandgap reference voltage generator
TW201205229A (en) * 2010-07-27 2012-02-01 Alpha Microelectronics Corp Voltage and current reference circuit
TW201222194A (en) * 2010-11-19 2012-06-01 Novatek Microelectronics Corp Reference voltage generation circuit and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524318A (en) * 1984-05-25 1985-06-18 Burr-Brown Corporation Band gap voltage reference circuit
IT1227488B (it) * 1988-11-23 1991-04-12 Sgs Thomson Microelectronics Circuito di riferimento di tensione ad andamento in temperatura linearizzato.
US5381083A (en) * 1992-07-15 1995-01-10 Sharp Kabushiki Kaisha Constant-current power-supply circuit formed on an IC
US5602466A (en) * 1994-02-22 1997-02-11 Motorola Inc. Dual output temperature compensated voltage reference
US6529066B1 (en) * 2000-02-28 2003-03-04 National Semiconductor Corporation Low voltage band gap circuit and method
KR100400304B1 (ko) * 2000-12-27 2003-10-01 주식회사 하이닉스반도체 커런트 미러형의 밴드갭 기준전압 발생장치
TWI228347B (en) * 2004-04-23 2005-02-21 Faraday Tech Corp Bandgap reference circuit
JP2008516328A (ja) 2004-10-08 2008-05-15 フリースケール セミコンダクター インコーポレイテッド 基準回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804958A (en) * 1997-06-13 1998-09-08 Motorola, Inc. Self-referenced control circuit
US7728574B2 (en) * 2006-02-17 2010-06-01 Micron Technology, Inc. Reference circuit with start-up control, generator, device, system and method including same
TW201104381A (en) * 2009-07-21 2011-02-01 Univ Nat Taipei Technology A proportional to absolute temperature current and voltage of bandgap reference with start-up circuit
TW201111942A (en) * 2009-09-16 2011-04-01 Mediatek Singapore Pte Ltd Voltage reference source and method of providing a reference voltage
TW201124812A (en) * 2010-01-12 2011-07-16 Richtek Technology Corp Fast start-up low-voltage bandgap reference voltage generator
TW201205229A (en) * 2010-07-27 2012-02-01 Alpha Microelectronics Corp Voltage and current reference circuit
TW201222194A (en) * 2010-11-19 2012-06-01 Novatek Microelectronics Corp Reference voltage generation circuit and method

Also Published As

Publication number Publication date
TW201413414A (zh) 2014-04-01
US9213349B2 (en) 2015-12-15
US20140077789A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
TWI457743B (zh) 能帶隙參考電路及其雙輸出自我參考穩壓器
JP6347497B2 (ja) 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法
JP4817825B2 (ja) 基準電圧発生回路
JP3519361B2 (ja) バンドギャップレファレンス回路
US9582021B1 (en) Bandgap reference circuit with curvature compensation
US6583667B1 (en) High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
US9122290B2 (en) Bandgap reference circuit
WO2020228456A1 (zh) 一种片上可变增益温度补偿放大器
JPH0618015B2 (ja) 電 流 安 定 化 回 路
WO2007124362A2 (en) Gate leakage insensitive current mirror circuit
KR20100047235A (ko) 기준 전압 발생 회로
JPH01311608A (ja) 電圧電流変換回路
JPH09116350A (ja) Ｏｔａ及びマルチプライヤ
US6717451B1 (en) Precision analog level shifter with programmable options
US20070257655A1 (en) Variable sub-bandgap reference voltage generator
US10651803B2 (en) Transconductance shifted differential difference amplifier
CN116107377A (zh) 生成无源自混频器偏置电压的电路
US7109794B2 (en) Differential gain stage for low voltage supply
US8760220B1 (en) Beta enhanced voltage reference circuit
JP3814256B2 (ja) 交差対構造のトランスコンダクタ
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
US20050231273A1 (en) Low voltage wide ratio current mirror
CN114679040B (zh) 一种限流保护电路
CN103677055B (zh) 能带隙参考电路及其双输出自我参考稳压器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent