CN113110692A - 一种电流镜电路 - Google Patents
一种电流镜电路 Download PDFInfo
- Publication number
- CN113110692A CN113110692A CN202110432677.2A CN202110432677A CN113110692A CN 113110692 A CN113110692 A CN 113110692A CN 202110432677 A CN202110432677 A CN 202110432677A CN 113110692 A CN113110692 A CN 113110692A
- Authority
- CN
- China
- Prior art keywords
- current
- mos transistor
- stage
- output
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种电流镜电路,输入级和输出级均包括一个共源极的MOS管和一个共基级的BJT晶体管,输入级用于接收输入电流Iin,输出级用于提供输出电流Iout;在输入级和输出级之间设置有源级跟随器,源级跟随器用于接收第一电流源I1并为输入级和输出级的MOS管提供偏置电压。本发明能够提高需要大电流却又对输出电容很敏感的电路的性能,且具有结构简单、易于实现的优点,降低了设计时间成本。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种电流镜电路。
背景技术
电流镜能够产生与输入电流成比例的输出电流,同时具有输出阻抗高的特点,因而在模拟电路中常作为电流源而得到广泛应用。最简单的电流镜电路由两个MOS管(金属氧化物半导体场效应晶体管)组成,且电流镜中输出电流与输入电流的比值即镜像比为两MOS管宽长比的比值。在一些驱动电路中需要电流镜提供较大的输出电流,而电流镜较大的输出电流就需要MOS的尺寸足够大,大的MOS尺寸使得电流镜的输出电容也很大。典型的激光器驱动电路为差分输入单端输出的CML(电流模式逻辑)电路,这种电路的不对称性使得电流镜输出电容恶化了这种电路的性能。
为了解决这个问题,通常的办法可以采用两个BJT(双极型晶体管)来代替两个MOS管。与两个MOS管搭建的电流镜相比,因为在需要相同输出电流的情况下,双极型晶体管所需要的尺寸比MOS管更小,所以这种电路能够在得到较大的输出电流的同时实现较小的输出电容。但是两个双极型晶体管搭建的电路存在基极电流的问题,使这种方法的电流镜镜像比的误差相比两个MOS管搭建的电流镜更大。
发明内容
本发明所要解决的技术问题在于针对上述现有技术中的不足,提供一种电流镜电路,能够输出大电流,且不引入大输出电容,同时还要电流复制准确。
本发明采用以下技术方案:
一种电流镜电路,包括输入级和输出级,输入级和输出级均包括一个共源极的MOS管和一个共基级的BJT晶体管,输入级用于接收输入电流Iin,输出级用于提供输出电流Iout;在输入级和输出级之间设置有源级跟随器,源级跟随器用于接收第一电流源I1并为输入级和输出级的MOS管提供偏置电压。
具体的,输入级包括第一双极型晶体管Q1;第一双极型晶体管Q1的发射极连接第一MOS管MN1的漏极;第一双极型晶体管Q1的集电极分两路,一路连接输入电流Iin,另一路经第一节点n1与源级跟随器连接;第一双极型晶体管Q1基极与输出级连接。
进一步的,第一MOS管MN1的源极连接到接地端;第一MOS管MN1的栅极经第二节点n2分别与源级跟随器、输出级和第一电流源I1的一端连接,第一电流源I1的另一端连接接地端;。
具体的,源极跟随器包括第三MOS管MN3,第三MOS管MN3的源极经第二节点n2分别与第一电流源I1的一端,输入级以及输出级连接,第一电流源I1的另一端连接到接地端;第三MOS管MN3的栅极经第一节点n1与输入级连接;第三MOS管MN3的漏极耦合到电源VDD。
具体的,输出级包括第二双极型晶体管Q2,第二双极型晶体管Q2的集电极耦合输出电流Iout;第二双极型晶体管Q2的基极与输入级连接;第二双极型晶体管Q2的发射极与第二MOS管MN2的漏极连接。
进一步的,第二MOS管MN2的源极连接到接地端;第二MOS管MN2的栅极经第二节点n2分别与输入级、源极跟随器和第一电流源I1的一端连接,第一电流源I1的另一端连接到接地端。
进一步的,第二双极型晶体管Q2的集电极电容小于第二MOS管MN2的漏极电容。
具体的,电流镜中输出电流与输入电流的比值为输出级MOS管的宽长比与输入级MOS管的比值。
与现有技术相比,本发明至少具有以下有益效果:
本发明一种电流镜电路,双极性晶体管Q2在流过相同大电流的情况下,双极性晶体管的尺寸比MOS管小得多,通过第二双极性晶体管Q2将输出与第二MOS管隔离,使输出电容由小尺寸的第二双极性晶体管Q2决定,从而实现大的输出电流同时较小的输出电容,能在输出大电流的情况下不引入大输出电容,同时能够电流复制准确。
进一步的,第一双极型晶体管Q1用来模拟输出级的环境,使第一MOS管MN1和第二MOS管MN2工作环境相近,从而电流镜电流复制准确。
进一步的,第一MOS管MN1作为电流镜电路的输入管,为第二MOS管MN2提供偏置电压,因为MOS管栅极电流几乎没有,所以输入电流不会损失,完全进入第一MOS管MN1的漏极,如此建立的第二节点n2电压更加准确,从而电流镜电流复制准确。
进一步的,第三MOS管MN3使第一节点n1永远比第二节点n2的电压高至少一个第三MOS管的阈值电压,保证第一双极性晶体管Q1能工作在放大区,同时第一MOS管MN1能够工作在饱和区。
进一步的,第二双极性晶体管Q2屏蔽了第二MOS管MN2对输出电容的影响,输出电容由第二双极性晶体管Q2决定,在流过相同大电流的情况下,第二双极性晶体管Q2的尺寸比第二MOS管MN2小得多,故电流镜电流输出电容得到减小。
进一步的,第二MOS管MN2与第一MOS管MN1工作环境一样,所以第二MOS管MN2的漏极电流与第一MOS管MN1的漏极电流比例等于它们的尺寸比值,得到输出电流。
进一步的,输出电容由第二双极性晶体管Q2决定,第二双极型晶体管Q2的集电极电容小于第二MOS管MN2的漏极电容,如此相比较于无第二双极型晶体管Q2,输出电容更小。
进一步的,电流复制比例不容易受PVT(工艺、电压、温度)影响,只与其尺寸比值有关。
综上所述,本发明能够提高需要大电流却又对输出电容很敏感的电路的性能,且具有结构简单、易于实现的优点,降低了设计时间成本。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
应当理解,在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解,在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
在附图中示出了根据本发明公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
本发明提供了一种电流镜电路,输入级和输出级均由一个共源极的MOS管和一个共基级的BJT组成,源极跟随器接收第一电流源为MOS管提供偏置电压。电路工作时,输入电流从输入级输入,输出电流从输出级输出,输入电流与输出电流的比例由MOS的尺寸比例决定。本发明能够在输出电流很大的情况下同时实现较小的输出电容,并且不会因为BJT较大的基极电流而降低精确度,充分利用了BJT大电流能力和MOS小栅极电流的特点,能够提高需要大电流却又对输出电容很敏感的电路的性能,且具有结构简单、易于实现的优点,降低了设计时间成本。
请参阅图1,本发明一种电流镜电路,包括输入级、输出级以及源极跟随器;输入级用于接收输入电流,包括一个共源极的第一MOS管MN1和一个共基级的BJT晶体管Q1;输出级用于提供输出电流,包括一个共源极的第二MOS管MN2和一个共基级的BJT晶体管Q2;源级跟随器设置在输入级和输出级之间,用于接收第一电流源I1为MOS管MN1和MN2提供偏置电压。
输入级包括第一双极型晶体管Q1和第一MOS管MN1。
第一双极型晶体管Q1包括发射极、基极和集电极;第一双极型晶体管Q1的发射极连接第一MOS管MN1的漏极;第一双极型晶体管Q1的集电极连接第一节点n1;第一双极型晶体管Q1基极与输出级的第二双极型晶体管Q2的基极连接。
第一MOS管MN1包括源极、栅极和漏极;第一MOS管MN1的源极连接到接地端;第一MOS管MN1的栅极经第二节点n2分别连接第三MOS管MN3的源极、第一电流源I1的一端以及第二MOS管MN2的栅极;第一MOS管MN1的漏极连接到第一双极型晶体管Q1的发射极。
源极跟随器包括第三MOS管MN3。
第三MOS管MN3包括源极、栅极和漏极;第三MOS管MN3的源极经第二节点n2分别与第一MOS管MN1的栅极,第一电流源I1的一端以及第二MOS管MN2的栅极连接,第一电流源I1的另一端连接到接地端;第三MOS管MN3的栅极经第一节点n1与第一双极型晶体管Q1的集电极连接;第三MOS管MN3的漏极耦合到电源VDD。
输出级包括第二双极型晶体管Q2和第二MOS管MN2。
第二双极型晶体管Q2包括发射极、基极和集电极;第二双极型晶体管Q2的集电极耦合Iout以提供输出电流;第二双极型晶体管Q2的基极连接到第一双极型晶体管Q1的基极;第二双极型晶体管Q2的发射极与第二MOS管MN2的漏极连接。
第二MOS管MN2包括源极、栅极和漏极;第二MOS管MN2的源极连接到接地端;第二MOS管MN2的漏极连接到第二NPN双极型晶体管Q2的发射极;第二MOS管MN2的栅极经第二节点n2分别与第一MOS管MN1的栅极、第三MOS管MN3的源极以及第一电流源I1的一端连接,第一电流源I1的另一端连接到接地端。
本发明一种电流镜电路的具体工作过程如下:
基准电流从第一节点n1输入,此电流和偏置电压Bias共同产生第二节点n2电压,又偏置电压Bias使第一MOS管和第二MOS管漏极电压相近,不考虑沟道长度调制的情况下第二MOS管和第一MOS管工作状态相同,第二MOS管漏极输出电流,此电流即输出级电路输出。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在操作过程中,上述电流镜电路经过节点n1接收输入电流Iin并提供输出电流Iout。进一步的,NMOS源极跟随器接收第一电流源I1,并为第一MOS管MN1和第二MOS管MN2建立偏置电压,电流镜中输出电流与输入电流的比值即镜像比为第二MOS管MN2宽长比与第一MOS管MN1的比值。
当需要输出大电流时,需要增大第二MOS管MN2的尺寸,第二MOS管MN2漏极的电容增大。在第二MOS管MN2的漏级连接第二双极型晶体管Q2,相同面积双极型晶体管的电流能力大于MOS管,需要流过相同大电流的情况下,双极型晶体管所需要的面积更小,由此,第二双极型晶体管Q2屏蔽了第二MOS管MN2的漏极电容,电路输出电容为第二双极型晶体管Q2的集电极电容,小于第二MOS管MN2的漏极电容。
图1所示的电流镜电路在输出大电流的情况下具有较小的输出电容且对不会因为BJT较大的基极电流而降低精确度。第一双极型晶体管Q1和第二双极型晶体管Q2的基极电压由外部偏置,输入电流Iin不会流入第一双极型晶体管Q1和第二双极型晶体管Q2的基极。输入电流Iin完全流入第一MOS管MN1,通过第一MOS管MN1和第二MOS管MN2确定输出电流与输入电流的比值即镜像比。
综上所述,本发明一种电流镜电路,在输出大电流的情况下具有较小的输出电容,并且不会因为BJT较大的基极电流而降低精确度,充分利用了双极型晶体管大电流能力和MOS管小栅极电流的特点,能够提高需要大电流却又对输出电容很敏感的电路的性能,且具有结构简单、易于实现的优点,降低了设计时间成本。
以上内容仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明权利要求书的保护范围之内。
Claims (8)
1.一种电流镜电路,其特征在于,包括输入级和输出级,输入级和输出级均包括一个共源极的MOS管和一个共基级的BJT晶体管,输入级用于接收输入电流Iin,输出级用于提供输出电流Iout;在输入级和输出级之间设置有源级跟随器,源级跟随器用于接收第一电流源I1并为输入级和输出级的MOS管提供偏置电压。
2.根据权利要求1所述的电流镜电路,其特征在于,输入级包括第一双极型晶体管Q1;第一双极型晶体管Q1的发射极连接第一MOS管MN1的漏极;第一双极型晶体管Q1的集电极分两路,一路连接输入电流Iin,另一路经第一节点n1与源级跟随器连接;第一双极型晶体管Q1基极与输出级连接。
3.根据权利要求2所述的电流镜电路,其特征在于,第一MOS管MN1的源极连接到接地端;第一MOS管MN1的栅极经第二节点n2分别与源级跟随器、输出级和第一电流源I1的一端连接,第一电流源I1的另一端连接接地端;。
4.根据权利要求1所述的电流镜电路,其特征在于,源极跟随器包括第三MOS管MN3,第三MOS管MN3的源极经第二节点n2分别与第一电流源I1的一端,输入级以及输出级连接,第一电流源I1的另一端连接到接地端;第三MOS管MN3的栅极经第一节点n1与输入级连接;第三MOS管MN3的漏极耦合到电源VDD。
5.根据权利要求1所述的电流镜电路,其特征在于,输出级包括第二双极型晶体管Q2,第二双极型晶体管Q2的集电极耦合输出电流Iout;第二双极型晶体管Q2的基极与输入级连接;第二双极型晶体管Q2的发射极与第二MOS管MN2的漏极连接。
6.根据权利要求5所述的电流镜电路,其特征在于,第二MOS管MN2的源极连接到接地端;第二MOS管MN2的栅极经第二节点n2分别与输入级、源极跟随器和第一电流源I1的一端连接,第一电流源I1的另一端连接到接地端。
7.根据权利要求5所述的电流镜电路,其特征在于,第二双极型晶体管Q2的集电极电容小于第二MOS管MN2的漏极电容。
8.根据权利要求1所述的电流镜电路,其特征在于,电流镜中输出电流与输入电流的比值为输出级MOS管的宽长比与输入级MOS管的比值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110432677.2A CN113110692A (zh) | 2021-04-21 | 2021-04-21 | 一种电流镜电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110432677.2A CN113110692A (zh) | 2021-04-21 | 2021-04-21 | 一种电流镜电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113110692A true CN113110692A (zh) | 2021-07-13 |
Family
ID=76719129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110432677.2A Pending CN113110692A (zh) | 2021-04-21 | 2021-04-21 | 一种电流镜电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113110692A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113741617A (zh) * | 2021-08-03 | 2021-12-03 | 深圳职业技术学院 | 一种基于差分运放控制的电流镜电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124753A (en) * | 1998-10-05 | 2000-09-26 | Pease; Robert A. | Ultra low voltage cascoded current sources |
CN1601894A (zh) * | 2003-09-26 | 2005-03-30 | 罗姆股份有限公司 | 电流镜电路 |
CN201035440Y (zh) * | 2007-03-31 | 2008-03-12 | 华为技术有限公司 | 电流镜 |
CN101409546A (zh) * | 2008-10-10 | 2009-04-15 | 西安理工大学 | Mos管开关电容积分电路 |
CN101558557A (zh) * | 2006-04-19 | 2009-10-14 | 德克萨斯仪器股份有限公司 | 对栅极泄漏不敏感的电流镜电路 |
CN102412784A (zh) * | 2011-11-30 | 2012-04-11 | 中国科学院微电子研究所 | 射级跟随器及采用该射级跟随器的压控振荡器 |
CN203457134U (zh) * | 2013-03-19 | 2014-02-26 | 苏州朗宽电子技术有限公司 | 金属氧化物场效应管和双极性晶体管的混合共源共基电路 |
-
2021
- 2021-04-21 CN CN202110432677.2A patent/CN113110692A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124753A (en) * | 1998-10-05 | 2000-09-26 | Pease; Robert A. | Ultra low voltage cascoded current sources |
CN1601894A (zh) * | 2003-09-26 | 2005-03-30 | 罗姆股份有限公司 | 电流镜电路 |
CN101558557A (zh) * | 2006-04-19 | 2009-10-14 | 德克萨斯仪器股份有限公司 | 对栅极泄漏不敏感的电流镜电路 |
CN201035440Y (zh) * | 2007-03-31 | 2008-03-12 | 华为技术有限公司 | 电流镜 |
CN101409546A (zh) * | 2008-10-10 | 2009-04-15 | 西安理工大学 | Mos管开关电容积分电路 |
CN102412784A (zh) * | 2011-11-30 | 2012-04-11 | 中国科学院微电子研究所 | 射级跟随器及采用该射级跟随器的压控振荡器 |
CN203457134U (zh) * | 2013-03-19 | 2014-02-26 | 苏州朗宽电子技术有限公司 | 金属氧化物场效应管和双极性晶体管的混合共源共基电路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113741617A (zh) * | 2021-08-03 | 2021-12-03 | 深圳职业技术学院 | 一种基于差分运放控制的电流镜电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104238611B (zh) | 电流模带隙基准电流源 | |
US7902912B2 (en) | Bias current generator | |
US10924112B2 (en) | Bandgap reference circuit | |
EP1739517A2 (en) | Semiconductor integrated circuit device | |
CN113110692A (zh) | 一种电流镜电路 | |
CN116232242A (zh) | Ab类输出级的偏置电路以及ab类放大器、芯片和电子设备 | |
CN112583399B (zh) | 一种高精度的模拟乘除法器 | |
US10712762B2 (en) | Semiconductor circuit and semiconductor system | |
CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
JP2644191B2 (ja) | バッファアンプ | |
CN114690842A (zh) | 一种用于偏置双极型晶体管的电流源电路 | |
JP4291658B2 (ja) | カレントミラー回路 | |
KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
CN113589874B (zh) | 无片外电容的线性电源集成电路及无线充电设备 | |
CN112928998B (zh) | 一种双极型晶体管放大器 | |
CN218567926U (zh) | 基准电流温度补偿电路 | |
CN117331397B (zh) | 一种电压跟随电路 | |
CN114006587B (zh) | 一种共模输入电压低于0v的运算放大器 | |
CN112947660B (zh) | 一种电源电压的预处理电路及预处理方法 | |
CN109634346B (zh) | 带隙基准电压电路 | |
US20240176378A1 (en) | Band gap reference circuit under low supply voltage | |
US20050052213A1 (en) | Common mode voltage generation at a differential output of an amplifier | |
CN115963889A (zh) | 基准电流温度补偿电路及基准电流温度补偿控制方法 | |
CN116192071A (zh) | 运算放大电路、线性稳压器、芯片以及电子设备 | |
CN117348676A (zh) | 带隙基准补偿启动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210713 |