CN117348676A - 带隙基准补偿启动电路 - Google Patents
带隙基准补偿启动电路 Download PDFInfo
- Publication number
- CN117348676A CN117348676A CN202311452264.6A CN202311452264A CN117348676A CN 117348676 A CN117348676 A CN 117348676A CN 202311452264 A CN202311452264 A CN 202311452264A CN 117348676 A CN117348676 A CN 117348676A
- Authority
- CN
- China
- Prior art keywords
- circuit
- mos tube
- electrode
- capacitor
- triode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 230000010355 oscillation Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000004088 simulation Methods 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本申请涉及集成电路技术领域,公开一种带隙基准补偿启动电路,其包括:带隙基准电路,用于产生基准电压;启动电路,与带隙基准电路连接,用于在上电过程中,使带隙基准电路自启动;其中,带隙基准电路或启动电路包括用于对电路振荡点进行补偿的电容。通过对带隙基准补偿启动电路进行稳定性分析,发现在慢上下电过程中特别是当电源电压长期处于非正常工作范围时,电路出现振荡。时序仿真发现导致电路不稳定的原因是在高频处引入了右半平面极点。因此,在启动电路或带隙基准电路中添加电容,通过补偿的方式减小所需弥补的电容量,消除了上下电时的振荡现象。且电路不需要添加额外的控制信号。
Description
技术领域
本申请涉及集成电路技术领域,例如涉及一种带隙基准补偿启动电路。
背景技术
随着对芯片高性能高可靠性的要求,带隙电路已成为大多数集成电路中的一个重要组成部分。带隙电路可以产生一个与温度无关的电压,和一个与绝对温度成比例的电流。因此,带隙电路中通常结合两种具有相反温度系数的形式。例如,一个低温度系数的电阻可以通过将一个正温度系数的电阻和一个负温度系数的电阻串联起来,加上适当的权重系数来构造。其中,PN结(p-n junction)上的电压以及双极晶体管的基极和发射极的电压VBE表现为负的温度系数。
然而,慢上下启动电路在上电过程中存在振荡问题,导致带隙基准电压源常常会出现多个简并点,使得电路无法正常工作。相关技术中,采用控制信号控制启动电路的启动时间。例如采用POR模块控制,当电源电压上下电达到或降低到一定电压值时,打开启动电路。从而避免电源电压长时间处于非正常值时,启动电路和带隙基准电路这两个环路造成的振荡现象。
相关技术需要外部的控制信号,才能消除电路环路产生的振荡现象。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。所述概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
本公开实施例提供一种带隙基准补偿启动电路,在没有外部控制信号的情况下,对电路进行补偿,消除上下电时的振荡现象。
在一些实施例中,所述带隙基准补偿启动电路包括:
带隙基准电路,用于产生基准电压;启动电路,与带隙基准电路连接,用于在上电过程中,使带隙基准电路自启动;
其中,带隙基准电路或启动电路包括用于对电路振荡点进行补偿的电容。
本公开实施例提供的带隙基准补偿启动电路,可以实现以下技术效果:
本公开实施例中,对带隙基准补偿启动电路进行稳定性分析,发现在慢上下电过程中特别是当电源电压长期处于非正常工作范围时,电路出现振荡。时序仿真发现导致电路不稳定的原因是在高频处引入了右半平面极点。因此,在启动电路或带隙基准电路中添加用于补偿的电容,通过补偿的方式减小所需弥补的电容量,消除了上下电时的振荡现象。且电路不需要添加额外的控制信号。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1是本公开实施例提供的一个带隙基准补偿启动电路的结构示意图;
图2是本公开实施例提供的一个带隙基准补偿启动电路米勒补偿前的极点分析图;
图3是本公开实施例提供的一个带隙基准补偿启动电路米勒补偿后的极点分析图;
图4是本公开实施例提供的另一个带隙基准补偿启动电路的结构示意图;
图5是本公开实施例提供的一个带隙基准补偿启动电路米勒补偿前后的时序仿真图;
图6是本公开实施例提供的一个带隙基准补偿启动电路米勒补偿前的波特图;
图7是本公开实施例提供的一个带隙基准补偿启动电路米勒补偿后的波特图。
附图标记:
10:启动电路;20:带隙基准电路。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或多个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本公开实施例的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
本公开实施例中,术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例,并非用于限定所指示的装置、元件或组成部分必须具有特定方位,或以特定方位进行构造和操作。并且,上述部分术语除了可以用于表示方位或位置关系以外,还可能用于表示其他含义,例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言,可以根据具体情况理解这些术语在本公开实施例中的具体含义。
另外,术语“设置”、“连接”、“固定”应做广义理解。例如,“连接”可以是固定连接,可拆卸连接,或整体式构造;可以是机械连接,或电连接;可以是直接相连,或者是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言,可以根据具体情况理解上述术语在本公开实施例中的具体含义。
除非另有说明,术语“多个”表示两个或两个以上。
本公开实施例中,字符“/”表示前后对象是一种“或”的关系。例如,A/B表示:A或B。
术语“和/或”是一种描述对象的关联关系,表示可以存在三种关系。例如,A和/或B,表示:A或B,或,A和B这三种关系。
需要说明的是,在不冲突的情况下,本公开实施例中的实施例及实施例中的特征可以相互组合。
目前,常见的启动电路在电路刚接通上电时,可以感应到一个稳定的电压,该电压使启动电路可以运行,并让带隙基准电路有电流流过。当带隙基准电路处于稳定的工作状态时,启动电路就会自动关闭。该过程中,启动电路需要保证快速产生偏置电流以启动电路。即快上电时电路很快摆脱了振荡的电压区间,且通过时序仿真很难观测到振荡情况。然而,在慢上下电过程中可观测到带隙基准电路启动的过程中出现的振荡现象;当电源电压上升或下降到一定值后,且在启动电路关断或带隙电路能正常工作时,振荡现象消失。电路环路出现振荡将导致电路无法正常工作,使得芯片难以实现高性能、高可靠性。
结合图1、4所示,本公开实施例提供一种带隙基准补偿启动电路包括启动电路10和带隙基准电路20。带隙基准电路20,用于产生基准电压。启动电路10,与带隙基准电路20连接,用于在上电过程中,使带隙基准电路20自启动。其中,带隙基准电路20或启动电路10包括用于对电路振荡点进行补偿的电容。为了区分带隙基准电路20和启动电路10中的电容,设定启动电路10包括用于对电路振荡点进行补偿的电容时,电容为第二电容C2;带隙基准电路20包括用于对电路振荡点进行补偿的电容时,电容为第一电容C1。
如前文所述,通过时序仿真电源电压慢上下电,发现电路环路出现振荡。进一步地,结合图2的极点分析仿真,可以明显看到在高频处存在一对右半平面的共轭极点(即标注有**RHP的点),导致电路出现振荡。该极点证明了启动电路振荡的原因是因存在右半平面的极点造成的。故本公开实施例对电路环路进行米勒补偿,其中用于补偿的电容,可以设置于启动电路,或者设置于带隙基准电路。当电容设置于启动电路时,启动电路可消除右半平面极点,带隙基准电路的电压源也就消除了振荡现象。如此,不影响带隙基准电路的正常工作和输出参考电压的准确性。当电容设置于带隙基准电路时,对带隙基准电路进行补偿,带隙基准电路补偿后也可消除右半平面极点,不影响带隙基准电路的正常工作和输出参考电压的准确性。图3中为启动电路补偿后的极点分析,频率内所有极点全部为左半平面极点。
其中,作为一种示例,在时序仿真时,快上电取10ns,慢上电取1ms。这里仅对快慢上电进行举例说明,具体时长可根据需求自行设置。
采用本公开实施例提供的带隙基准补偿启动电路,在启动电路或带隙基准电路中添加用于补偿的电容,通过补偿的方式减小所需弥补的电容量,消除了上下电时的振荡现象。且电路不需要添加额外的控制信号,从电路自身即可消除振荡现象。
结合图1和4,可选地,在启动电路10包括用于补偿的电容的情况下,电容(即第二电容C2)跨接于启动电路10和带隙基准电路20连接点处的启动电路中MOS管的输入端和输出端;或者,在带隙基准电路20包括用于补偿的电容的情况下,电容(即第一电容C1)跨接于启动电路10和带隙基准电路20连接点处的带隙基准电路中MOS管的输入端和输出端。
这里,对用于进行补偿的电容在启动电路和带隙基准电路中的位置进行了限定。电容需要跨接在启动电路和带隙基准电路连接处的任意一个MOS管的输入端和输出端。但跨接于不同的MOS管,对电路环路的影响不同。例如,上电时,如果需要对电容充电,那么该设置位置则会影响电路的上电速度。为了实现快速上电,优先在不影响上电速率的位置设置电容。
可选地,启动电路包括:第四MOS管MP4、第五MOS管MP5、第六MOS管MP6、第七MOS管MN1、第八MOS管MN2和第五电阻R5。其中,第四MOS管MP4,源极连接电源,栅极连接带隙基准带电路20,漏极连接第五电阻R5后接地。第五MOS管MP5,源极连接电源,栅极接地,漏极连接第六MOS管MP6的源极。第六MOS管MP6,源极连接第五MOS管MP5的漏极,栅极接地,漏极连接第七MOS管MN1的漏极。第七MOS管MN1,源极接地,漏极与第六MOS管MP6的漏极连接,栅极连接第五电阻R5后接地。第八MOS管MN2,源极接地,漏极连接带隙基准电路20,栅极与第六MOS管MP6的漏极连接。
这里,在启动电路10上电后,第六MOS管MP6和第五MOS管MP5导通,第八MOS管MN2的栅极电压逐步升高至导通所需电压,以使第八MOS管MN2导通。第四MOS管MP4的栅极电压降低进而导通;第四MOS管MP4导通使所在支路产生电流,第五电阻R5在第七MOS管MN1的栅极产生电压值。在第七MOS管MN1的栅极电压大于阈值电压时,第七MOS管MN1导通,使得第八MOS管MN2的栅极电压降低至小于导通阈值电压。进而,第八MOS管MN2关断,启动电路和带隙基准电路断开。
其中,处于启动电路和带隙基准电路中MOS管有第四MOS管MP4和第八MOS管MN2。故电容可以设置于第四MOS管MP4或第八MOS管MN2的输入和输出的两端。具体地,电容跨接于第四MOS管MP4的栅极和漏极两端,或者跨接于第八MOS管MN2的栅极和漏极两端。
结合图1,可选地,第二电容C2跨接于第四MOS管MP4的栅极和漏极之间;第二电容为用于进行米勒补偿的电容。
如前文所述,当第二电容C2设置于启动电路10时,存在两个设置方式,这里优选设置于第四MOS管的两端。因设置于第八MOS管MN2的两端相当于设置于启动电路和带隙基准电路的连接处,即图1中C点位置。这种情况下,虽然也可解决电路振荡问题。但与设置与第四MOS管的两端相比,在上电过程中,需要对电容充电,在一定程度上延缓了上电时效。此外,在该位置处所需的电容值较大,使得电路面积增大。且当第二电容C2设置于第四MOS管的输入和输出端时,第二电容C2为米勒电容。第二电容对电路环路进行米勒补偿,以使启动电路消除振荡现象。
可选地,第五MOS管MP5和第六MOS管MP6为倒比管,且第七MOS管的下拉能力大于第五MOS管MP5和第六MOS管MP6的上拉能力。
这里,第五MOS管MP5和第六MOS管MP6为倒比管,可以限制电源噪声到偏置电压的耦合。且第五MOS管MP5和第六MOS管MP6提供多的阻值并对电路中的A点充电,当A点达到一定的电压值时,第八MOS管MN2导通,将C点电压拉低,第四MOS管MP4导通。第四MOS管MP4管产生一路电流,通过电阻R5在B点上产生一定的电压值。当B点电压大于第七MOS管MN1的阈值电压时,第七MOS管MN1管导通。因为MN1管的下拉能力大于两个PMOS倒比管MP5、MP6的上拉能力,所以A点电压被拉低,第八MOS管MN2管关断。从而启动电路与基准电压源产生电路完全断开,不影响基准电压源产生电路的正常工作。
可选地,带隙基准电路包括:放大器OPA、三极管、第一MOS管MP1、第二MOS管MP2、第三MOS管MP3、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。
放大器OPA,用于钳位正极输入端和负极输入端的电压。三极管,包括第一三极管QP1和第二三极管QP2。第一三极管QP1和第二三极管QP2的基极和集电极均接地,第一三极管QP1的发射极串接第一电阻R1后连接放大器OPA的正极输入端;第二三极管QP2的发射极连接放大器OPA的负极输入端;第二三极管QP2的发射极、集电极两端并联第三电阻R3。第一MOS管,漏极与放大器OPA的正极输入端连接、且通过第一电阻R1与第一三极管QP1的发射极连接,栅极与放大器OPA的输出端、启动电路连接,源极与电源连接。第二MOS管MP2,漏极与放大器OPA的负极输入端、第二三极管QP2的发射极连接,栅极与放大器OPA的输出端、启动电路连接,源极与电源连接。第三MOS管MP3,漏极通过第四电阻R4接地,栅极与放大器OPA的输出端、启动电路连接,源极与电源连接。其中,第三MOS管MP3和第四电阻R4之间连接点用于输出基准电压;第一三极管QP1和第一电阻R1串联后与第二电阻R2并联。
这里,在第四MOS管MP4的栅极电压降低导通时,第一MOS管MP1、第二MOS管MP2和第三MOS管MP3的栅极电压也同步降低进而导通,使得各个MOS管所在支路导通,进而带隙基准电路导通。且根据前文所述,带隙基准电路中的第一MOS管MP1、第二MOS管MP2、第三MOS管MP3的栅极均于启动电路的输出端连接,故这三个MOS管中任意一个两端可跨接用于进行补偿的电容,以在上下电时,消除振荡。
结合图4,可选地,第一电容C1跨接于第一MOS管MP1或第二MOS管MP2或第三MOS管MP3的栅极和源极之间。
这里,第一电容C1电容跨接于第一MOS管MP1或第二MOS管MP2或第三MOS管MP3的栅极和源极之间。在小信号分析时,电源相等于接地,故第一电容C1跨接于MOS管的栅源极之间。因附图1中具体实施例的第二电容C2可等效为第一电容C1,故第一电容C1接法可参考附图1中具体实施例的第二电容C2。即第一电容C1跨接于第一MOS管MP1或第二MOS管MP2或第三MOS管MP3的栅极和源极之间(即图4中VDD和C点之间),其中,第一电容C1为普通的电容。第一电容C1和附图1中具体实施例的第二电容C2能够实现的效果相同,即均可消除了上下电时的振荡现象。但对应的第一电容C1和第二电容C2的大小有所不同。具体地,假设附图1中具体实施例的跨接于启动电路的第四MOS管MP4的栅极和漏极之间时的第二电容C2大小为CF,且第四MOS管MP4的增益是-A,那么跨接于第一MOS管MP1或第二MOS管MP2或第三MOS管MP3的栅极和源极之间时的第一电容C1的大小则为CF×(1+A)。可见,在相同面积下,设置于第四MOS管MP4的栅极和漏极之间时,第二电容C2的电容值较小。如此,有利于节省电路的面积。
可选地,第一MOS管MP1、第二MOS管MP2和第三MOS管MP3为电流镜管。
在第一MOS管MP1、第二MOS管MP2、第三MOS管MP3为电流镜管,三者尺寸相同的情况下,若忽略MOS管的沟道调制效应,则流过这三个MOS管的电流相等。所以,带隙基准带电路输出的基准电压为:
这里,VT呈正温特性,VBE为负温特征,在电阻R2和R1的比值满足一条件的情况下,正负温特性抵消,故带隙基准电路输出的基准电压与温度无关。
此外,第四MOS管MP4、第一MOS管MP1、第二MOS管MP2和第三MOS管MP3均为电流镜管。这样在第四MOS管MP4导通时,第一MOS管MP1、第二MOS管MP2和第三MOS管MP3同时导通,且产生大的偏置电流。该偏置电流流经上述四个MOS管所在支路,使带隙基准电路导通。此外,电流镜管第一MOS管MP1和第二MOS管MP2的宽长比相等,设定MPi的宽长比为(W/L)MPi,则(W/L)MP1=(W/L)MP2。i=1、2。
可选地,第一三极管QP1和第二三极管QP2的晶体管数量之比为n,n为大于1的整数。
作为一种示例,在PNP晶体管发射结面积为2um×2um的情况下,考虑到匹配性,选择n=8:1。在两个三极管工作在不相等的电流密度下,二者的基极-发射极电压的差值就与绝对温度成正比的特性。
可选地,放大器OPA的输入对管为N型MOS管。
这里,输入对管是指构成放大器的MOS管,该对管为N型MOS管。如此,保证含有双极型晶体管即三极管的支路可以正常工作。
下面结合本公开实施例中的电路图及仿真图,对实施例的效果进行说明。
基于前文分析,选择在启动电路的第四MOS管MP4栅漏端跨接第二电容C2为例进行电路的时序和稳定性分析。图5可以看到对带隙基准补偿启动电路补偿前后,振荡现象的产生和消除。其中,图5最上面为电源VDD上电的时序图,中间为米勒补偿后带隙基准电路输出的基准电压Vref的时序图,最下面为补偿前Vref的时序图(补偿前,黑色块区域为振荡区域)。
这里,选取电源电压为振荡时所对应的电压值,然后对电路环路进行稳定性分析。补偿前(图6对补偿前的电路环路进行稳定性分析),从波特图上可以看到,在中高频时,左半平面极点LHP:增益斜率为-20db/dec变化;相位在极点频率处以-45°变化;右半平面极点RHP:增益斜率为-20db/dec变化,相位在极点频率处以+45°变化。故增益曲线(图6中最下面的曲线)呈下降趋势,即经过了一个极点。而相位曲线(图6中最上面的曲线)呈上升趋势,因此,基于图6可以初步判断存在右半平面的极点。再通过图2极点分析,可以看到存在一对右半平面的共轭极点(即标注有**RHP的点),证明电路环路振荡的原因是因为存在右半平面的极点造成的。
补偿后,图7对补偿后的电路环路进行稳定性分析,从波特图上可以看到中高频处,增益曲线和相位曲线都呈下降趋势。再通过图3极点分析,频率内所有极点全部为左半平面极点。从图5时序图中也可以观察到补偿前后振荡现象的消除,可以证明补偿电容可以消除右半平面极点,采用米勒补偿的方式可以减小所需电容的补偿值。
以上描述和附图充分地示出了本公开的实施例,以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种带隙基准补偿启动电路,其特征在于,包括:
带隙基准电路,用于产生基准电压;
启动电路,与带隙基准电路连接,用于在上电过程中,使带隙基准电路自启动;
其中,带隙基准电路或启动电路包括用于对电路振荡点进行补偿的电容。
2.根据权利要求1所述的电路,其特征在于,
在启动电路包括用于补偿的电容的情况下,电容跨接于启动电路和带隙基准电路连接点处的启动电路中MOS管的输入端和输出端;或者,
在带隙基准电路包括用于补偿的电容的情况下,电容跨接于启动电路和带隙基准电路连接点处的带隙基准电路中MOS管的输入端和输出端。
3.根据权利要求2所述的电路,其特征在于,启动电路包括:
第四MOS管,源极连接电源,栅极连接带隙基准带电路,漏极连接第五电阻后接地;
第五MOS管,源极连接电源,栅极接地;
第六MOS管,源极连接第五MOS管的漏极,栅极接地;
第七MOS管,源极接地,漏极与第六MOS管的漏极连接,栅极连接第五电阻后接地;
第八MOS管,源极接地,漏极连接带隙基准电路,栅极与第六MOS管的漏极连接。
4.根据权利要求3所述的电路,其特征在于,
第二电容跨接于第四MOS管的栅极和漏极之间,第二电容为用于进行米勒补偿的电容。
5.根据权利要求3所述的电路,其特征在于,
第五MOS管和第六MOS管为倒比管,且第七MOS管的下拉能力大于第五MOS管和第六MOS管的上拉能力。
6.根据权利要求2所述的电路,其特征在于,带隙基准电路包括:
放大器,用于钳位正极输入端和负极输入端的电压;
三极管,包括第一三极管和第二三极管;第一三极管和第二三极管的基极和集电极均接地,第一三极管的发射极串接第一电阻后连接放大器的正极输入端;第二三极管的发射极连接放大器的负极输入端;第二三极管的发射极、集电极两端并联第三电阻;
第一MOS管,漏极与放大器的正极输入端连接、且通过第一电阻与第一三极管的发射极连接,栅极与放大器的输出端、启动电路连接,源极与电源连接;
第二MOS管,漏极与放大器的负极输入端、第二三极管的发射极连接,栅极与放大器的输出端、启动电路连接,源极与电源连接;
第三MOS管,漏极通过第四电阻接地,栅极与放大器的输出端、启动电路连接,源极与电源连接;
其中,第三MOS管和第四电阻之间连接点处用于输出基准电压;第一三极管和第一电阻串联后与第二电阻并联。
7.根据权利要求6所述的电路,其特征在于,
第一电容跨接于第一MOS管或第二MOS管或第三MOS的栅极和源极之间,第一电容为用于补偿的电容。
8.根据权利要求6所述的电路,其特征在于,
第一MOS管、第二MOS管和第三MOS管为电流镜管。
9.根据权利要求6所述的电路,其特征在于,
第一三极管和第二三极管的晶体管数量之比为n,n为大于1的整数。
10.根据权利要求6所述的电路,其特征在于,
放大器的输入对管为N型MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311452264.6A CN117348676A (zh) | 2023-11-02 | 2023-11-02 | 带隙基准补偿启动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311452264.6A CN117348676A (zh) | 2023-11-02 | 2023-11-02 | 带隙基准补偿启动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117348676A true CN117348676A (zh) | 2024-01-05 |
Family
ID=89364831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311452264.6A Pending CN117348676A (zh) | 2023-11-02 | 2023-11-02 | 带隙基准补偿启动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117348676A (zh) |
-
2023
- 2023-11-02 CN CN202311452264.6A patent/CN117348676A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3759513B2 (ja) | バンドギャップ基準回路 | |
KR100790476B1 (ko) | 저전압 밴드갭 기준전압 발생기 | |
US9882558B1 (en) | Power-on reset circuit | |
US7692481B2 (en) | Band-gap reference voltage generator for low-voltage operation and high precision | |
KR20100077271A (ko) | 기준전압 발생회로 | |
JP2008524962A (ja) | 電圧補償及び温度補償されたrc発振回路 | |
KR20100077272A (ko) | 기준전압 발생회로 | |
JP2007524944A (ja) | Cmos定電圧発生器 | |
WO2009118267A1 (en) | A bias current generator | |
KR101733157B1 (ko) | 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로 | |
JP2004086750A (ja) | バンドギャップ回路 | |
CN109976437B (zh) | 双极npn型带隙基准电压电路 | |
US7642840B2 (en) | Reference voltage generator circuit | |
CN114265462B (zh) | 一种带隙基准、芯片、电子器件及电子设备 | |
CN104375545A (zh) | 带隙参考电压电路与其电子装置 | |
US9568933B2 (en) | Circuit and method for generating a bandgap reference voltage | |
CN108418573B (zh) | 电源采样电路及包括其的零功耗上电复位电路 | |
CN117348676A (zh) | 带隙基准补偿启动电路 | |
JP6045148B2 (ja) | 基準電流発生回路および基準電圧発生回路 | |
CN214851134U (zh) | 一种双向幅值限制的单管脚晶体振荡器电路 | |
CN106571797B (zh) | 上电复位(por)电路 | |
CN115599157A (zh) | 参考电源产生器与电路系统 | |
CN113110692A (zh) | 一种电流镜电路 | |
CN114690842A (zh) | 一种用于偏置双极型晶体管的电流源电路 | |
JP4167122B2 (ja) | 基準電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |