JP2634685B2 - 半導体装置の電圧降下回路 - Google Patents
半導体装置の電圧降下回路Info
- Publication number
- JP2634685B2 JP2634685B2 JP2196750A JP19675090A JP2634685B2 JP 2634685 B2 JP2634685 B2 JP 2634685B2 JP 2196750 A JP2196750 A JP 2196750A JP 19675090 A JP19675090 A JP 19675090A JP 2634685 B2 JP2634685 B2 JP 2634685B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- voltage drop
- voltage
- potential difference
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title description 10
- 239000000969 carrier Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/463—Sources providing an output which depends on temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
【産業上の利用分野】 この発明は半導体装置の電圧降下回路に関する。
従来の半導体装置の電圧降下回路としては、例えば、
第４図に示すようなものがある。この電圧降下回路は、
電源（電位Vcc）とグランドとの間に抵抗R11,nチャネル
型トランジスタNT11,NT12およびNT13を順に接続して、
抵抗R11とトランジスタNT11との接続点から各トランジ
スタNT11,NT12,NT13のしきい値Vthの和を基準電圧Vref
として取り出している。なお、各トランジスタNT11,NT
12,NT13のゲートは、各トランジスタの電源側の端子に
接続されている。一方、電源（電位Vcc）と負荷Ｚとの
間にｐチャネル型トランジスタPT11を接続している。そ
して、上記基準電圧Vrefを差動増幅器OP11の反転（−）
入力とする一方、負荷Ｚ側の端子T11に生じる降下電圧V
intを非反転（＋）入力として、差動増幅器OP11によっ
て電位差（Vint−Vref）が略ゼロとなるようにｐチャネ
ル型トランジスタPT11のコンダクタンスを制御してい
る。これにより、電源電圧Vccや負荷Ｚにはほとんど依
存せず、上記基準電圧Vrefすなわち各トランジシスタNT
11,NT12,NT13のしきい値Vthの和に略等しい大きさの降
下電圧Vintを発生している。
第４図に示すようなものがある。この電圧降下回路は、
電源（電位Vcc）とグランドとの間に抵抗R11,nチャネル
型トランジスタNT11,NT12およびNT13を順に接続して、
抵抗R11とトランジスタNT11との接続点から各トランジ
スタNT11,NT12,NT13のしきい値Vthの和を基準電圧Vref
として取り出している。なお、各トランジスタNT11,NT
12,NT13のゲートは、各トランジスタの電源側の端子に
接続されている。一方、電源（電位Vcc）と負荷Ｚとの
間にｐチャネル型トランジスタPT11を接続している。そ
して、上記基準電圧Vrefを差動増幅器OP11の反転（−）
入力とする一方、負荷Ｚ側の端子T11に生じる降下電圧V
intを非反転（＋）入力として、差動増幅器OP11によっ
て電位差（Vint−Vref）が略ゼロとなるようにｐチャネ
ル型トランジスタPT11のコンダクタンスを制御してい
る。これにより、電源電圧Vccや負荷Ｚにはほとんど依
存せず、上記基準電圧Vrefすなわち各トランジシスタNT
11,NT12,NT13のしきい値Vthの和に略等しい大きさの降
下電圧Vintを発生している。
ところで、上記各トランジスタNT11,NT12,NT13のしき
い値Vthは製造上のばらつきにより大きく変化する。こ
のため、上記電圧降下回路は降下電圧Vintが製造上のば
らつきにより大きく変化するという問題がある。 また、第３図に示すように、上記しきい値Vthは低温
になるにつれて大きくなり、したがって、降下電圧Vint
も低温になると大きくなる。このため、ゲート長１μｍ
以下の微細MOSトランジスタが負Z1となる場合に、微細M
OSトランジスタの信頼性に悪影響を及ぼすという問題が
ある。すなわち、微細MOSトランジスタは、ゲート長が
短いため電界が強くホットキャリア（信頼性を損なう）
原因となる）が発生し易い状態となっている。このホッ
トキャリアは、電界が強いほど、また、低温ほど発生し
易いものである。上記電圧降下回路は低温になるにつれ
て降下電圧Vintが大きくなるため、このホットキャリア
の発生を加速する結果となり、微細MOSトランジスタの
信頼性に悪影響を及ぼすのである。 そこで、この発明の目的は、降下電圧が製造ばらつき
による影響を受けにくく、しかも、負荷となる微細MOS
トランジスタの信頼性を損なうようなことがない半導体
装置の電圧降下回路を提供することにある。
い値Vthは製造上のばらつきにより大きく変化する。こ
のため、上記電圧降下回路は降下電圧Vintが製造上のば
らつきにより大きく変化するという問題がある。 また、第３図に示すように、上記しきい値Vthは低温
になるにつれて大きくなり、したがって、降下電圧Vint
も低温になると大きくなる。このため、ゲート長１μｍ
以下の微細MOSトランジスタが負Z1となる場合に、微細M
OSトランジスタの信頼性に悪影響を及ぼすという問題が
ある。すなわち、微細MOSトランジスタは、ゲート長が
短いため電界が強くホットキャリア（信頼性を損なう）
原因となる）が発生し易い状態となっている。このホッ
トキャリアは、電界が強いほど、また、低温ほど発生し
易いものである。上記電圧降下回路は低温になるにつれ
て降下電圧Vintが大きくなるため、このホットキャリア
の発生を加速する結果となり、微細MOSトランジスタの
信頼性に悪影響を及ぼすのである。 そこで、この発明の目的は、降下電圧が製造ばらつき
による影響を受けにくく、しかも、負荷となる微細MOS
トランジスタの信頼性を損なうようなことがない半導体
装置の電圧降下回路を提供することにある。
上記目的を達成するために、この発明の半導体装置の
電圧降下回路は、ウエル領域の表面に、上記ウエル領域
とそれぞれPN接合を形成する小面積の第１の領域および
大面積の第２の領域を設け、上記各PN接合に通電して上
記第1,第２の領域間に各PN接合の特性に基づく正の温度
係数を持つ電位差を生じさせるように、上記ウエル領域
と第1,第２の領域とを電源，グランド間に接続し、上記
第１の領域が接続された非反転側入力端子と上記第２の
領域が接続された反転側入力端子とを有し、これらの入
力端子間の電位差を差動増幅して降下電圧を発生させる
差動増幅器を備えたことを特徴としている。
電圧降下回路は、ウエル領域の表面に、上記ウエル領域
とそれぞれPN接合を形成する小面積の第１の領域および
大面積の第２の領域を設け、上記各PN接合に通電して上
記第1,第２の領域間に各PN接合の特性に基づく正の温度
係数を持つ電位差を生じさせるように、上記ウエル領域
と第1,第２の領域とを電源，グランド間に接続し、上記
第１の領域が接続された非反転側入力端子と上記第２の
領域が接続された反転側入力端子とを有し、これらの入
力端子間の電位差を差動増幅して降下電圧を発生させる
差動増幅器を備えたことを特徴としている。
各PN接合に通電した場合、PN接合の電流−電圧特性か
ら、第1,第２の領域間に生じる電位差は、第1,第２の領
域間の面積比に比例し、また、正の温度係数を持つ。し
たがって、この電位差を基準として発生させた降下電圧
は、一定温度のもとでは第1,第２の領域の面積比すなわ
ちパターンによって定まり、従来に比して製造ばらつき
の影響を受けにくくなる。また、上記電位差は正の温度
係数を持つので、差動増幅器が上記第１の領域が接続さ
れた非反転側入力端子と上記第２の領域が接続された反
転側入力端子との間の電位差を差動増幅したとき、正の
温度係数を持つ降下電圧が得られる。したがって、ホッ
トキャリアの発生を加速することがなく、負荷となる微
細MOSトランジスタの信頼性を損なうことがない。 なお、上記第1,第２の領域間に生じる電位差は通常レ
ベルの通電電流ではせいぜい0.1V程度にすぎないが、差
動増幅することによって実用レベルの降下電圧が得られ
る。しかも、接続電位を基準とする降下電圧が得られ
る。
ら、第1,第２の領域間に生じる電位差は、第1,第２の領
域間の面積比に比例し、また、正の温度係数を持つ。し
たがって、この電位差を基準として発生させた降下電圧
は、一定温度のもとでは第1,第２の領域の面積比すなわ
ちパターンによって定まり、従来に比して製造ばらつき
の影響を受けにくくなる。また、上記電位差は正の温度
係数を持つので、差動増幅器が上記第１の領域が接続さ
れた非反転側入力端子と上記第２の領域が接続された反
転側入力端子との間の電位差を差動増幅したとき、正の
温度係数を持つ降下電圧が得られる。したがって、ホッ
トキャリアの発生を加速することがなく、負荷となる微
細MOSトランジスタの信頼性を損なうことがない。 なお、上記第1,第２の領域間に生じる電位差は通常レ
ベルの通電電流ではせいぜい0.1V程度にすぎないが、差
動増幅することによって実用レベルの降下電圧が得られ
る。しかも、接続電位を基準とする降下電圧が得られ
る。
以下、この発明の半導体装置の電圧降下回路を図示の
実施例により詳細に説明する。 第１図に示すように、この電圧降下回路は、電源（電
位Vcc）とグランドとの間に直列に接続されたプルアッ
プ抵抗R3およびダイオードD1と、同じく電源（電位Vc
c）とグランドとの間に直列に接続されたプルアップ抵
抗R4およびダイオードD2を備えている。また、作動増幅
器OP1と、差動増幅器OP2と、電源（電位Vcc）と負荷Ｚ
との間に接続されたｐチャネル型トランジスタT1を備え
ている。上記プルアップ抵抗R3,R4は、ダイオードD1,ダ
イオードD2に略等しい電流が流れるように略等しい大き
さとなっている。ダイオードD1,D2は、それぞれn-型ウ
エル領域W1,W2の表面に第１のｐ型領域P1,第２のｐ型領
域P2を設けて構成されている。ｐ型領域P1,p型領域P2は
それぞれプルアップ抵抗R3,R4に接続されており、ｐ型
領域P1よりもｐ型領域P2の方が面積大となっている。し
たがって、プルアップ抵抗R3とダイオードD3との接続点
T1の電位Vref1よりもプルアップ抵抗R4とダイオードD4
との接続点T2の電位Vref2の方がわずかに（0.1V程度）
低くなっている。なお、ウエル領域W1,W2はそれぞれグ
ランドに接続されており、いずれもp-型の基板SUB上に
形成されている。基板SUBもグランド電位となってい
る。上記プルアップ抵抗R3とダイオードD1との接続点T1
はそのまま差動増幅器OP1の非反転（＋）側の入力端子
に接続される一方、プルアップ抵抗R44とダイオードD2
との接続点T2は入力抵抗R1を介して差動増幅器OP1の反
転（−）側の入力端子に接続されている。また、差動増
幅器OP1の出力端子T3は帰還抵抗R2を介して上記反転
（−）側の入力端子につながっている。これにより、差
動増幅器OP1は、入力抵抗R1,帰還抵抗R2の比で定められ
る利得でもって接続点T1,T2間の電位差（Vref1−Vre
f2）を増幅して、接地電位を基準とする基準電圧Vrefを
発生させる。なお、基準電圧Vrefの大きさは発生すべき
降下電圧Vintと同じ値に設定されている。差動増幅器OP
2は、ｐチャネル型トランジスタPT1のコンダクタンスを
制御して、負荷Ｚ側の端子T4に上記基準電圧Vrefに略等
しい降下電圧Vintを発生させる。すなわち、基準電圧Vr
efを反転（−）入力として受ける一方、降下電圧Vintを
非反転（＋）入力として受けて、電位差（Vint−Vref）
が略ゼロとなるように制御を行う。したがって、負荷Ｚ
の変動にかかわらず、常に基準電圧Vrefに等しい降下電
圧Vintが得られる。 このように、この電圧降下回路は、ダイオードD1,D2
にそれぞれ通電して電位差（Vref1−Vref2）を発生させ
て、この電位差に比例する基準電圧Vrefを発生させ、さ
らにこの基準電圧Vrefと略等しい大きさの降下電圧Vint
を発生させている。ここで、上記電位差（Vref1−Vre
f2）は、ダイオードの電流−電圧特性からｐ型領域P1,p
型領域P2の面積比に比例し、また、第２図に示すように
正の温度係数を持っている。したがって、上記降下電圧
Vintは、一定温度のもとではｐ型領域P1,p型領域P2の面
積比すなわちパターンによって定まり、従来に比して製
造ばらつきの影響を受けにくくなる。また、上記電位差
（Vref1−Vref2）は正の温度係数を持つので、正の温度
係数を持つ降下電圧Vintを得ることができる。したがっ
て、負荷Ｚが微細MOSトランジスタからなる場合であっ
ても、ホットキャリアの発生を加速するようなことがな
く、その信頼性を損なうことがない。
実施例により詳細に説明する。 第１図に示すように、この電圧降下回路は、電源（電
位Vcc）とグランドとの間に直列に接続されたプルアッ
プ抵抗R3およびダイオードD1と、同じく電源（電位Vc
c）とグランドとの間に直列に接続されたプルアップ抵
抗R4およびダイオードD2を備えている。また、作動増幅
器OP1と、差動増幅器OP2と、電源（電位Vcc）と負荷Ｚ
との間に接続されたｐチャネル型トランジスタT1を備え
ている。上記プルアップ抵抗R3,R4は、ダイオードD1,ダ
イオードD2に略等しい電流が流れるように略等しい大き
さとなっている。ダイオードD1,D2は、それぞれn-型ウ
エル領域W1,W2の表面に第１のｐ型領域P1,第２のｐ型領
域P2を設けて構成されている。ｐ型領域P1,p型領域P2は
それぞれプルアップ抵抗R3,R4に接続されており、ｐ型
領域P1よりもｐ型領域P2の方が面積大となっている。し
たがって、プルアップ抵抗R3とダイオードD3との接続点
T1の電位Vref1よりもプルアップ抵抗R4とダイオードD4
との接続点T2の電位Vref2の方がわずかに（0.1V程度）
低くなっている。なお、ウエル領域W1,W2はそれぞれグ
ランドに接続されており、いずれもp-型の基板SUB上に
形成されている。基板SUBもグランド電位となってい
る。上記プルアップ抵抗R3とダイオードD1との接続点T1
はそのまま差動増幅器OP1の非反転（＋）側の入力端子
に接続される一方、プルアップ抵抗R44とダイオードD2
との接続点T2は入力抵抗R1を介して差動増幅器OP1の反
転（−）側の入力端子に接続されている。また、差動増
幅器OP1の出力端子T3は帰還抵抗R2を介して上記反転
（−）側の入力端子につながっている。これにより、差
動増幅器OP1は、入力抵抗R1,帰還抵抗R2の比で定められ
る利得でもって接続点T1,T2間の電位差（Vref1−Vre
f2）を増幅して、接地電位を基準とする基準電圧Vrefを
発生させる。なお、基準電圧Vrefの大きさは発生すべき
降下電圧Vintと同じ値に設定されている。差動増幅器OP
2は、ｐチャネル型トランジスタPT1のコンダクタンスを
制御して、負荷Ｚ側の端子T4に上記基準電圧Vrefに略等
しい降下電圧Vintを発生させる。すなわち、基準電圧Vr
efを反転（−）入力として受ける一方、降下電圧Vintを
非反転（＋）入力として受けて、電位差（Vint−Vref）
が略ゼロとなるように制御を行う。したがって、負荷Ｚ
の変動にかかわらず、常に基準電圧Vrefに等しい降下電
圧Vintが得られる。 このように、この電圧降下回路は、ダイオードD1,D2
にそれぞれ通電して電位差（Vref1−Vref2）を発生させ
て、この電位差に比例する基準電圧Vrefを発生させ、さ
らにこの基準電圧Vrefと略等しい大きさの降下電圧Vint
を発生させている。ここで、上記電位差（Vref1−Vre
f2）は、ダイオードの電流−電圧特性からｐ型領域P1,p
型領域P2の面積比に比例し、また、第２図に示すように
正の温度係数を持っている。したがって、上記降下電圧
Vintは、一定温度のもとではｐ型領域P1,p型領域P2の面
積比すなわちパターンによって定まり、従来に比して製
造ばらつきの影響を受けにくくなる。また、上記電位差
（Vref1−Vref2）は正の温度係数を持つので、正の温度
係数を持つ降下電圧Vintを得ることができる。したがっ
て、負荷Ｚが微細MOSトランジスタからなる場合であっ
ても、ホットキャリアの発生を加速するようなことがな
く、その信頼性を損なうことがない。
以上よりも明らかなように、この発明の半導体装置の
電圧降下回路によれば、一定温度のもとでは第1,第２の
領域の面積比によって降下電圧を定めることができ、降
下電圧が製造ばらつきの影響を受けにくくすることがで
きる。しかも、正の温度係数を持つ降下電圧を得ること
ができ、負荷となる微細MOSトランジスタの信頼性を損
なうのを防止することができる。
電圧降下回路によれば、一定温度のもとでは第1,第２の
領域の面積比によって降下電圧を定めることができ、降
下電圧が製造ばらつきの影響を受けにくくすることがで
きる。しかも、正の温度係数を持つ降下電圧を得ること
ができ、負荷となる微細MOSトランジスタの信頼性を損
なうのを防止することができる。
第１図はこの発明の一実施例の半導体装置の電圧降下回
路の構成を示す図、第２図は上記電圧降下回路のダイオ
ードに通電して生じた電位差の温度依存性を示す図、第
３図は従来の半導体装置の電圧降下回路のしきい値の温
度依存性を示す図、第４図は従来の半導体装置の電圧降
下回路の構成を示す図である。 D1,D2……ダイオード、OP1,OP2……差動増幅器、P1,P2
……ｐ型領域、 PT1……ｐチャネル型トランジスタ、R1……入力抵抗、R
2……帰還抵抗、 R3,R4……プルアップ抵抗、SUB……基板、T1,T2……接
続点、T3……出力端子、 T4……端子、W1,W2……ウエル領域、Ｚ……負荷。
路の構成を示す図、第２図は上記電圧降下回路のダイオ
ードに通電して生じた電位差の温度依存性を示す図、第
３図は従来の半導体装置の電圧降下回路のしきい値の温
度依存性を示す図、第４図は従来の半導体装置の電圧降
下回路の構成を示す図である。 D1,D2……ダイオード、OP1,OP2……差動増幅器、P1,P2
……ｐ型領域、 PT1……ｐチャネル型トランジスタ、R1……入力抵抗、R
2……帰還抵抗、 R3,R4……プルアップ抵抗、SUB……基板、T1,T2……接
続点、T3……出力端子、 T4……端子、W1,W2……ウエル領域、Ｚ……負荷。
Claims (1)
- 【請求項１】ウエル領域の表面に、上記ウエル領域とそ
れぞれPN接合を形成する小面積の第１の領域および大面
積の第２の領域を設け、 上記各PN接合に通電して上記第1,第２の領域間に各PN接
合の特性に基づく正の温度係数を持つ電位差を生じさせ
るように、上記ウエル領域と第1,第２の領域とを電源，
グランド間に接続し、 上記第１の領域が接続された非反転側入力端子と上記第
２の領域が接続された反転側入力端子とを有し、これら
の入力端子間の電位差を差動増幅して降下電圧を発生さ
せる差動増幅器を備えたことを特徴とする半導体装置の
電圧降下回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196750A JP2634685B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の電圧降下回路 |
| US07/735,033 US5239256A (en) | 1990-07-24 | 1991-07-24 | Reference voltage generating circuit for a semiconductor device formed in a semiconductor substrate which generates a reference voltage with a positive temperature coefficient |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196750A JP2634685B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の電圧降下回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0481912A JPH0481912A (ja) | 1992-03-16 |
| JP2634685B2 true JP2634685B2 (ja) | 1997-07-30 |
Family
ID=16362990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196750A Expired - Fee Related JP2634685B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体装置の電圧降下回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5239256A (ja) |
| JP (1) | JP2634685B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3238526B2 (ja) * | 1992-06-10 | 2001-12-17 | 松下電器産業株式会社 | 基準電位発生回路とそれを用いた半導体集積回路 |
| US5428287A (en) * | 1992-06-16 | 1995-06-27 | Cherry Semiconductor Corporation | Thermally matched current limit circuit |
| KR940017214A (ko) * | 1992-12-24 | 1994-07-26 | 가나이 쓰토무 | 기준전압 발생회로 |
| GB9314262D0 (en) * | 1993-07-09 | 1993-08-18 | Sgs Thomson Microelectronics | A multistandard ac/dc converter embodying mains voltage detection |
| WO1995027938A1 (en) * | 1994-04-08 | 1995-10-19 | Philips Electronics N.V. | Reference voltage source for biassing a plurality of current source transistors with temperature-compensated current supply |
| US5703476A (en) * | 1995-06-30 | 1997-12-30 | Sgs-Thomson Microelectronics, S.R.L. | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator |
| DE69518977T2 (de) * | 1995-06-30 | 2001-03-22 | Stmicroelectronics S.R.L., Agrate Brianza | Referenzspannungsgenerator mit Dual-Slope Temperaturcharakteristik für einen Spannungsregler von einem Kraftfahrzeugwechselstromerzeuger |
| US6683489B1 (en) * | 2001-09-27 | 2004-01-27 | Applied Micro Circuits Corporation | Methods and apparatus for generating a supply-independent and temperature-stable bias current |
| JP5003754B2 (ja) * | 2007-03-29 | 2012-08-15 | 富士通株式会社 | 基準電圧生成回路 |
| JP6083421B2 (ja) * | 2014-08-28 | 2017-02-22 | 株式会社村田製作所 | バンドギャップ基準電圧回路 |
| DE102016114878A1 (de) * | 2016-08-11 | 2018-02-15 | Infineon Technologies Ag | Referenzspannungserzeugung |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518929A (en) * | 1978-07-26 | 1980-02-09 | Citizen Watch Co Ltd | Electronic watch |
| JPH0237047Y2 (ja) * | 1980-12-16 | 1990-10-08 | ||
| JPS57197622A (en) * | 1981-05-29 | 1982-12-03 | Canon Inc | Circuit for driving coil current |
| DD203415A1 (de) * | 1981-11-17 | 1983-10-19 | Th Otto Von Guericke | Schaltungsanordnung mit fallender spannungs-temperatur-charakteristik |
| CH661600A5 (fr) * | 1985-01-17 | 1987-07-31 | Centre Electron Horloger | Source de tension de reference. |
| FR2596931B1 (fr) * | 1986-04-04 | 1993-03-26 | Thomson Csf | Multiplicateur de tension continue pouvant etre integre a une structure semi-conductrice |
| GB2198559B (en) * | 1986-12-09 | 1990-09-12 | Stc Plc | Voltage reference circuit |
| JPS63258108A (ja) * | 1987-04-15 | 1988-10-25 | Victor Co Of Japan Ltd | 基準電圧源 |
| JP2773798B2 (ja) * | 1987-05-01 | 1998-07-09 | アルプス電気株式会社 | フロッピーディスク用磁気ヘッドおよびその製造方法 |
| JPH0245909A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| GB2222884A (en) * | 1988-09-19 | 1990-03-21 | Philips Electronic Associated | Temperature sensing circuit |
-
1990
- 1990-07-24 JP JP2196750A patent/JP2634685B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-24 US US07/735,033 patent/US5239256A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5239256A (en) | 1993-08-24 |
| JPH0481912A (ja) | 1992-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531857B2 (en) | Low voltage bandgap reference circuit | |
| US4839535A (en) | MOS bandgap voltage reference circuit | |
| US6799889B2 (en) | Temperature sensing apparatus and methods | |
| JP3586073B2 (ja) | 基準電圧発生回路 | |
| US5039878A (en) | Temperature sensing circuit | |
| US4263519A (en) | Bandgap reference | |
| US4714872A (en) | Voltage reference for transistor constant-current source | |
| US4450367A (en) | Delta VBE bias current reference circuit | |
| US7088085B2 (en) | CMOS bandgap current and voltage generator | |
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US5229711A (en) | Reference voltage generating circuit | |
| JP2592234B2 (ja) | 半導体装置 | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| NL9100684A (nl) | Referentiespanningsopwekkingsketen van een halfgeleidergeheugeneenheid. | |
| US6208187B1 (en) | Comparator circuit with built-in hysteresis offset | |
| JP2634685B2 (ja) | 半導体装置の電圧降下回路 | |
| TW200409910A (en) | Temperature sensing apparatus and methods | |
| US4158804A (en) | MOSFET Reference voltage circuit | |
| US9489000B2 (en) | Use of a thermistor within a reference signal generator | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| US4931718A (en) | CMOS voltage reference | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US4602207A (en) | Temperature and power supply stable current source | |
| KR940005510B1 (ko) | 기준전류 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |