JP6083421B2 - バンドギャップ基準電圧回路 - Google Patents
バンドギャップ基準電圧回路 Download PDFInfo
- Publication number
- JP6083421B2 JP6083421B2 JP2014174415A JP2014174415A JP6083421B2 JP 6083421 B2 JP6083421 B2 JP 6083421B2 JP 2014174415 A JP2014174415 A JP 2014174415A JP 2014174415 A JP2014174415 A JP 2014174415A JP 6083421 B2 JP6083421 B2 JP 6083421B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- reference voltage
- anode
- operational amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
Description
本発明は、バンドギャップ基準電圧回路に関する。
温度依存性の低い基準電圧を生成する回路として、バンドギャップ基準電圧回路が知られている（例えば、特許文献１）。
図４は、バンドギャップ基準電圧回路の一般的な構成を示す図である。バンドギャップ基準電圧回路４００は、オペアンプ１１０、抵抗１２０〜１２２、及びダイオード１３０，１３１を含む。
抵抗１２０は、一端がオペアンプ１１０の出力端子と電気的に接続され、他端がオペアンプ１１０の非反転入力端子と電気的に接続されている。抵抗１２１は、一端がオペアンプ１１０の出力端子と電気的に接続され、他端がオペアンプ１１０の反転入力端子と電気的に接続されている。ダイオード１３０は、アノードがオペアンプ１１０の非反転入力端子と電気的に接続され、カソードが接地されている。抵抗１２２は、一端がオペアンプ１１０の反転入力端子と電気的に接続され、他端がダイオード１３１のアノードと電気的に接続されている。ダイオード１３１のカソードは接地されている。なお、ダイオード１３１のサイズは、ダイオード１３０のサイズのｍ倍である。
バンドギャップ基準電圧回路４００においては、オペアンプ１１０の出力端子からバンドギャップ基準電圧ＶBGが出力される。
バンドギャップ基準電圧回路４００から出力されるバンドギャップ基準電圧ＶBGは、以下のように計算することができる。
オペアンプ１１０の非反転入力端子と反転入力端子とのイマジナリショートにより、非反転入力端子の電圧ＶAと反転入力端子の電圧ＶBとの間には、次式（１）の関係が成立する。
ＶA＝ＶB ・・・（１）
ＶA＝ＶB ・・・（１）
ダイオードの順方向電圧ＶFは、次式（２）で表される。
ＶF＝ＶT×ｌｎ（Ｉ／ＩS＋１） ・・・（２）
ＶF＝ＶT×ｌｎ（Ｉ／ＩS＋１） ・・・（２）
ここで、ＶTは熱電圧ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度、ｑは電気素量）、Ｉは順方向電流、ＩSは逆方向飽和電流である。
なお、逆方向飽和電流ＩSは、順方向飽和電流Ｉと比較して非常に小さいため、式（２）は、次式（３）に近似される。
ＶF＝ＶT×ｌｎ（Ｉ／ＩS） ・・・（３）
ＶF＝ＶT×ｌｎ（Ｉ／ＩS） ・・・（３）
抵抗１２０〜１２２の抵抗値をＲ1〜Ｒ3、Ａ点（抵抗１２０とダイオード１３０との接続点）とダイオード１３０のアノードとの間の配線による寄生抵抗の抵抗値をＲP、ダイオード１３０，１３１の順方向電流をＩA，ＩBとすると、式（１）及び（３）より、次式（４）が得られる。
ＲP×ＩA＋ＶT×ｌｎ（ＩA／ＩS）＝Ｒ3×ＩB＋ＶT×ｌｎ（ＩB／ｍＩS） ・・・（４）
ＲP×ＩA＋ＶT×ｌｎ（ＩA／ＩS）＝Ｒ3×ＩB＋ＶT×ｌｎ（ＩB／ｍＩS） ・・・（４）
ここで、Ｒ1＝Ｒ2とすると、ＩA＝ＩBとなるから、式（４）においてＩA及びＩBをＩに置換することにより、次式（５）が得られる。
Ｉ＝１／（Ｒ3＋ＲP）×ＶT×ｌｎ（ｍ） ・・・（５）
Ｉ＝１／（Ｒ3＋ＲP）×ＶT×ｌｎ（ｍ） ・・・（５）
また、バンドギャップ基準電圧ＶBGは、次式（６）により表される。
ＶBG＝Ｒ2×Ｉ＋Ｒ3×Ｉ＋ＶT×ｌｎ（Ｉ／ｍＩS） ・・・（６）
ＶBG＝Ｒ2×Ｉ＋Ｒ3×Ｉ＋ＶT×ｌｎ（Ｉ／ｍＩS） ・・・（６）
式（６）のＩに式（５）を代入することにより、バンドギャップＶBGは、次式（７）により表される。
ＶBG＝（Ｒ2＋Ｒ3）／（Ｒ3＋ＲP）×ＶT×ｌｎ（ｍ）＋ＶT×ｌｎ（１／（ｍＩS×（Ｒ3−ＲP））×ＶT×ｌｎ（ｍ）） ・・・（７）
ＶBG＝（Ｒ2＋Ｒ3）／（Ｒ3＋ＲP）×ＶT×ｌｎ（ｍ）＋ＶT×ｌｎ（１／（ｍＩS×（Ｒ3−ＲP））×ＶT×ｌｎ（ｍ）） ・・・（７）
式（７）に示されるように、バンドギャップ基準電圧ＶBGは、寄生抵抗の抵抗値ＲPの影響を受ける。図５は、寄生抵抗の抵抗値ＲPとバンドギャップ基準電圧ＶBGとの関係の一例を示す図である。図５に示す例では、バンドギャップ基準電圧ＶBGの設計値は１．２３Ｖである。そして、寄生抵抗の抵抗値ＲPが約４０Ωとすると、バンドギャップ基準電圧ＶBGは約１．２５Ｖとなる。即ち、バンドギャップ基準電圧ＶBGは、設計値から約２０ｍＶずれてしまう。
本発明はこのような事情に鑑みてなされたものであり、バンドギャップ基準電圧の誤差を低減することを目的とする。
本発明の一側面に係るバンドギャップ基準電圧回路は、オペアンプと、アノードがオペアンプの非反転入力端子と電気的に接続され、カソードが接地される第１のダイオードと、一端がオペアンプの出力端子に電気的に接続され、他端が第１のダイオードのアノードに電気的に接続される、第１の抵抗と、一端がオペアンプの出力端子に電気的に接続され、他端がオペアンプの反転入力端子に電気的に接続される、第２の抵抗と、一端がオペアンプの反転入力端子に電気的に接続される第３の抵抗と、アノードが第３の抵抗の他端に電気的に接続され、カソードが接地される第２のダイオードと、を備え、オペアンプの非反転入力端子と第１のダイオードのアノードとを電気的に接続するための第１の配線の一端と、第１の抵抗と第１のダイオードのアノードとを電気的に接続するための第２の配線の一端とが、それぞれ、第１のダイオードのアノード上に積層された接続端子に接続され、オペアンプの出力端子からバンドギャップ基準電圧を出力する。
本発明によれば、バンドギャップ基準電圧の誤差を低減することが可能となる。
以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態であるバンドギャップ基準電圧回路の構成を示す図である。バンドギャップ基準電圧回路１００は、オペアンプ１１０、抵抗１２０（第１の抵抗）、抵抗１２１（第２の抵抗）、抵抗１２２（第３の抵抗）、ダイオード１３０（第１のダイオード）、及びダイオード（第２のダイオード）１３１を含む。バンドギャップ基準電圧回路１００の構成要素及び電気的接続は、バンドギャップ基準電圧回路４００と同一であるため説明を省略する。
図１に示すように、バンドギャップ基準電圧回路１００においては、ダイオード１３０のアノードの接続端子Ｘと、オペアンプ１１０の非反転入力端子の接続端子Ｙとが、配線１４０により接続されている。また、ダイオード１３０のアノードの接続端子Ｘと、抵抗１２０の接続端子Ｚとが、配線１５０により接続されている。
図２は、図１に示すバンドギャップ基準電圧回路１００の概略レイアウトの一例を示す図である。図２には、ダイオード１３０，１３１が配設される領域２００、オペアンプ１１０が配設される領域２１０、及び抵抗１２０〜１２２が配設される領域２２０が示されている。また、図２には、ダイオード１３０のアノード上に積層された接続端子Ｘ、オペアンプ１１０の非反転入力端子上に積層された接続端子Ｙ、及び抵抗１２０の一端上に積層された接続端子Ｚが示されている。そして、上述したように、オペアンプ１１０の非反転入力端子とダイオード１３０のアノードとを電気的に接続するための配線１４０の一端は、ダイオード１３０のアノードの接続端子Ｘに接続されている。また、抵抗１２０とダイオード１３０のアノードとを電気的に接続するための配線１５０の一端は、ダイオード１３０のアノードの接続端子Ｘに接続されている。なお、接続端子Ｘは、ダイオード１３０のアノードの直上に配設されている。
図１及び図２に示したように配線１４０，１５０を設けることにより、Ａ点（抵抗１２０とダイオード１３０との接続点）とダイオード１３０のアノードとの間の配線の長さを比較的短くすることができる。従って、寄生抵抗の抵抗値ＲPを比較的小さくすることができる。
図３は、概略レイアウトの比較例を示す図である。図３に示す例では、ダイオード１３０のアノードの接続端子Ｘと、オペアンプ１１０の非反転入力端子の接続端子Ｙとが、配線３００により接続されている。また、オペアンプ１１０の非反転入力端子の接続端子Ｙと、抵抗１２０の接続端子Ｚとが、配線３１０により接続されている。この場合、図２に示すレイアウトと比較すると、Ａ点（抵抗１２０とダイオード１３０との接続点）とダイオード１３０のアノードとの間の配線の長さが長くなる。従って、寄生抵抗の抵抗値ＲPが比較的大きくなる。
以上、本実施形態について説明した。本実施形態によれば、図１及び図２に示したように、オペアンプ１１０の非反転入力端子とダイオード１３０のアノードとを電気的に接続するための配線１４０の一端と、抵抗１２０とダイオード１３０のアノードとを電気的に接続するための配線１５０の一端とが、それぞれ、ダイオード１３０のアノード上に積層された接続端子Ｘに接続されている。このような構成により、図３に例示したレイアウトの場合と比較して、Ａ点（抵抗１２０とダイオード１３０との接続点）とダイオード１３０のアノードとの間の配線による寄生抵抗の抵抗値ＲPを小さくすることができる。例えば、寄生抵抗の抵抗値ＲPは、図３に示したレイアウトの場合は数十オーム程度であるのに対して、図２に示したレイアウトの場合は数百ミリオーム程度とすることができる。これにより、バンドギャップ基準電圧ＶBGの誤差を低減することができる。
なお、図２に示したレイアウトにおいては、ダイオード１３０の接続端子Ｘはダイオード１３０のアノードの直上に配設されていたが、接続端子Ｘの位置はこれに限られない。例えば、接続端子Ｘは、ダイオード１３０のアノードの直上ではない近傍に配設されてもよい。
なお、本実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
１００，４００ バンドギャップ基準電圧回路
１１０ オペアンプ
１２０〜１２２ 抵抗
１３０，１３１ ダイオード
１４０，１５０ 配線
１１０ オペアンプ
１２０〜１２２ 抵抗
１３０，１３１ ダイオード
１４０，１５０ 配線
Claims (3)
- オペアンプと、
アノードが前記オペアンプの非反転入力端子と電気的に接続され、カソードが接地される第１のダイオードと、
一端が前記オペアンプの出力端子に電気的に接続され、他端が前記第１のダイオードのアノードに電気的に接続される、第１の抵抗と、
一端が前記オペアンプの出力端子に電気的に接続され、他端が前記オペアンプの反転入力端子に電気的に接続される、第２の抵抗と、
一端が前記オペアンプの反転入力端子に電気的に接続される第３の抵抗と、
アノードが前記第３の抵抗の他端に電気的に接続され、カソードが接地される第２のダイオードと、
を備え、
前記オペアンプの非反転入力端子と前記第１のダイオードのアノードとを電気的に接続するための第１の配線の一端と、前記第１の抵抗と前記第１のダイオードのアノードとを電気的に接続するための第２の配線の一端とが、それぞれ、前記第１のダイオードのアノード上に積層された接続端子に接続され、
前記オペアンプの出力端子からバンドギャップ基準電圧を出力する、
バンドギャップ基準電圧回路。 - 請求項１に記載のバンドギャップ基準電圧回路であって、
前記第１のダイオードの前記接続端子は、前記第１のダイオードのアノードの近傍に配設されている、
バンドギャップ基準電圧回路。 - 請求項２に記載のバンドギャップ基準電圧回路であって、
前記第１のダイオードの前記接続端子は、前記第１のダイオードのアノードの直上に配設されている、
バンドギャップ基準電圧回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014174415A JP6083421B2 (ja) | 2014-08-28 | 2014-08-28 | バンドギャップ基準電圧回路 |
| US14/816,262 US9436204B2 (en) | 2014-08-28 | 2015-08-03 | Band-gap reference voltage circuit |
| CN201510534642.4A CN105388960B (zh) | 2014-08-28 | 2015-08-27 | 带隙基准电压电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014174415A JP6083421B2 (ja) | 2014-08-28 | 2014-08-28 | バンドギャップ基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016051212A JP2016051212A (ja) | 2016-04-11 |
| JP6083421B2 true JP6083421B2 (ja) | 2017-02-22 |
Family
ID=55402402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014174415A Active JP6083421B2 (ja) | 2014-08-28 | 2014-08-28 | バンドギャップ基準電圧回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9436204B2 (ja) |
| JP (1) | JP6083421B2 (ja) |
| CN (1) | CN105388960B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9886047B2 (en) * | 2015-05-01 | 2018-02-06 | Rohm Co., Ltd. | Reference voltage generation circuit including resistor arrangements |
| FR3072842A1 (fr) * | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0424264B1 (fr) * | 1989-10-20 | 1993-01-20 | STMicroelectronics S.A. | Source de courant à faible coefficient de température |
| JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
| JP3584536B2 (ja) * | 1995-03-31 | 2004-11-04 | セイコーエプソン株式会社 | 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 |
| JP3244057B2 (ja) * | 1998-07-16 | 2002-01-07 | 日本電気株式会社 | 基準電圧源回路 |
| US6853164B1 (en) * | 2002-04-30 | 2005-02-08 | Fairchild Semiconductor Corporation | Bandgap reference circuit |
| JP4230997B2 (ja) * | 2002-08-09 | 2009-02-25 | 株式会社ルネサステクノロジ | 半導体装置およびそれを用いたメモリカード |
| DE10237122B4 (de) * | 2002-08-13 | 2011-06-22 | Infineon Technologies AG, 81669 | Schaltung und Verfahren zur Einstellung des Arbeitspunkts einer BGR-Schaltung |
| US6885178B2 (en) * | 2002-12-27 | 2005-04-26 | Analog Devices, Inc. | CMOS voltage bandgap reference with improved headroom |
| US8446140B2 (en) * | 2009-11-30 | 2013-05-21 | Intersil Americas Inc. | Circuits and methods to produce a bandgap voltage with low-drift |
| JP5957987B2 (ja) * | 2012-03-14 | 2016-07-27 | ミツミ電機株式会社 | バンドギャップリファレンス回路 |
| CN102622031B (zh) * | 2012-04-09 | 2014-04-02 | 中国科学院微电子研究所 | 一种低压高精度带隙基准电压源 |
| US9929150B2 (en) | 2012-08-09 | 2018-03-27 | Infineon Technologies Ag | Polysilicon diode bandgap reference |
| CN108109912B (zh) * | 2012-09-27 | 2021-08-03 | 罗姆股份有限公司 | 片状二极管及其制造方法、电路组件以及电子设备 |
| US9639133B2 (en) * | 2013-12-16 | 2017-05-02 | Intel Corporation | Accurate power-on detector |
-
2014
- 2014-08-28 JP JP2014174415A patent/JP6083421B2/ja active Active
-
2015
- 2015-08-03 US US14/816,262 patent/US9436204B2/en active Active
- 2015-08-27 CN CN201510534642.4A patent/CN105388960B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105388960B (zh) | 2017-07-14 |
| US9436204B2 (en) | 2016-09-06 |
| US20160062382A1 (en) | 2016-03-03 |
| JP2016051212A (ja) | 2016-04-11 |
| CN105388960A (zh) | 2016-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103869861B (zh) | 带隙基准电路 | |
| JP2011166518A (ja) | 電流制限回路 | |
| TW201525647A (zh) | 帶隙參考電壓產生電路 | |
| KR101407924B1 (ko) | Ｌｄｏ 전압 레귤레이터 | |
| JP6083421B2 (ja) | バンドギャップ基準電圧回路 | |
| JP2015166714A (ja) | 半導体装置 | |
| US20140176112A1 (en) | Low voltage bandgap reference circuit | |
| JP2017146245A (ja) | 温度検出回路 | |
| JP2010086056A (ja) | 定電流回路 | |
| JP2016070835A (ja) | 検出装置及び検出システム | |
| JP2012117912A (ja) | 電源電圧検出回路 | |
| JP2010193033A (ja) | 過電流保護回路 | |
| JP4374388B2 (ja) | 電圧制御回路 | |
| JP4655154B2 (ja) | ウィンドウコンパレータ回路 | |
| JP6658269B2 (ja) | 過電流検出回路 | |
| JP5718120B2 (ja) | 電源供給装置および電源供給方法 | |
| JP6097920B2 (ja) | ブラシレスモータ制御装置 | |
| JP2016057962A (ja) | 基準電圧回路及び電源回路 | |
| JP2000284845A (ja) | バンドギャップリファレンス回路 | |
| JP6269936B2 (ja) | 集積回路 | |
| JP2007219901A (ja) | 基準電流源回路 | |
| JP2015014875A (ja) | バンドギャップ基準電圧回路 | |
| CN209946245U (zh) | 电压最值比较电路 | |
| JP2007164259A (ja) | 定電流装置 | |
| JP2013225264A (ja) | 基準電圧の基準電位変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6083421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |