JP2000284845A - バンドギャップリファレンス回路 - Google Patents
バンドギャップリファレンス回路Info
- Publication number
- JP2000284845A JP2000284845A JP11094157A JP9415799A JP2000284845A JP 2000284845 A JP2000284845 A JP 2000284845A JP 11094157 A JP11094157 A JP 11094157A JP 9415799 A JP9415799 A JP 9415799A JP 2000284845 A JP2000284845 A JP 2000284845A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- emitter
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 素子数を大きく増やすことなく、精度の良好
な所望の定電圧を得る。 【解決手段】 トランジスタ２２のベースとエミッタ間
の電圧は、２個のＮＰＮを並列接続したものに２Ｉの電
流が流れるので、トランジスタ１９のベースとエミッタ
間の電圧と等しくなる。この電圧をＶｂｅ１とする。抵
抗２８の抵抗値をＲｅとし、抵抗２９と抵抗３０の抵抗
値を２Ｒとし、トランジスタ２３のエミッタ電圧をＶ
ｏ’とすると、この電圧Ｖｏ’は、下記式のように表さ
れる。 Ｖｏ’＝２Ｖｂｅ１＋２（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖ
ｔ すなわち、２個のトランジスタのベースとエミッタ間電
圧を重ね合わせたものと、トランジスタ数（２個）に比
例する係数を掛けたサーマルボルテージと加算すること
によって、電圧Ｖｏの２倍の値の電圧を出力している。
な所望の定電圧を得る。 【解決手段】 トランジスタ２２のベースとエミッタ間
の電圧は、２個のＮＰＮを並列接続したものに２Ｉの電
流が流れるので、トランジスタ１９のベースとエミッタ
間の電圧と等しくなる。この電圧をＶｂｅ１とする。抵
抗２８の抵抗値をＲｅとし、抵抗２９と抵抗３０の抵抗
値を２Ｒとし、トランジスタ２３のエミッタ電圧をＶ
ｏ’とすると、この電圧Ｖｏ’は、下記式のように表さ
れる。 Ｖｏ’＝２Ｖｂｅ１＋２（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖ
ｔ すなわち、２個のトランジスタのベースとエミッタ間電
圧を重ね合わせたものと、トランジスタ数（２個）に比
例する係数を掛けたサーマルボルテージと加算すること
によって、電圧Ｖｏの２倍の値の電圧を出力している。
Description
【０００１】
【発明の属する技術分野】本発明は、各種リニア回路に
用いられるバイポーラＩＣに関するものであり、特に、
簡単な構造で温度特性が良い任意な電圧を出力できるバ
ンドギャップリファレンス回路に関するものである。
用いられるバイポーラＩＣに関するものであり、特に、
簡単な構造で温度特性が良い任意な電圧を出力できるバ
ンドギャップリファレンス回路に関するものである。
【０００２】
【従来の技術】一般に、バイポーラＩＣは、民生用や産
業用の機器の電気信号処理に広く使用されている。この
バイポーラＩＣの定電圧源としては温度特性の良いバン
ドギャップリファレンス回路が広く使われている。この
ようなバンドギャップリファレンス回路の一例を図３に
示す。
業用の機器の電気信号処理に広く使用されている。この
バイポーラＩＣの定電圧源としては温度特性の良いバン
ドギャップリファレンス回路が広く使われている。この
ようなバンドギャップリファレンス回路の一例を図３に
示す。
【０００３】トランジスタ１０１のエミッタは接地さ
れ、そのベースはコレクタと抵抗１１０とトランジスタ
１０２のベースに接続される。トランジスタ１０２はｎ
個のＮＰＮを並列接続したもので、そのエミッタは抵抗
１０９を介して接地され、そのコレクタは抵抗１１１と
トランジスタ１０３のベースに接続される。トランジス
タ１０３のエミッタは接地され、そのコレクタはトラン
ジスタ１０４のベースとトランジスタ１０６のコレクタ
とトランジスタ１０７のコレクタに接続される。
れ、そのベースはコレクタと抵抗１１０とトランジスタ
１０２のベースに接続される。トランジスタ１０２はｎ
個のＮＰＮを並列接続したもので、そのエミッタは抵抗
１０９を介して接地され、そのコレクタは抵抗１１１と
トランジスタ１０３のベースに接続される。トランジス
タ１０３のエミッタは接地され、そのコレクタはトラン
ジスタ１０４のベースとトランジスタ１０６のコレクタ
とトランジスタ１０７のコレクタに接続される。
【０００４】トランジスタ１０４のエミッタは抵抗１１
０と抵抗１１１とオペアンプ１１７の正入力に接続さ
れ、そのコレクタはトランジスタ１０５のベースとコレ
クタとトランジスタ１０６のベースに接続される。トラ
ンジスタ１０５は２個のＰＮＰを並列接続したもので、
そのエミッタは抵抗１１２を介して電源１１８の正極へ
接続される。トランジスタ１０６のエミッタはトランジ
スタ１０７のエミッタと抵抗１１３を介して電源１１８
の正極へ接続される。トランジスタ１０７のベースは、
トランジスタ１０８のベースとそのコレクタに接続さ
れ、さらに抵抗１１４を介して接地される。トランジス
タ１０８のエミッタは、電源１１８の正極に接続され
る。
０と抵抗１１１とオペアンプ１１７の正入力に接続さ
れ、そのコレクタはトランジスタ１０５のベースとコレ
クタとトランジスタ１０６のベースに接続される。トラ
ンジスタ１０５は２個のＰＮＰを並列接続したもので、
そのエミッタは抵抗１１２を介して電源１１８の正極へ
接続される。トランジスタ１０６のエミッタはトランジ
スタ１０７のエミッタと抵抗１１３を介して電源１１８
の正極へ接続される。トランジスタ１０７のベースは、
トランジスタ１０８のベースとそのコレクタに接続さ
れ、さらに抵抗１１４を介して接地される。トランジス
タ１０８のエミッタは、電源１１８の正極に接続され
る。
【０００５】オペアンプ１１７の負入力は、抵抗１１５
を介して接地され、また抵抗１１６を介して当該オペア
ンプ１１７の出力に接続される。
を介して接地され、また抵抗１１６を介して当該オペア
ンプ１１７の出力に接続される。
【０００６】つぎに、この回路の動作原理について説明
する。なお、トランジスタのベース電流は無視するもの
とする。
する。なお、トランジスタのベース電流は無視するもの
とする。
【０００７】トランジスタ１０１に流れる電流をＩ１と
し、そのベースとエミッタ間の電圧をＶｂｅ１とする。
また、トランジスタ１０２に流れる電流をＩ２とし、そ
のベースとエミッタ間の電圧をＶｂｅ２とする。これら
の電流Ｉ１とＩ２を加算した電流を２Ｉとすると、トラ
ンジスタ１０５とトランジスタ１０６および抵抗１１２
と抵抗１１３で構成されるカレントミラー回路によっ
て、トランジスタ１０３に流れる電流はＩとなる。この
トランジスタ１０３のベースとエミッタ間の電圧をＶｂ
ｅ３とする。また、抵抗１０９の抵抗値をＲｅとし、抵
抗１１０と抵抗１１１の抵抗値をＲとし、トランジスタ
１０４のエミッタ電圧をＶｏとする。
し、そのベースとエミッタ間の電圧をＶｂｅ１とする。
また、トランジスタ１０２に流れる電流をＩ２とし、そ
のベースとエミッタ間の電圧をＶｂｅ２とする。これら
の電流Ｉ１とＩ２を加算した電流を２Ｉとすると、トラ
ンジスタ１０５とトランジスタ１０６および抵抗１１２
と抵抗１１３で構成されるカレントミラー回路によっ
て、トランジスタ１０３に流れる電流はＩとなる。この
トランジスタ１０３のベースとエミッタ間の電圧をＶｂ
ｅ３とする。また、抵抗１０９の抵抗値をＲｅとし、抵
抗１１０と抵抗１１１の抵抗値をＲとし、トランジスタ
１０４のエミッタ電圧をＶｏとする。
【０００８】すると、電圧Ｖｏは下記式（１−１）のよ
うに表され、電流Ｉは下記式（１−２）のように表され
る。 Ｖｏ＝Ｖｂｅ1＋Ｒ・Ｉ１＝Ｖｂｅ3＋Ｒ・Ｉ２ （１−１） ２Ｉ＝Ｉ１＋Ｉ２ （１−２）
うに表され、電流Ｉは下記式（１−２）のように表され
る。 Ｖｏ＝Ｖｂｅ1＋Ｒ・Ｉ１＝Ｖｂｅ3＋Ｒ・Ｉ２ （１−１） ２Ｉ＝Ｉ１＋Ｉ２ （１−２）
【０００９】また、ショックレイのダイオードの式によ
り、Ｖｂｅ１とＶｂｅ３は下記式（１−３）と（１−
４）のように表される。ただし、Ｖｔはサーマルボルテ
ージで、Ｉｓはトランジスタで決まる比例定数である。 Ｖｂｅ１＝Ｖｔ・ｌｎ（Ｉ１／Ｉｓ） （１−３） Ｖｂｅ３＝Ｖｔ・ｌｎ（Ｉ／Ｉｓ） （１−４）
り、Ｖｂｅ１とＶｂｅ３は下記式（１−３）と（１−
４）のように表される。ただし、Ｖｔはサーマルボルテ
ージで、Ｉｓはトランジスタで決まる比例定数である。 Ｖｂｅ１＝Ｖｔ・ｌｎ（Ｉ１／Ｉｓ） （１−３） Ｖｂｅ３＝Ｖｔ・ｌｎ（Ｉ／Ｉｓ） （１−４）
【００１０】式（１−２）と（１−３）と（１−４）を
式（１−１）に代入し計算すると、下記式（１−５）が
得られ、各トランジスタ１０１，１０２，１０３に流れ
る電流は等しくなることがわかる。
式（１−１）に代入し計算すると、下記式（１−５）が
得られ、各トランジスタ１０１，１０２，１０３に流れ
る電流は等しくなることがわかる。
【００１１】 Ｉ＝Ｉ１＝Ｉ２ （１−５）
【００１２】この式により、電圧Ｖｂｅ１とＶｂｅ２は
下記式（１−６）のように表される 。 Ｖｂｅ１＝Ｖｂｅ２＋Ｒｅ・Ｉ （１−６）
下記式（１−６）のように表される 。 Ｖｂｅ１＝Ｖｂｅ２＋Ｒｅ・Ｉ （１−６）
【００１３】また、ショックレイのダイオードの式によ
り、Ｖｂｅ２は下記式（１−７）のように表される。 Ｖｂｅ２＝Ｖｔ・ｌｎ｛Ｉ／（ｎ・Ｉｓ）｝ （１−７）
り、Ｖｂｅ２は下記式（１−７）のように表される。 Ｖｂｅ２＝Ｖｔ・ｌｎ｛Ｉ／（ｎ・Ｉｓ）｝ （１−７）
【００１４】上記式（１−３）と（１−５）と（１−
７）を上記式（１−６）に代入し計算すると、各トラン
ジスタ１０１，１０２，１０３に流れる電流Ｉと他の定
数の関係を表す下記（１−８）が得られる。 Ｉ＝（ｌｎ（ｎ）／Ｒｅ）・Ｖｔ （１−８）
７）を上記式（１−６）に代入し計算すると、各トラン
ジスタ１０１，１０２，１０３に流れる電流Ｉと他の定
数の関係を表す下記（１−８）が得られる。 Ｉ＝（ｌｎ（ｎ）／Ｒｅ）・Ｖｔ （１−８）
【００１５】上記式（１−３）と（１−５）と（１−
８）を上記式（１−１）に代入し計算すると、電圧Ｖｏ
を表す下記式（１−９）が得られる。 Ｖｏ＝Ｖｂｅ１＋（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ （１−９）
８）を上記式（１−１）に代入し計算すると、電圧Ｖｏ
を表す下記式（１−９）が得られる。 Ｖｏ＝Ｖｂｅ１＋（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ （１−９）
【００１６】この電圧Ｖｏが温度に依存しないための条
件は、電圧Ｖｏを温度Ｔで微分したものが０になること
である。したがって、下記式（１−10）が成り立てば良
い。なお、ｋはボルツマン定数で、ｑは電子の電荷であ
る。 dVo/dT＝(dVbe1/dT)＋（R/Re)・ln(n)・k/q＝０ （１−10）
件は、電圧Ｖｏを温度Ｔで微分したものが０になること
である。したがって、下記式（１−10）が成り立てば良
い。なお、ｋはボルツマン定数で、ｑは電子の電荷であ
る。 dVo/dT＝(dVbe1/dT)＋（R/Re)・ln(n)・k/q＝０ （１−10）
【００１７】シリコントランジスタのベースとエミッタ
間の電圧Ｖｂｅは、温度が１℃上昇すると１．７ｍＶ小
さくなることが広く知られている。したがって、下記式
（１−11）が成り立つように各定数を決定すれば、電圧
Ｖｏは温度に依存しない電圧となる。 （R/Re)・ln(n)＝−(q/k)・(dVbe1/dT)＝１９．７ （１−11）
間の電圧Ｖｂｅは、温度が１℃上昇すると１．７ｍＶ小
さくなることが広く知られている。したがって、下記式
（１−11）が成り立つように各定数を決定すれば、電圧
Ｖｏは温度に依存しない電圧となる。 （R/Re)・ln(n)＝−(q/k)・(dVbe1/dT)＝１９．７ （１−11）
【００１８】また、シリコントランジスタのベースとエ
ミッタ間の電圧Ｖｂｅは、室温付近で約０．７Ｖである
ことも広く知られている。この値と上記式（１−11）の
値を上記式（１−９）に代入し計算すると、バンドギャ
ップリファレンス回路によって得られる温度特性（以
下、「温特」と略す。）の良い電圧Ｖｏは１．２１Ｖと
なる。
ミッタ間の電圧Ｖｂｅは、室温付近で約０．７Ｖである
ことも広く知られている。この値と上記式（１−11）の
値を上記式（１−９）に代入し計算すると、バンドギャ
ップリファレンス回路によって得られる温度特性（以
下、「温特」と略す。）の良い電圧Ｖｏは１．２１Ｖと
なる。
【００１９】換言すれば、電圧Ｖｂｅの負の温特をサー
マルボルテージＶｔの正の温特によってキャンセルした
ときに生じる電圧Ｖｏが１．２１Ｖとなるのである。
マルボルテージＶｔの正の温特によってキャンセルした
ときに生じる電圧Ｖｏが１．２１Ｖとなるのである。
【００２０】ここで、上記バンドギャップリファレンス
回路の他の構成部分の動作についても簡単に説明する。
トランジスタ１０４は、電圧Ｖｏを安定させるための負
帰還回路の一部としての働く。すなわち、電圧Ｖｏが高
くなろうとすると、トランジスタ１０３のベース電圧も
高くなり、トランジスタ１０４のベース電圧は下がろう
とするので、電圧Ｖｏは安定した電圧となる。
回路の他の構成部分の動作についても簡単に説明する。
トランジスタ１０４は、電圧Ｖｏを安定させるための負
帰還回路の一部としての働く。すなわち、電圧Ｖｏが高
くなろうとすると、トランジスタ１０３のベース電圧も
高くなり、トランジスタ１０４のベース電圧は下がろう
とするので、電圧Ｖｏは安定した電圧となる。
【００２１】トランジスタ１０７とトランジスタ１０８
と抵抗１１４は、上述したバンドギャップリファレンス
回路の電源立ち上がり時における起動用回路である。正
常動作後に、トランジスタ１０７はオフとなる。
と抵抗１１４は、上述したバンドギャップリファレンス
回路の電源立ち上がり時における起動用回路である。正
常動作後に、トランジスタ１０７はオフとなる。
【００２２】
【発明が解決しようとする課題】上述した電圧Ｖｏを任
意の大きさに変えるためには、直流増幅器を通すことに
よる電圧変換が必要となる。
意の大きさに変えるためには、直流増幅器を通すことに
よる電圧変換が必要となる。
【００２３】直流増幅器の一例としては、図３に示すよ
うに、オペアンプ１１７と抵抗１１５と抵抗１１６によ
って構成できる。抵抗１１５の抵抗値をＲｉとし、抵抗
１１６の抵抗値をＲｏとすると、直流増幅率はＲｏ／Ｒ
ｉとなる。したがって、任意の定電圧Ｖｏ’は、下記
（１−12）のように表される。 Ｖｏ’＝（Ｒｏ／Ｒｉ）・Ｖｏ （１−12）
うに、オペアンプ１１７と抵抗１１５と抵抗１１６によ
って構成できる。抵抗１１５の抵抗値をＲｉとし、抵抗
１１６の抵抗値をＲｏとすると、直流増幅率はＲｏ／Ｒ
ｉとなる。したがって、任意の定電圧Ｖｏ’は、下記
（１−12）のように表される。 Ｖｏ’＝（Ｒｏ／Ｒｉ）・Ｖｏ （１−12）
【００２４】しかしながら、バイポーラＩＣ内に直流増
幅器を構成しなければいけないため、回路素子数が増え
てしまい、抵抗比Ｒｏ／Ｒｉのばらつきによってが電圧
Ｖｏ’の精度が悪化するという問題が生じることにな
る。
幅器を構成しなければいけないため、回路素子数が増え
てしまい、抵抗比Ｒｏ／Ｒｉのばらつきによってが電圧
Ｖｏ’の精度が悪化するという問題が生じることにな
る。
【００２５】このように、従来から知られているバンド
ギャップリファレンス回路を使った定電圧源では、素子
数が増えたり、抵抗比によって精度が悪化して正確に所
望の電圧を得ることができないという問題があった。
ギャップリファレンス回路を使った定電圧源では、素子
数が増えたり、抵抗比によって精度が悪化して正確に所
望の電圧を得ることができないという問題があった。
【００２６】本発明は、このような従来の実情に鑑みて
提案されたものであり、素子数を大きく増やすことな
く、精度の良好な所望の定電圧を得ることができるバン
ドギャップリファレンス回路を提供することを目的とし
ている。
提案されたものであり、素子数を大きく増やすことな
く、精度の良好な所望の定電圧を得ることができるバン
ドギャップリファレンス回路を提供することを目的とし
ている。
【００２７】
【課題を解決するための手段】上述の目的を達成するた
めに完成された本発明に係るバンドギャップリファレン
ス回路は、複数のトランジスタのベースとエミッタ間電
圧を重ね合わせたものと、上記トランジスタの数に比例
する係数を掛けたサーマルボルテージとを加算すること
によって、任意の電圧を出力することを特徴とする。す
なわち、複数のトランジスタのベースとエミッタ間電圧
を重ね合わせたものは負の温特を持ち、トランジスタの
数に比例する係数を掛けたサーマルボルテージは正の温
特を持つので、これらを加算することによって温度特性
の良い定電圧回路構成することができる。さらに、トラ
ンジスタをいくつ重ね合わせるかによって任意の電圧を
出力することができる。
めに完成された本発明に係るバンドギャップリファレン
ス回路は、複数のトランジスタのベースとエミッタ間電
圧を重ね合わせたものと、上記トランジスタの数に比例
する係数を掛けたサーマルボルテージとを加算すること
によって、任意の電圧を出力することを特徴とする。す
なわち、複数のトランジスタのベースとエミッタ間電圧
を重ね合わせたものは負の温特を持ち、トランジスタの
数に比例する係数を掛けたサーマルボルテージは正の温
特を持つので、これらを加算することによって温度特性
の良い定電圧回路構成することができる。さらに、トラ
ンジスタをいくつ重ね合わせるかによって任意の電圧を
出力することができる。
【００２８】また、本発明に係るバンドギャップリファ
レンス回路は、複数のトランジスタと１つ以上の抵抗を
直列に接続し、上記各トランジスタのベース・エミッタ
間電圧と上記各抵抗の抵抗電圧とにより、電源電圧を分
圧して定電圧を出力することを特徴とする。そして、上
記トランジスタの個数と上記抵抗の抵抗値を所定の値に
設定することで、温度特性がよく精度の良好な所定の定
電圧を出力することができる。
レンス回路は、複数のトランジスタと１つ以上の抵抗を
直列に接続し、上記各トランジスタのベース・エミッタ
間電圧と上記各抵抗の抵抗電圧とにより、電源電圧を分
圧して定電圧を出力することを特徴とする。そして、上
記トランジスタの個数と上記抵抗の抵抗値を所定の値に
設定することで、温度特性がよく精度の良好な所定の定
電圧を出力することができる。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。なお、本発明は、以
下の例に限定されるものではなく、その要旨を逸脱しな
い範囲で変更可能であることは言うまでもない。
て、図面を参照しながら説明する。なお、本発明は、以
下の例に限定されるものではなく、その要旨を逸脱しな
い範囲で変更可能であることは言うまでもない。
【００３０】本発明は、例えば図１に示す構成のバンド
ギャップリファレンス回路に適用することができる。
ギャップリファレンス回路に適用することができる。
【００３１】上記バンドギャップリファレンス回路にお
いて、トランジスタ１９のエミッタは接地され、ベース
はコレクタと抵抗２９とトランジスタ２０のベースに接
続される。トランジスタ２０はｎ個のＮＰＮを並列接続
したもので、そのエミッタは抵抗２８を介して接地さ
れ、そのコレクタは抵抗３０とトランジスタ２１のベー
スに接続される。トランジスタ２１のエミッタは接地さ
れ、そのコレクタはトランジスタ２３のベースとトラン
ジスタ２５のコレクタとトランジスタ２６のコレクタに
接続される。トランジスタ２３のエミッタは抵抗３１と
トランジスタ２２のベースに接続され、そのコレクタは
電源３５の正極に接続される。
いて、トランジスタ１９のエミッタは接地され、ベース
はコレクタと抵抗２９とトランジスタ２０のベースに接
続される。トランジスタ２０はｎ個のＮＰＮを並列接続
したもので、そのエミッタは抵抗２８を介して接地さ
れ、そのコレクタは抵抗３０とトランジスタ２１のベー
スに接続される。トランジスタ２１のエミッタは接地さ
れ、そのコレクタはトランジスタ２３のベースとトラン
ジスタ２５のコレクタとトランジスタ２６のコレクタに
接続される。トランジスタ２３のエミッタは抵抗３１と
トランジスタ２２のベースに接続され、そのコレクタは
電源３５の正極に接続される。
【００３２】トランジスタ２２は２個のＮＰＮを並列接
続したもので、そのエミッタは抵抗２９と抵抗３０に接
続され、そのコレクタはトランジスタ２４のベースとコ
レクタとトランジスタ２５のベースに接続される。トラ
ンジスタ２４は２個のＰＮＰを並列接続したもので、エ
ミッタは抵抗３２を介して電源３５の正極へ接続され
る。トランジスタ２５のエミッタはトランジスタ２６の
エミッタと抵抗３３を介して電源３５の正極へ接続され
る。トランジスタ２６のベースはトランジスタ２７のベ
ースとコレクタに接続されるとともに抵抗３４を介して
接地される。トランジスタ２７のエミッタは電源３５の
正極に接続される。
続したもので、そのエミッタは抵抗２９と抵抗３０に接
続され、そのコレクタはトランジスタ２４のベースとコ
レクタとトランジスタ２５のベースに接続される。トラ
ンジスタ２４は２個のＰＮＰを並列接続したもので、エ
ミッタは抵抗３２を介して電源３５の正極へ接続され
る。トランジスタ２５のエミッタはトランジスタ２６の
エミッタと抵抗３３を介して電源３５の正極へ接続され
る。トランジスタ２６のベースはトランジスタ２７のベ
ースとコレクタに接続されるとともに抵抗３４を介して
接地される。トランジスタ２７のエミッタは電源３５の
正極に接続される。
【００３３】つぎに、このバンドギャップリファレンス
回路の動作原理について説明する。なお、トランジスタ
のベース電流は無視するものとする。
回路の動作原理について説明する。なお、トランジスタ
のベース電流は無視するものとする。
【００３４】従来の技術で述べたバンドギャップリファ
レンス回路との違いは、トランジスタ２２と抵抗３１を
追加した点である。
レンス回路との違いは、トランジスタ２２と抵抗３１を
追加した点である。
【００３５】トランジスタ２３と抵抗３１は、電圧Ｖｏ
を安定させるための負帰還回路の一部として働くととも
に、電圧Ｖｏ’を低インピーダンスで出力するためのエ
ミッタフォロア回路としての働きも兼用している。
を安定させるための負帰還回路の一部として働くととも
に、電圧Ｖｏ’を低インピーダンスで出力するためのエ
ミッタフォロア回路としての働きも兼用している。
【００３６】上述したように、トランジスタ１９と２０
と２１に流れる電流は等しくなり、その電流をＩとす
る。電流Ｉは、既に上述した式（１−８）で表される。
と２１に流れる電流は等しくなり、その電流をＩとす
る。電流Ｉは、既に上述した式（１−８）で表される。
【００３７】また、トランジスタ２２のベースとエミッ
タ間の電圧は、２個のＮＰＮを並列接続したものに２Ｉ
の電流が流れるので、トランジスタ１９のベースとエミ
ッタ間の電圧と等しくなる。この電圧をＶｂｅ１とす
る。抵抗２８の抵抗値をＲｅとし、抵抗２９と抵抗３０
の抵抗値を２Ｒとし、トランジスタ２３のエミッタ電圧
をＶｏ’とすると、この電圧Ｖｏ’は、下記式（２−
１）のように表される。
タ間の電圧は、２個のＮＰＮを並列接続したものに２Ｉ
の電流が流れるので、トランジスタ１９のベースとエミ
ッタ間の電圧と等しくなる。この電圧をＶｂｅ１とす
る。抵抗２８の抵抗値をＲｅとし、抵抗２９と抵抗３０
の抵抗値を２Ｒとし、トランジスタ２３のエミッタ電圧
をＶｏ’とすると、この電圧Ｖｏ’は、下記式（２−
１）のように表される。
【００３８】 Ｖｏ’＝２Ｖｂｅ１＋２ＲＩ ＝２Ｖｂｅ１＋２（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ （２−１）
【００３９】この電圧Ｖｏ’と上述した式（１−９）を
比較すると、電圧Ｖｏ’は電圧Ｖｏの２倍の値であるこ
とが判る。すなわち、上記バンドギャップリファレンス
回路は、２個のトランジスタのベースとエミッタ間電圧
を重ね合わせたものと、トランジスタ数（２個）に比例
する係数を掛けたサーマルボルテージと加算することに
よって、電圧Ｖｏの２倍の値の電圧を出力している。さ
らに、上記バンドギャップリファレンス回路は、上記式
（１−11）が成り立つように各定数が決定されていれ
ば、電圧Ｖｏ’として温度に依存しない精度の良い定電
圧を出力することができる。
比較すると、電圧Ｖｏ’は電圧Ｖｏの２倍の値であるこ
とが判る。すなわち、上記バンドギャップリファレンス
回路は、２個のトランジスタのベースとエミッタ間電圧
を重ね合わせたものと、トランジスタ数（２個）に比例
する係数を掛けたサーマルボルテージと加算することに
よって、電圧Ｖｏの２倍の値の電圧を出力している。さ
らに、上記バンドギャップリファレンス回路は、上記式
（１−11）が成り立つように各定数が決定されていれ
ば、電圧Ｖｏ’として温度に依存しない精度の良い定電
圧を出力することができる。
【００４０】つぎに、本発明に係るバンドギャップリフ
ァレンス回路の他の実施の形態について、図２を用いて
説明する。なお、図１に示す素子と同じ素子については
同じ符号を付し、詳細な説明は省略するものとする。
ァレンス回路の他の実施の形態について、図２を用いて
説明する。なお、図１に示す素子と同じ素子については
同じ符号を付し、詳細な説明は省略するものとする。
【００４１】上記バンドギャップリファレンス回路は、
図２に示すように、図１に示すトランジスタ２２に代え
て（ｍ−１）個のトランジスタ４０ａ，・・・，４０ｂ
を備えると共に、抵抗２９及び抵抗３０の抵抗値をｍＲ
としている。これにより、式（２−２）が成立する。
図２に示すように、図１に示すトランジスタ２２に代え
て（ｍ−１）個のトランジスタ４０ａ，・・・，４０ｂ
を備えると共に、抵抗２９及び抵抗３０の抵抗値をｍＲ
としている。これにより、式（２−２）が成立する。
【００４２】 Ｖｏ’＝ｍＶｂｅ１＋ｍ（Ｒ／Ｒｅ）・ｌｎ（ｎ）・Ｖｔ （２−２）
【００４３】すなわち、ｍ個のトランジスタのベースと
エミッタ間電圧を重ね合わせたもと、そのトランジスタ
の数に比例する係数を掛けたサーマルボルテージとを加
算することによって、電圧Ｖｏのｍ倍の電圧を出力する
ことができる。換言すると、トランジスタ数と抵抗値を
所定のものにすることで、所望の定電圧を出力すること
ができる。
エミッタ間電圧を重ね合わせたもと、そのトランジスタ
の数に比例する係数を掛けたサーマルボルテージとを加
算することによって、電圧Ｖｏのｍ倍の電圧を出力する
ことができる。換言すると、トランジスタ数と抵抗値を
所定のものにすることで、所望の定電圧を出力すること
ができる。
【００４４】
【発明の効果】以上の説明から明らかなように、本発明
に係るバンドギャップリファレンス回路では、複数のト
ランジスタのベース・エミッタ間電圧を重ね合わせたも
のと、上記トランジスタの数に比例する係数を掛けたサ
ーマルボルテージとを加算して定電圧を出力することに
より、素子数を増やしたり、増幅器を設けることなく、
常に安定した精度の良い定電圧を出力することができ
る。
に係るバンドギャップリファレンス回路では、複数のト
ランジスタのベース・エミッタ間電圧を重ね合わせたも
のと、上記トランジスタの数に比例する係数を掛けたサ
ーマルボルテージとを加算して定電圧を出力することに
より、素子数を増やしたり、増幅器を設けることなく、
常に安定した精度の良い定電圧を出力することができ
る。
【００４５】また、本発明に係るバンドギャップリファ
レンス回路では、複数のトランジスタと１つ以上の抵抗
を直列に接続し、上記各トランジスタのベース・エミッ
タ間電圧と上記各抵抗の抵抗電圧とにより、電源電圧を
分圧して定電圧を出力することにより、素子数を増やし
たり、増幅器を設けることなく、常に安定した精度の良
い定電圧を出力することができる。
レンス回路では、複数のトランジスタと１つ以上の抵抗
を直列に接続し、上記各トランジスタのベース・エミッ
タ間電圧と上記各抵抗の抵抗電圧とにより、電源電圧を
分圧して定電圧を出力することにより、素子数を増やし
たり、増幅器を設けることなく、常に安定した精度の良
い定電圧を出力することができる。
【図１】本発明に係るバンドギャップリファレンス回路
の一構成を示す回路図である。
の一構成を示す回路図である。
【図２】上記バンドギャップリファレンス回路の他の構
成を示す回路図である。
成を示す回路図である。
【図３】従来のバンドギャップリファレンス回路の一構
成例を示す回路図である。
成例を示す回路図である。
１９，２０，２２ トランジスタ、２８，２９，３０
抵抗
抵抗
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 1/30 Ｆターム(参考） 5F038 BB04 BB05 DF03 DF12 EZ20 5F082 AA19 AA21 AA40 BC03 BC15 FA17 5H420 NA23 NB22 NB24 NE23 5J090 AA03 AA58 CA02 CA81 CN02 FA08 FA17 FN06 FN08 FN09 FN10 HA07 HA08 HA25 HN03 KA10 KA11 KA47 MA01 MA13 MA21 TA01
Claims (3)
- 【請求項１】 複数のトランジスタのベース・エミッタ
間電圧を重ね合わせたものと、上記トランジスタの数に
比例する係数を掛けたサーマルボルテージとを加算して
定電圧を出力することを特徴とするバンドギャップリフ
ァレンス回路。 - 【請求項２】 複数のトランジスタと１つ以上の抵抗を
直列に接続し、上記各トランジスタのベース・エミッタ
間電圧と上記各抵抗の抵抗電圧とにより、電源電圧を分
圧して定電圧を出力することを特徴とするバンドギャッ
プリファレンス回路。 - 【請求項３】 上記定電圧の出力に基づいて負帰還を行
う負帰還手段を備えることを特徴とする請求項２記載の
バンドギャップリファレンス回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09415799A JP4314669B2 (ja) | 1999-03-31 | 1999-03-31 | バンドギャップリファレンス回路 |
| US09/538,464 US6232756B1 (en) | 1999-03-31 | 2000-03-30 | Band gap reference circuit |
| KR1020000016421A KR100617893B1 (ko) | 1999-03-31 | 2000-03-30 | 밴드 갭 기준 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09415799A JP4314669B2 (ja) | 1999-03-31 | 1999-03-31 | バンドギャップリファレンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284845A true JP2000284845A (ja) | 2000-10-13 |
| JP4314669B2 JP4314669B2 (ja) | 2009-08-19 |
Family
ID=14102552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09415799A Expired - Fee Related JP4314669B2 (ja) | 1999-03-31 | 1999-03-31 | バンドギャップリファレンス回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6232756B1 (ja) |
| JP (1) | JP4314669B2 (ja) |
| KR (1) | KR100617893B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2303543A1 (en) * | 2000-03-30 | 2001-09-30 | Nortel Networks Corporation | Voltage reference source |
| US6771055B1 (en) * | 2002-10-15 | 2004-08-03 | National Semiconductor Corporation | Bandgap using lateral PNPs |
| JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
| JP2006018663A (ja) * | 2004-07-02 | 2006-01-19 | Fujitsu Ltd | 電流安定化回路、電流安定化方法、及び固体撮像装置 |
| US7372242B2 (en) * | 2004-12-23 | 2008-05-13 | Silicon Laboratories, Inc. | System and method for generating a reference voltage |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9002392A (nl) * | 1990-11-02 | 1992-06-01 | Philips Nv | Bandgap-referentie-schakeling. |
| IT1252324B (it) * | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
| US5430367A (en) * | 1993-01-19 | 1995-07-04 | Delco Electronics Corporation | Self-regulating band-gap voltage regulator |
-
1999
- 1999-03-31 JP JP09415799A patent/JP4314669B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-30 US US09/538,464 patent/US6232756B1/en not_active Expired - Lifetime
- 2000-03-30 KR KR1020000016421A patent/KR100617893B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6232756B1 (en) | 2001-05-15 |
| KR20010006921A (ko) | 2001-01-26 |
| JP4314669B2 (ja) | 2009-08-19 |
| KR100617893B1 (ko) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070052473A1 (en) | Perfectly curvature corrected bandgap reference | |
| JP2009217809A (ja) | 基準電圧生成回路、集積回路装置および信号処理装置 | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| TWI378227B (en) | Ptat sensor and temperature sensing method thereof | |
| JPH0152783B2 (ja) | ||
| JP2000284845A (ja) | バンドギャップリファレンス回路 | |
| US9304528B2 (en) | Reference voltage generator with op-amp buffer | |
| US6819093B1 (en) | Generating multiple currents from one reference resistor | |
| US10042378B2 (en) | On chip temperature independent current generator | |
| JP6765119B2 (ja) | 基準電圧発生回路及び方法 | |
| JPH11258065A (ja) | 温度検出回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPH05251954A (ja) | 基準電圧発生回路 | |
| JP2004227584A (ja) | 温度補償されたバンドギャップ電圧基準回路 | |
| JP3391293B2 (ja) | ｎ乗回路 | |
| JP2599304B2 (ja) | 定電流回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JP2854762B2 (ja) | 基準電圧発生回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2005071255A (ja) | 電流源回路 | |
| JPS60117312A (ja) | 定電圧回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JP4313298B2 (ja) | 除算回路 | |
| JP3358301B2 (ja) | 定電圧発生回路 | |
| JPH05306958A (ja) | 温度検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |