KR20010006921A

KR20010006921A - 밴드 갭 기준 회로

Info

Publication number: KR20010006921A
Application number: KR1020000016421A
Authority: KR
Inventors: 쿠리하라카주오
Original assignee: 이데이 노부유끼; 소니 가부시끼 가이샤
Priority date: 1999-03-31
Filing date: 2000-03-30
Publication date: 2001-01-26
Also published as: US6232756B1; JP4314669B2; JP2000284845A; KR100617893B1

Abstract

본 발명은 소자수를 많이 증가시키지 않고 소망의 정전압을 얻는 밴드 갭 기준 회로에 관한 것이다. 트랜지스터(22)의 베이스-에미터간 전압은 트랜지스터(19)의 베이스-에미터간의 전압과 동일한데, 이는, 전류(2I)가 2개의 NPN의 병렬 접속을 통해 흐르기 때문이다. 이 전압이 Vbe1 이면, 저항(28)의 저항값은 Re가 되고, 저항(29,30)의 저항값은 2R이 되며, 트랜지스터(23)의 에미터 전압은 VO'가 되고, 이 전압 VO'는 다음 공식으로 정의된다.

Vo' = 2 Vbe1 + 2(R/Re)·ln(n)·Vt

2 개의 트랜지스터의 베이스-에미터간 전압의 합과, 트랜지스터의 수(2개)에 비례하는 계수에 의해 증배된 열전압을 합산함으로, 전압 Vo의 두배인 전압이 출력된다.

Description

밴드 갭 기준 회로{Band Gap Reference Circuit}

본 발명은 각종 선형 회로에 사용되는 바이폴라 IC에 관한 것으로, 특히, 간단한 구조로 양호한 온도 특성의 임의의 전압을 출력할 수 있는 밴드 갭 기준 회로에 관한 것이다.

일반적으로, 바이폴라 IC 는 가전제품이나 산업장비의 전기 신호를 처리하는데 널리 사용된다. 바이폴라 IC의 정전압원으로서, 양호한 온도 특성의 밴드 갭 기준 회로가 널리 사용된다. 도 6은 이러한 밴드 갭 기준 회로의 예를 도시한다.

트랜지스터(101)의 에미터는 접지되어 있고, 베이스는 그 자신의 콜렉터, 저항(110) 및 트랜지스터(102)의 베이스에 접속된다. 트랜지스터(102)는 n개의 NPN의 병렬 접속이며, 그 에미터는 저항(109)을 통해 접지되며, 그 콜렉터는 저항(111) 및 트랜지스터(103)의 베이스에 접속된다. 트랜지스터(103)의 에미터는 접지되어 있으며, 콜렉터는 트랜지스터(106, 107)의 콜렉터에 각각 접속된다.

트랜지스터(104)의 에미터는 저항(111) 및 연산 증폭기(117)의 포지티브 입력에 접속되며, 그 콜렉터는 트랜지스터(105,106)의 베이스에 접속된다. 트랜지스터(105)는 n 개의 NPN의 병렬 접속이며, 그 에미터는 전원(118)의 포지티브 터미널에 저항(112)을 통해 접속된다. 트랜지스터(106)의 에미터는 트랜지스터(107)의 에미터를 통해 전원(118)의 포지티브 터미널에 접속된다. 트랜지스터(107)의 베이스는 트랜지스터(108)의 베이스와 콜렉터에 접속되며, 저항(114)을 통해 접지된다. 트랜지스터(108)의 에미터는 전원(118)의 포지티브 터미널에 접속된다.

연산 증폭기(117)의 네가티브 입력은 저항(115)을 통해 접지되며, 저항(116)을 통해 그 자신의 출력에 접속된다.

이 회로의 동작 원리를 이하 설명한다. 트랜지스터의 베이스 전류는 무시한다.

트랜지스터(101)를 통해 흐르는 전류는, Vbe1 이 되는 베이스-에미터 경로를 통해 흐르는 전류를 갖는, I1 이라고 가정하자. 또한, 트랜지스터(102)를 통해 흐르는 전류는, Vbe2 가 되는 베이스-에미터 경로를 통해 흐르는 전류를 갖는, I2 라고 가정하자. 이러한 전류(I1,I2)의 총 전류는 2I와 동일하며, 트랜지스터(105,106) 및 저항(112,113)에 의해 구성된 전류 미러 회로에 의해 트랜지스터(103)를 통해 흐르는 전류는 I 가 된다. 트랜지스터(103)의 베이스와 에미터간의 전압이 Vbe3라고 가정하면, 저항(109)의 저항값은 Re가 되며, 저항(110,111)의 각각의 저항값은 R이 되고, 트랜지스터(104)의 에미터 전압은 Vo가 된다.

전압 Vo는 다음 공식(1-1)으로 표현되며, 전류I는 다음 공식(1-2)으로 표현된다.

Vo = Vbe1 + R·I1 = Vbe3 + R·I2 (1-1)

2I = I1 + I2 (1-2)

쇼크레이(Schokley)의 다이오드 공식에 의해, Vbe1 및 Vbe3은 다음 공식(1-3) 및 (1-4)로 표현된다.

Vbe1 = Vt·ln(I1/Is) (1-3)

Vbe3 = Vt·ln(I/Is) (1-4)

여기서, Vt는 열 전압이며, Is는 정비례한다.

공식(1-2),(1-3) 및 (1-4)를 공식(1-1)에 대입하여 다시 계산하면, 다음과 같은 공식(1-5)를 얻을 수 있다.

I = I1 = I2 (1-5)

트랜지스터(101,102,103)를 통해 흐르는 전류가 동일함을 알 수 있다.

이 공식에 의해, 전압 Vbe1 및 Vbe2는 다음과 같은 공식으로 표현된다.

Vbel1 = Vbe2 + Re·I (1-6)

역시, 쇼크레이의 다이오드 공식으로부터, Vbe2는 다음 공식(1-7)으로 표현된다.

Vbe2 = Vt·ln{I/(n·Is)} (1-7)

공식(1-3),(1-5) 및 (1-7)을 공식(1-6)에 대입하여 다시 계산하면, 트랜지스터(101 내지 103) 각각을 통해 흐르는 전류 I 와 그 외의 상수 사이의 관계를 도시하는 다음 공식(1-8)을 얻을 수 있다.

I = (ln(n)/Re)·Vt (1-8)

공식(1-3),(1-5) 및 (1-8)을 공식(1-1)에 대입하여 다시 계산하면, 전압 Vo을 나타내는 공식(1-9)을 얻을 수 있다.

Vo = Vbe1 + (R/Re)·ln(n)·Vt (1-9)

이 전압 Vo가 온도 의존 특성이 없다는 조건하에, 온도에 관하여 미분된 전압 Vo는 0과 같게 된다. 즉, 이것은 다음 공식(1-10)을 만족시킨다.

dVo/dT = (dVbe1/dT) + (R/Re)·ln(n)·k/q = 0 (1-10)

여기서, k는 볼츠만 상수이며, q는 전하이다.

실리콘 트랜지스터의 베이스와 에미터간의 전압 Vbe 가 온도 1℃상승시 1.7mV 감소한다는 것은 공지된 사실이다. 그러므로, 전압 Vo는, 각각의 상수가 결정되면, 온도에 의존하지 않아서, 다음과 같은 공식(1-11)을 얻을 수 있다.

(R/Re)·ln(n) = -(q/k)·(dVb1/dT) = 19.7 (1-11)

실리콘 트랜지스터의 베이스과 에미터간의 전압 Vbe 가 실온의 진공상태에서 대략 0.7 V 라는 사실은 이미 공지된 사실이다. 이 값과 공식(1-11)의 값을 상기 공식(1-9)에 대입하여 계산하면, 양호한 온도 특성을 갖는 전압 Vo 는 밴드 갭 기준 회로에 의해 얻어져서 1.21 V가 된다.

달리 설명하면, 전압 Vbe의 네가티브 온도 특성이 열 전압 Vt의 포지티브 온도 특성으로 상쇄될 때 산출된 전압 Vo는 1.21 V가 된다.

밴드 갭 기준 회로의 그 밖의 구성 부분의 동작을 이하 설명한다.

트랜지스터(104)는 전압 Vo 안정용 네가티브 피드백 회로부로 동작한다. 즉, 전압 Vo 가 증가하면, 트랜지스터(103)의 베이스 전압은 증가하고, 트랜지스터(104)의 베이스 전압은 감소한다.그 결과, 전압 Vo는 안정 전압이 된다.

트래지스터(107,108) 및 저항(114)은 상술한 밴드 갭 기준 회로의 전력용 스타트업 회로를 나타낸다. 정상 동작시, 트랜지스터(107)는 오프된다.

상술한 전압 Vo를 임의의 크기로 변화하면, DC 증폭기를 통해 전압 변환이 요구된다.

DC 증폭기는 연산 증폭기(117) 및 저항(115,116)으로 구성될 수 있다. 저항(115)의 저항 값이 Ri 이고, 저항(116)의 저항값이 Ro이면, DC 증폭율은 Ro/Ri 가 된다. 그러므로, 임의의 정전압 Vo'는 다음 공식(1-12)으로 주어진다.

Vo' = (Ro/Ri)·Vo (1-12)

그러나, DC 증폭기가 바이폴라 IC로 구성될 필요가 있기 때문에, 회로 소자의 수가 증가되어, 전압 Vo 는 저항 비 Ro/Ri 의 변화에 따라 정확도가 떨어진다.

즉, 종래의 밴드 갭 기준 회로를 사용하는 정전압원은, 소자의 수가 증가하거나, 정확도가 저항 비에 의해 악화되어, 소망의 전압을 정확히 확보할 수 없는 문제점이 발생한다.

그러므로, 본 발명의 목적은 소자의 수를 많이 증가시키지 않고, 소망의 정전압이 높은 정확도를 실현시킬 수 있는 밴드 갭 기준 회로를 제공하는 것이다.

일 특징에 있어서, 본 발명은 밴드 갭 기준 회로를 제공하는데, 여기서, 모두 합산된 다수의 트랜지스터의 베이스-에미터간 전압은 정전압을 출력하기 위해 트랜지스터의 수에 비례하는 계수에 의해 증배된 열 전압을 합산한다. 즉, 다수의 트랜지스터의 베이스-에미터간 전압의 합은 네가티브 온도 특성을 보이는 반면에, 트랜지스터의 수에 비례하는 계수에 의해 증배된 열 전압은 포지티브 온도 특성을 가지므로, 이들을 모두 합산하면, 양호한 온도 특성을 갖는 정전압 회로를 얻을 수 있다. 더욱이, 트랜지스터의 수를 선택함으로써, 소망의 전압이 출력될 수 있다. 즉, 모두 합산된 다수의 트랜지스터의 베이스-에미터간 전압은 정전압을 출력하기 위해 트랜지스터의 수에 비례하는 계수에 의해 증배된 열 전압을 합산하는 기존의 밴드 갭 기준 회로로, 소자의 수를 증가시키거나 증폭기를 구비할 필요없이 높은 안정성과 정확도의 정전압을 얻을 수 있다.

다른 특징에 있어서, 본 발명은 전원 전압이 각 트랜지스터의 베이스-에미터간 전압에 의해 분배되며, 각 저항의 저항값이 정전압을 출력하는 하나 이상의 저항에 각각 접속된 복수의 트랜지스터를 포함하는 밴드 갭 기준 회로를 제공한다. 사전 설정(pre-set)정전압은 사전 설정 값에 트랜지스터의 수와 저항의 저항값을 설정시킴으로, 양호한 온도 특성과 높은 정확도를 가지고 출력될 수 있으므로, 높은 안정성과 정확도의 정전압은 소자의 수를 증가시키거나 증폭기를 구비할 필요 없이 얻을 수 있다.

도 1은 종래의 밴드 갭 기준 회로의 실예의 구조를 도시하는 회로도.

도 2는 본 발명에 따른 밴드 갭 기준 회로의 구조를 도시하는 회로도.

도 3은 본 발명에 따른 다른 밴드 갭 기준 회로의 구조를 도시하는 회로도.

* 도면의 주요 부분에 대한 기호의 설명 *

19, 20, 21, 22, 23, 24, 25, 26: 트랜지스터

29, 30,32: 저항 35: 전원

도면을 참조하여, 본 발명에 따른 실시예를 상세히 설명한다. 그러나, 본 발명은 예시된 구조에만 국한되는 것이 아니며, 본 발명의 정신을 벗어나지 않고 적절하게 수정될 수 있다.

본 발명은 도 2에 실예로 도시된 바와 같이 구성된 밴드 갭 기준 회로를 제공한다.

도 2에 도시된 밴드 갭 기준 회로에 있어서, 트랜지스터(19)의 에미터는 접지되는 반면, 베이스는 그 자신의 콜렉터, 저항 및 트랜지스터(20)의 베이스에 접속된다. 트랜지스터(20)는 n 개의 NPN 병렬 접속이며, 그 자신의 에미터는 저항(28)을 통해 접지되며, 콜렉터는 저항(30)과 트랜지스터(21)의 베이스에 접속된다. 트랜지스터(21)의 에미터는 접지되는 반면, 콜렉터는 트랜지스터(23)의 콜렉터, 트랜지스터(25)의 콜렉터 및 트랜지스터(26)의 콜렉터에 접속된다. 트랜지스터(23)의 에미터는 저항(31)과 트랜지스터(22)의 베이스에 접속되는 반면, 콜렉터는 전원(35)의 포지티브 터미널에 접속된다.

트랜지스터(22)는 n 개의 NPN의 병렬 접속이며, 그 자신의 에미터는 저항(29,30)에 접속되는 반면, 콜렉터는 트랜지스터(24)의 콜렉터와 트랜지스터(25)의 베이스에 접속된다. 트랜지스터(24)는 2개의 PNP 병렬 접속이되며, 그 자신의 에미터는 저항(32)을 통해 전원(35)의 포지티브 터미널에 접속된다. 트랜지스터(25)의 에미터는 트랜지스터(26)의 에미터와 저항(33)을 통해 전원(35)의 포지티브 터미널에 접속된다. 트랜지스터(26)의 베이스는 트랜지스터(27)의 베이스와 콜렉트에 접속됨과 동시에, 저항(34)을 경유하여 접지된다.

이 밴드 갭 기준 회로의 동작 원리를 이하 설명한다. 여기서도, 트랜지스터의 베이스 전류는 무시한다.

기존의 밴드 갭 기준 회로와 관련된 기술에 관련하여 설명한 밴드 갭 기준 회로의 차이점은 트랜지스터(22) 및 저항(31)을 부가할 때 발생한다.

트랜지스터(23)와 저항(31)은 전압 Vo 안정용 네거티브 피드백 회로부로 동작하며, 또한, 저 임피던스에서 전압 Vo'를 출력하는 에미터 폴로어 회로로써 동작한다.

트랜지스터(19 내지 21)를 통해 흐르는 전류는 상술한 바와 같이 동일하다. 이 전류 I 는 상술한 공식(108)에 의해 정의된다.

2I의 전류가 2개의 NPN 병렬 접속을 통해 흐르기 때문에, 트랜지스터(22)의 베이스와 에미터간의 전압은 트랜지스터(19)의 베이스와 에미터간의 전압과 동일하다. 이 전압은 Vbe1이 된다. 저항(2)의 저항값이 Re 가 되면, 저항(29,30)의 저항값은 2R이 되며, 트랜지스터(23)의 에미터 전압은 Vo' 가 되고, 이 전압 Vo' 는 공식 (2-1)로 표현된다.

Vo' = 2Vbe1 + 2 RI

= 2Vbe1 + 2(R/Re)·ln(n)·Vt (2-1)

이 전압 Vo' 을 상기 공식(1-9)에 비교하면, 전압 Vo' 은 전압 Vo의 2 배가 됨을 알 수 있다. 즉, 밴드 갭 기준 회로는, 전압 Vo의 2배의 전압을 출력하기 위해, 2 개의 트랜지스터의 베이스-에미터 간의 전압의 합과 트랜지스터의 수(2개)에 비례하는 계수에 의해 증배된 열 전압을 합산한다. 또한, 각각의 상수가 상기 공식(1-11)이 적용되도록 결정되는 경우, 밴드 갭 기준 회로는 온도에 의존하지 않는 높은 정확도의 정 전압 Vo'을 출력할 수 있다.

본 발명에 따른 밴드 갭 기준 회로의 다른 실시예는 도 3을 참조로하여 후술한다. 다음 설명에서, 도 2에 도시된 제 1 실시예와 동일한 부분이나 구성은 동일 참조 부호로 기재하였으며, 특별히 설명하지는 않았다.

도 3에 도시된 밴드 갭 기준 회로는 도 2에 도시된 트랜지스터(22) 대신에, 트랜지스터(40a,...,40b)(m-1)를 포함한다. 더욱이, 저항(29,30)의 저항값은 각각 mR 이 된다. 따라서, 다음 공식(2-2)이 성립한다.

Vo' = mVbe1 + m(R/Re)·ln(n)·Vt (2-2)

즉, 전압Vo의 m 배와 동일한 전압이, m 개의 트랜지스터의 베이스-에미터간 전압의 합과, 트랜지스터의 수에 비례하는 계수에 의해 증배된 열 전압을 합산하여 출력될 수 있다. 다르게 말하면, 소망의 정전압이, 트랜지스터의 수와 사전-설정 값에 저항값을 설정함으로써 출력될 수 있다.

Claims

정전압을 출력하기 위해, 서로 합산된 다수의 트랜지스터의 베이스-에미터간 전압과 트랜지스터의 수에 비례하는 계수에 의해 증배된 열전압을 합산하는 것을 특징으로 하는 밴드 갭 기준 회로.
정전압을 출력하기 위해, 다수의 트랜지스터는 각각 하나이상의 저항에 접속되고, 전원 전압이 상기 각 트랜지스터의 베이스-에미터간 전압과 상기 각 저항의 저항값에 의해 분배되는 것을 특징으로 하는 밴드 갭 기준 회로.
제 2 항에 있어서,

상기 정전압의 출력에 근거하여 네가티브 피드백을 실행하는 네가티브 피드백 수단을 포함하는 밴드 갭 기준 회로.