JP5554081B2

JP5554081B2 - 基準電圧回路

Info

Publication number: JP5554081B2
Application number: JP2010031625A
Authority: JP
Inventors: 大介内本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2010-02-16
Filing date: 2010-02-16
Publication date: 2014-07-23
Anticipated expiration: 2030-02-16
Also published as: JP2011170455A

Description

本発明は、基準電圧回路に関する。

半導体集積回路において、電源電圧変動や温度変動によらない一定の電圧を生成する目的で、バンドギャップ基準電圧回路（バンドギャップリファレンス（ＢＧＲ）回路ともいう）が利用される。特許文献１には、ＢＧＲ回路の一例が開示される。

特開平５−０８８７６７号公報 PAUL R. GRAY, PAUL J. HURST, STEPHEN H. LEWIS, ROBERT G. MEYER、ANALYSIS AND DESING OF ANALOG INTEGRATED CIRCUIT 4th Edition、JOHN WILEY & SONS, INC. pp.229-336

特許文献１に記載のＢＧＲ回路は、電源電圧および温度に対して安定した基準電圧Ｖｒｅｆを生成することができるが、温度係数δＶｒｅｆ／δＴが完全にゼロではなく、用途によっては不十分な場合がある。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、温度依存性を改善した基準電圧回路の提供にある。

本発明のある態様は、基準電圧回路に関する。この基準電圧回路は、電源端子と接地端子の間に順に直列にスタックされた第１バンドギャップリファレンス回路および第２バンドギャップリファレンス回路を備える。第１バンドギャップリファレンス回路と第２バンドギャップリファレンス回路はそれぞれ、互いに反対の温度係数を有する第１基準電圧、第２基準電圧を生成するよう構成される。この基準電圧回路は、第１、第２基準電圧の和を出力する。

この態様によると、第１基準電圧と第２基準電圧の温度特性が互いにキャンセルし合うため、温度依存性の小さな基準電圧を生成することができる。

第１、第２バンドギャップリファレンス回路は、互いに反対の導電性のバイポーラトランジスタを用いて構成されてもよい。

第１、第２バンドギャップリファレンス回路の一方は、第１端子と、第２端子と、第２端子側に設けられた第１ワイドラー型カレントミラー回路と、第１ワイドラー型カレントミラー回路と第１端子の間に設けられた第１負荷回路と、第１負荷回路と第２トランジスタの接続点の電位に応じた第１基準電圧を、第１端子と第２端子の間に発生させる第１出力回路と、を含んでもよい。第１ワイドラー型カレントミラー回路は、ＮＰＮ型バイポーラトランジスタの第１トランジスタ、第２トランジスタおよび第１エミッタ抵抗を含んでもよい。第１、第２バンドギャップリファレンス回路の他方は、第３端子と、第４端子と、第３端子側に設けられた第２ワイドラー型カレントミラー回路と、第２ワイドラー型カレントミラー回路と第４端子の間に設けられた第２負荷回路と、第２負荷回路と第４トランジスタの接続点の電位に応じた第２基準電圧を、第３端子と第４端子の間に発生させる第２出力回路と、を含んでもよい。第２ワイドラー型カレントミラー回路は、ＰＮＰ型バイポーラトランジスタの第３トランジスタ、第４トランジスタおよび第２エミッタ抵抗を含んでもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る基準電圧回路によれば、温度依存性を改善できる。

実施の形態に係る基準電圧回路の構成を示す回路図である。図１の基準電圧回路の温度特性を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係る基準電圧回路１００の構成を示す回路図である。基準電圧回路１００は、第１バンドギャップリファレンス回路１０、第２バンドギャップリファレンス回路２０および電流源３０を備える。

電流源３０、第１バンドギャップリファレンス回路１０および第２バンドギャップリファレンス回路２０は、電源電圧Ｖｃｃが印加される電源端子と、接地電圧Ｖｇｎｄが印加される接地端子の間に順に直列にスタックされる。

第１バンドギャップリファレンス回路１０はその両端間に第１基準電圧Ｖｒｅｆ１を発生させる。第２バンドギャップリファレンス回路２０はその両端間に第２基準電圧Ｖｒｅｆ２を発生させる。第１バンドギャップリファレンス回路１０および第２バンドギャップリファレンス回路２０はそれぞれ、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２が互いに反対の温度係数を有するように構成される。

基準電圧回路１００は、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２の和（Ｖｒｅｆ１＋Ｖｒｅｆ２）を、基準電圧Ｖｒｅｆとして出力する。つまり第１バンドギャップリファレンス回路１０および第２バンドギャップリファレンス回路２０の両端間の電圧を出力する。

以上が基準電圧回路１００全体の構成である。続いて第１バンドギャップリファレンス回路１０および第２バンドギャップリファレンス回路２０の具体的な構成を説明する。反対の温度係数を有する基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を生成するために、第１バンドギャップリファレンス回路１０および第２バンドギャップリファレンス回路２０は、反対の導電性のバイポーラトランジスタを用いて対称に構成される。すなわち、第１バンドギャップリファレンス回路１０と第２バンドギャップリファレンス回路２０は、互いに天地反転しており、ＰＮＰ型バイポーラトランジスタ（ＰチャンネルＭＯＳＦＥＴ）とＮＰＮ型バイポーラトランジスタ（ＮチャンネルＭＯＳＦＥＴ）が置換された構成となっている。

第１バンドギャップリファレンス回路１０は、第１端子Ｐ１、第２端子Ｐ２、第１ワイドラー型カレントミラー回路１２、第１負荷回路１４、第１出力回路１６を備える。第１バンドギャップリファレンス回路１０は、第１端子Ｐ１と第２端子Ｐ２の間に、第１基準電圧Ｖｒｅｆ１を発生する。

第１ワイドラー型カレントミラー回路１２は、第２端子Ｐ２側に設けられる。第１ワイドラー型カレントミラー回路１２は、ＮＰＮ型バイポーラトランジスタの第１トランジスタＱ１、第２トランジスタＱ２および第１エミッタ抵抗Ｒｅ１を含む。第１トランジスタＱ１と第２トランジスタＱ２のサイズ比は、１：Ｎである。

第１負荷回路１４は、第１ワイドラー型カレントミラー回路１２と第２端子Ｐ２の間に設けられる。具体的に第１負荷回路１４は、第１トランジスタＱ１の経路上に設けられた第１負荷抵抗ＲＬ１と、第２トランジスタＱ２の経路上に設けられた第２負荷抵抗ＲＬ２と、を含む。なお第１負荷回路１４として能動負荷（カレントミラー回路）を用いてもよい。

第１出力回路１６は、第１負荷回路１４と第２トランジスタＱ２の接続点Ｎ１の電位Ｖ_Ｎ１に応じた第１基準電圧Ｖｒｅｆ１を、第１端子Ｐ１と第２端子Ｐ２の間に発生させる。

第１出力回路１６は、第５トランジスタＱ５〜第９トランジスタＱ９を含む。第５トランジスタＱ５（第１増幅用トランジスタ）のベースには、接続点Ｎ１の電圧Ｖ_Ｎ１が入力される。トランジスタＱ７〜Ｑ９は、トランジスタＱ１、Ｑ２に流れる電流に比例した電流を、第５トランジスタＱ５へと供給するバイアス回路として動作する。第６トランジスタ（第１出力トランジスタ）Ｑ６は、そのベースに第５トランジスタＱ５のコレクタ電圧を受けるソースフォロア回路である。トランジスタＱ６〜Ｑ９は、第５トランジスタＱ５の状態に応じた電圧（電流）を出力するバッファ回路とみなすことができる。なお第１出力回路１６の構成は図１のそれには限定されない。

第２バンドギャップリファレンス回路２０は、第３端子Ｐ３、第４端子Ｐ４、第２ワイドラー型カレントミラー回路２２、第２負荷回路２４、第２出力回路２６を備える。第２バンドギャップリファレンス回路２０は、第３端子Ｐ３と第４端子Ｐ４の間に、第２基準電圧Ｖｒｅｆ２を発生する。

第２ワイドラー型カレントミラー回路２２は第３端子Ｐ３側に設けられる。第２ワイドラー型カレントミラー回路２２は、ＰＮＰ型バイポーラトランジスタである第３トランジスタＱ３、第４トランジスタＱ４および第２エミッタ抵抗Ｒｅ２を含む。第３トランジスタＱ３と第４トランジスタＱ４のサイズ比は、１：Ｎである。

第２負荷回路２４は、第２ワイドラー型カレントミラー回路２２と第４端子Ｐ４の間に設けられる。具体的に第２負荷回路２４は、第３トランジスタＱ３の経路上に設けられた第３負荷抵抗ＲＬ３と、第４トランジスタＱ４の経路上に設けられた第４負荷抵抗ＲＬ４と、を含む。なお第２負荷回路２４として能動負荷（カレントミラー回路）を用いてもよい。

第２出力回路２６は、第１負荷回路１４と第４トランジスタＱ４の接続点Ｎ２の電位Ｖ_Ｎ２に応じた第２基準電圧Ｖｒｅｆ２を、第３端子Ｐ３と第４端子Ｐ４の間に発生させる。

第２出力回路２６は、第１０トランジスタＱ１０〜第１４トランジスタＱ１４を含む。第１０トランジスタ（第２増幅用トランジスタ）Ｑ１０のベースには、接続点Ｎ２の電圧Ｖ_Ｎ２が入力される。トランジスタＱ１２〜Ｑ１４は、トランジスタＱ３、Ｑ４に流れる電流に比例した電流を、第１０トランジスタＱ１０へと供給するバイアス回路として動作する。第１１トランジスタ（第２出力トランジスタ）Ｑ１１は、そのベースに第１０トランジスタＱ１０のコレクタの電圧を受ける。トランジスタＱ１１〜Ｑ１４は、第１０トランジスタＱ１０の状態に応じた電圧（電流）を出力するバッファ回路とみなすことができる。なお第２出力回路２６の構成は図１のそれには限定されない。

以上が基準電圧回路１００の構成である。続いてその動作を説明する。図２は、図１の基準電圧回路１００の温度特性を示す図である。横軸は温度であり、上段が第１バンドギャップリファレンス回路１０の、中段が第２バンドギャップリファレンス回路２０の、下段が基準電圧回路１００全体の温度特性を示す。

第１バンドギャップリファレンス回路１０に着目すると、第１トランジスタＱ１に流れる電流Ｉ_Ｑ１は、以下の式（１）で与えられる。
Ｉ_Ｑ１＝Ｖ_ＴＮ・ｌｎ（Ｎ）／Ｒｅ１ …（１）
ここでＶ_ＴＮはＮＰＮ型バイポーラトランジスタＱ１の熱電圧を示す。したがって第１バンドギャップリファレンス回路１０が発生する第１基準電圧Ｖｒｅｆ１は、以下の式（２）で与えられる。
Ｖｒｅｆ１＝Ｖ_Ｆ＋Ｉ_Ｑ１×ＲＬ１
＝Ｖ_Ｆ＋Ｖ_ＴＮ・ｌｎ（Ｎ）／Ｒｅ１×ＲＬ１ …（２）
ここでＶ_ＦはバイポーラトランジスタＱ１のベースエミッタ間の順方向電圧である。

続いて第２バンドギャップリファレンス回路２０に着目すると、第３トランジスタＱ３に流れる電流Ｉ_Ｑ３は、以下の式（３）で与えられる。
Ｉ_Ｑ３＝Ｖ_ＴＰ・ｌｎ（Ｎ）／Ｒｅ２ …（３）
ここでＶ_ＴＰはＰＮＰ型バイポーラトランジスタＱ３の熱電圧を示す。したがって第２バンドギャップリファレンス回路２０が発生する第２基準電圧Ｖｒｅｆ２は、以下の式（４）で与えられる。
Ｖｒｅｆ２＝Ｖ_Ｆ＋Ｉ_Ｑ３×ＲＬ３
＝Ｖ_Ｆ＋Ｖ_ＴＰ・ｌｎ（Ｎ）／Ｒｅ２×ＲＬ３ …（４）
ここでＶ_ＦはバイポーラトランジスタＱ３のベースエミッタ間の順方向電圧である。

式（２）で与えられる第１基準電圧Ｖｒｅｆ１は、上に凸の温度依存性を有する。反対に式（２）で与えられる第２基準電圧Ｖｒｅｆ２は、第１基準電圧Ｖｒｅｆ１とは反対に下に凸の温度依存性を有する。その結果、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２を足し併せた基準電圧Ｖｒｅｆは、温度に対してフラットな特性を有する。

このように、図１の基準電圧回路１００によれば、従来よりも温度依存性の小さな基準電圧Ｖｒｅｆを発生することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。

第１バンドギャップリファレンス回路１０と第２バンドギャップリファレンス回路２０の位置は入れかえてもよい。また第１バンドギャップリファレンス回路１０および第２バンドギャップリファレンス回路２０の構成は図１に示すものには限定されず、当業者であればさまざまな変形例を設計可能である。たとえば実施の形態ではバイポーラトランジスタを用いたバンドギャップリファレンス回路を利用したが、導電型が異なるＭＯＳＦＥＴを利用した２つのバンドギャップリファレンス回路をスタックしても、同様の効果を得ることができる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…基準電圧回路、３０…電流源、１０…第１バンドギャップリファレンス回路、Ｐ１…第１端子、Ｐ２…第２端子、１２…第１ワイドラー型カレントミラー回路、１４…第１負荷回路、１６…第１出力回路、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、Ｒｅ１…第１エミッタ抵抗、２０…第２バンドギャップリファレンス回路、Ｐ３…第３端子、Ｐ４…第４端子、２２…第２ワイドラー型カレントミラー回路、２４…第２負荷回路、２６…第２出力回路、Ｑ３…第３トランジスタ、Ｑ４…第４トランジスタ、Ｒｅ２…第２エミッタ抵抗、Ｖｒｅｆ…基準電圧、Ｖｒｅｆ１…第１基準電圧、Ｖｒｅｆ２…第２基準電圧。

Claims

電源端子と接地端子の間に順に直列にスタックされた第１バンドギャップリファレンス回路および第２バンドギャップリファレンス回路を備え、
前記第１バンドギャップリファレンス回路と前記第２バンドギャップリファレンス回路はそれぞれ、互いに反対の温度係数を有する第１基準電圧、第２基準電圧を生成するよう構成され、
前記第１、第２バンドギャップリファレンス回路は、互いに反対の導電性のバイポーラトランジスタを用いて構成され、
前記第１、第２バンドギャップリファレンス回路の一方は、
第１端子と、
第２端子と、
ＮＰＮ型バイポーラトランジスタの第１トランジスタ、第２トランジスタおよび第１エミッタ抵抗を含み、前記第２端子側に設けられた第１ワイドラー型カレントミラー回路と、
前記第１ワイドラー型カレントミラー回路と前記第１端子の間に設けられた第１負荷回路と、
前記第１負荷回路と前記第２トランジスタの接続点の電位に応じた第１基準電圧を、前記第１端子と前記第２端子の間に発生させる第１出力回路と、
を含み、
前記第１、第２バンドギャップリファレンス回路の他方は、
第３端子と、
第４端子と、
ＰＮＰ型バイポーラトランジスタの第３トランジスタ、第４トランジスタおよび第２エミッタ抵抗を含み、前記第３端子側に設けられた第２ワイドラー型カレントミラー回路と、
前記第２ワイドラー型カレントミラー回路と前記第４端子の間に設けられた第２負荷回路と、
前記第２負荷回路と前記第４トランジスタの接続点の電位に応じた第２基準電圧を、前記第３端子と前記第４端子の間に発生させる第２出力回路と、
を含み、
前記第１、第２基準電圧の和を出力することを特徴とする基準電圧回路。
前記第１出力回路は、
そのベースに前記第１負荷回路と前記第２トランジスタの接続点の電位を受けるＮＰＮ型の第１増幅用トランジスタと、
前記第１、第２トランジスタに流れる電流に応じた電流を、前記第１増幅用トランジスタに供給する第１バイアス回路と、
そのベースに前記第１増幅用トランジスタのコレクタ電圧を受ける第１出力トランジスタと、
を含み、
前記第２出力回路は、
そのベースに前記第２負荷回路と前記第４トランジスタの接続点の電位を受けるＰＮＰ型の第２増幅用トランジスタと、
前記第３、第４トランジスタに流れる電流に応じた電流を、前記第２増幅用トランジスタに供給する第２バイアス回路と、
そのベースに前記第２増幅用トランジスタのコレクタ電圧を受ける第２出力トランジスタと、
を含むことを特徴とする請求項１に記載の基準電圧回路。