JPH06110573A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH06110573A JPH06110573A JP4283662A JP28366292A JPH06110573A JP H06110573 A JPH06110573 A JP H06110573A JP 4283662 A JP4283662 A JP 4283662A JP 28366292 A JP28366292 A JP 28366292A JP H06110573 A JPH06110573 A JP H06110573A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- emitter
- transistor
- npn
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的はバンドギャップ回路を有する
定電圧回路における出力端子の電圧ＶＲＥＦのばらつき
を低減することである。 【構成】 ＮＰＮＴｒ１とＮＰＮＴｒ１３はベース共通
接続のカレントミラー回路となっており、ＮＰＮＴｒ１
３のコレクタは、ＰＮＰＴｒ１４とＰＮＰＴｒ１５で構
成するカレントミラー回路の共通ベースに接続してい
る。ＰＮＰＴｒ１４のコレクタはＮＰＮＴｒ３のコレク
タに接続されており、ＮＰＮＴｒ１の動作電流に依存す
る電流をＮＰＮＴｒ３の動作電流として供給している。
したがって、ＮＰＮＴｒ１とＮＰＮＴｒ３が相関関係を
有し、ＮＰＮＴｒ３単独のばらつきを抑えることで、出
力端子１１の電圧ＶＲＥＦの初期ばらつきを抑えること
が可能である。
定電圧回路における出力端子の電圧ＶＲＥＦのばらつき
を低減することである。 【構成】 ＮＰＮＴｒ１とＮＰＮＴｒ１３はベース共通
接続のカレントミラー回路となっており、ＮＰＮＴｒ１
３のコレクタは、ＰＮＰＴｒ１４とＰＮＰＴｒ１５で構
成するカレントミラー回路の共通ベースに接続してい
る。ＰＮＰＴｒ１４のコレクタはＮＰＮＴｒ３のコレク
タに接続されており、ＮＰＮＴｒ１の動作電流に依存す
る電流をＮＰＮＴｒ３の動作電流として供給している。
したがって、ＮＰＮＴｒ１とＮＰＮＴｒ３が相関関係を
有し、ＮＰＮＴｒ３単独のばらつきを抑えることで、出
力端子１１の電圧ＶＲＥＦの初期ばらつきを抑えること
が可能である。
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路に関し、特
に、バンドギャップ回路を用いた定電圧回路に関する。
に、バンドギャップ回路を用いた定電圧回路に関する。
【０００２】
【従来の技術】従来の定電圧回路の一例を図３に示す。
図３において、１，２，３はＮＰＮトランジスタ（以
下、ＮＰＮＴｒと略す）、４はＰＮＰトランジスタ（以
下、ＰＮＰＴｒと略す）、５，６，７，８は抵抗、９は
定電流源、１０は電源端子の一端、１１は出力端子、１
２は電源端子の他端である。
図３において、１，２，３はＮＰＮトランジスタ（以
下、ＮＰＮＴｒと略す）、４はＰＮＰトランジスタ（以
下、ＰＮＰＴｒと略す）、５，６，７，８は抵抗、９は
定電流源、１０は電源端子の一端、１１は出力端子、１
２は電源端子の他端である。
【０００３】ＮＰＮＴｒ１のコレクタとベースを接続
し、ＮＰＮＴｒ１のコレクタを抵抗５を介して出力端子
１１に接続する。ＮＰＮＴｒ１のエミッタは電源端子の
他端１２に接続し、ＮＰＮＴｒ１のベースに、ＮＰＮＴ
ｒ１の整数倍のエミッタ面積を持つＮＰＮＴｒ２のベー
スを接続する。ＮＰＮＴｒ２のエミッタは、抵抗８を介
して電源端子の他端１２に接続し、ＮＰＮＴｒ２のコレ
クタは抵抗６を介して出力端子１１に接続する。ＮＰＮ
Ｔｒ３のベースは、ＮＰＮＴｒ２のコレクタと抵抗６の
接続点に接続し、ＮＰＮＴｒ３のエミッタは電源端子の
他端１２に接続する。ＮＰＮＴｒ３のコレクタは抵抗７
を介して出力端子１１に接続し、ＰＮＰＴｒ４のベース
はＮＰＮＴｒ３のコレクタと抵抗７の接続点に接続す
る。ＰＮＰＴｒ４のエミッタは出力端子１１に接続し、
ＰＮＰＴｒ４のコレクタは電源端子の他端１２に接続す
る。定電流源９は電源端子の一端１０と出力端子１１と
の間に接続し、バンドギャップ型定電圧回路に電流を供
給している。
し、ＮＰＮＴｒ１のコレクタを抵抗５を介して出力端子
１１に接続する。ＮＰＮＴｒ１のエミッタは電源端子の
他端１２に接続し、ＮＰＮＴｒ１のベースに、ＮＰＮＴ
ｒ１の整数倍のエミッタ面積を持つＮＰＮＴｒ２のベー
スを接続する。ＮＰＮＴｒ２のエミッタは、抵抗８を介
して電源端子の他端１２に接続し、ＮＰＮＴｒ２のコレ
クタは抵抗６を介して出力端子１１に接続する。ＮＰＮ
Ｔｒ３のベースは、ＮＰＮＴｒ２のコレクタと抵抗６の
接続点に接続し、ＮＰＮＴｒ３のエミッタは電源端子の
他端１２に接続する。ＮＰＮＴｒ３のコレクタは抵抗７
を介して出力端子１１に接続し、ＰＮＰＴｒ４のベース
はＮＰＮＴｒ３のコレクタと抵抗７の接続点に接続す
る。ＰＮＰＴｒ４のエミッタは出力端子１１に接続し、
ＰＮＰＴｒ４のコレクタは電源端子の他端１２に接続す
る。定電流源９は電源端子の一端１０と出力端子１１と
の間に接続し、バンドギャップ型定電圧回路に電流を供
給している。
【０００４】次に従来例の動作について説明する。ＮＰ
ＮＴｒ２のエミッタ面積ＡＥ２は、ＮＰＮＴｒ１のエミ
ッタ面積ＡＥ１の整数倍Ｎなので、 ＡＥ２／ＡＥ１＝Ｎ・・・・（１）式 と設定しており、かつ両トランジスタのベースが共通接
続となっているので、ＮＰＮＴｒ１のベース・エミッタ
間電圧ＶＢＥ１とＮＰＮＴｒ２のベース・エミッタ間電
圧ＶＢＥ２に電圧差△ＶＢＥ、すなわち抵抗８には下記
の電圧が発生する。 △ＶＢＥ＝ＶＢＥ１−ＶＢＥ２ ＝（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＡＥ１）／（ＩＥ２／ＡＥ２） ＝（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＩＥ２）×Ｎ・・・・（２）式 （２）式において、Ｋはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷量、ＩＥ１はＮＰＮＴｒ１のエミッ
タ電流、ＩＥ２はＮＰＮＴｒ２のエミッタ電流である。
ここで、ＮＰＮＴｒ２のエミッタ電流ＩＥ２は、 ＩＥ２＝△ＶＢＥ／Ｒ８・・・・・（３）式 （３）式において、Ｒ８は抵抗８の抵抗値である。更
に、抵抗６の抵抗値Ｒ６の両端に発生する電圧ＶＲ６
は、 ＶＲ６＝ＩＣ２×Ｒ６＋ＩＢ３×Ｒ６・・・（４）式 （４）式で、ＩＣ２はＮＰＮＴｒ２のコレクタ電流、Ｉ
Ｂ３はＮＰＮＴｒ３のベース電流である。ここで、電流
増幅率ｈＦＥは充分に大きく無視できるものとすると、
（４）式は下記のようになる。 ＶＲ６＝ＩＥ２×Ｒ６ ＝Ｒ６／Ｒ８×△ＶＢＥ・・・・（５）式 よって、求める出力端子１１の電圧ＶＲＥＦは、 ＶＲＥＦ＝ＶＢＥ３＋（Ｒ６／Ｒ８）×△ＶＢＥ ＝ＶＢＥ３＋（Ｒ６／Ｒ８）×（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＩＥ２ ×Ｎ）・・・・・・・（６）式 で決定される電圧となる。ここで抵抗５及び６の抵抗値
を等しくすると、ＮＰＮＴｒ１及び２のコレクタ電流が
等しくなり、かつ、両トランジスタの電流増幅率ｈＦＥ
が充分に大きく無視できるものとすると、ＮＰＮＴｒ１
及び２のエミッタ電流は等しくなるので、（６）式は以
下の通りとなる。 ＶＲＥＦ＝ＶＢＥ３＋（Ｒ６／Ｒ８）×（ＫＴ／ｑ）×ｌｎ×Ｎ・・・（７）式 ただし、ＶＢＥ３を決めるＮＰＮＴｒ３のエミッタ電流
ＩＥ３は、 ＩＥ３＝ＶＢＥ４／Ｒ７・・・・・（８）式 （８）式において、ＶＢＥ４はＮＰＮＴｒ４のベース・
エミッタ間電圧、Ｒ７は抵抗７の抵抗値である。ここ
で、電流増幅率ｈＦＥは充分に大きく無視できるものと
する。
ＮＴｒ２のエミッタ面積ＡＥ２は、ＮＰＮＴｒ１のエミ
ッタ面積ＡＥ１の整数倍Ｎなので、 ＡＥ２／ＡＥ１＝Ｎ・・・・（１）式 と設定しており、かつ両トランジスタのベースが共通接
続となっているので、ＮＰＮＴｒ１のベース・エミッタ
間電圧ＶＢＥ１とＮＰＮＴｒ２のベース・エミッタ間電
圧ＶＢＥ２に電圧差△ＶＢＥ、すなわち抵抗８には下記
の電圧が発生する。 △ＶＢＥ＝ＶＢＥ１−ＶＢＥ２ ＝（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＡＥ１）／（ＩＥ２／ＡＥ２） ＝（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＩＥ２）×Ｎ・・・・（２）式 （２）式において、Ｋはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷量、ＩＥ１はＮＰＮＴｒ１のエミッ
タ電流、ＩＥ２はＮＰＮＴｒ２のエミッタ電流である。
ここで、ＮＰＮＴｒ２のエミッタ電流ＩＥ２は、 ＩＥ２＝△ＶＢＥ／Ｒ８・・・・・（３）式 （３）式において、Ｒ８は抵抗８の抵抗値である。更
に、抵抗６の抵抗値Ｒ６の両端に発生する電圧ＶＲ６
は、 ＶＲ６＝ＩＣ２×Ｒ６＋ＩＢ３×Ｒ６・・・（４）式 （４）式で、ＩＣ２はＮＰＮＴｒ２のコレクタ電流、Ｉ
Ｂ３はＮＰＮＴｒ３のベース電流である。ここで、電流
増幅率ｈＦＥは充分に大きく無視できるものとすると、
（４）式は下記のようになる。 ＶＲ６＝ＩＥ２×Ｒ６ ＝Ｒ６／Ｒ８×△ＶＢＥ・・・・（５）式 よって、求める出力端子１１の電圧ＶＲＥＦは、 ＶＲＥＦ＝ＶＢＥ３＋（Ｒ６／Ｒ８）×△ＶＢＥ ＝ＶＢＥ３＋（Ｒ６／Ｒ８）×（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＩＥ２ ×Ｎ）・・・・・・・（６）式 で決定される電圧となる。ここで抵抗５及び６の抵抗値
を等しくすると、ＮＰＮＴｒ１及び２のコレクタ電流が
等しくなり、かつ、両トランジスタの電流増幅率ｈＦＥ
が充分に大きく無視できるものとすると、ＮＰＮＴｒ１
及び２のエミッタ電流は等しくなるので、（６）式は以
下の通りとなる。 ＶＲＥＦ＝ＶＢＥ３＋（Ｒ６／Ｒ８）×（ＫＴ／ｑ）×ｌｎ×Ｎ・・・（７）式 ただし、ＶＢＥ３を決めるＮＰＮＴｒ３のエミッタ電流
ＩＥ３は、 ＩＥ３＝ＶＢＥ４／Ｒ７・・・・・（８）式 （８）式において、ＶＢＥ４はＮＰＮＴｒ４のベース・
エミッタ間電圧、Ｒ７は抵抗７の抵抗値である。ここ
で、電流増幅率ｈＦＥは充分に大きく無視できるものと
する。
【０００５】
【発明が解決しようとする課題】この従来の定電圧回路
では、ＮＰＮＴｒ３のベース・エミッタ間電圧ＶＢＥ３
を決定するＮＰＮＴｒ３のエミッタ電流ＩＥ３は（８）
式で決まり、ＰＮＰＴｒ４のベース・エミッタ間電圧Ｖ
ＢＥ４と抵抗７の抵抗値Ｒ７の各々独立した絶対値のば
らつき、例えばＶＢＥ４±１８ｍＶ、Ｒ７±２５％等に
左右されるので、出力端子１１の電圧ＶＲＥＦの初期ば
らつきが大きいという問題点があった。
では、ＮＰＮＴｒ３のベース・エミッタ間電圧ＶＢＥ３
を決定するＮＰＮＴｒ３のエミッタ電流ＩＥ３は（８）
式で決まり、ＰＮＰＴｒ４のベース・エミッタ間電圧Ｖ
ＢＥ４と抵抗７の抵抗値Ｒ７の各々独立した絶対値のば
らつき、例えばＶＢＥ４±１８ｍＶ、Ｒ７±２５％等に
左右されるので、出力端子１１の電圧ＶＲＥＦの初期ば
らつきが大きいという問題点があった。
【０００６】更に、ＰＮＰＴｒ４のベース・エミッタ間
電圧ＶＢＥ４と抵抗７の抵抗値Ｒ７は、各々独立した温
度特性、一般ＶＢＥ４は負の温度特性、Ｒ７は正の温度
特性を持つために、出力端子１１の電圧ＶＲＥＦの温度
特性が悪くなるという問題点もあった。
電圧ＶＢＥ４と抵抗７の抵抗値Ｒ７は、各々独立した温
度特性、一般ＶＢＥ４は負の温度特性、Ｒ７は正の温度
特性を持つために、出力端子１１の電圧ＶＲＥＦの温度
特性が悪くなるという問題点もあった。
【０００７】
【課題を解決するための手段】本発明の要旨は、コレク
タとベースを接続した第１のトランジスタと；前記第１
のトランジスタの整数倍のエミッタ面積を有し、該第１
のトランジスタのベースにベースを接続し、エミッタを
第１の抵抗を介して電源端子の一端に接続した第２のト
ランジスタと；前記第２のトランジスタのコレクタにベ
ースを接続した第３のトランジスタと；前記第２のトラ
ンジスタのコレクタと出力端子の間に接続された第２の
抵抗と；前記第１のトランジスタのコレクタと出力端子
との間に接続された第３の抵抗と；を備え、前記第１の
トランジスタのエミッタを電源端子の一端に接続し、前
記第３のトランジスタのエミッタを電源端子の一端に接
続し、該第３のトランジスタのコレクタに前記第１のト
ランジスタのコレクタ電流に依存する電流を定電流方式
にて供給することである。
タとベースを接続した第１のトランジスタと；前記第１
のトランジスタの整数倍のエミッタ面積を有し、該第１
のトランジスタのベースにベースを接続し、エミッタを
第１の抵抗を介して電源端子の一端に接続した第２のト
ランジスタと；前記第２のトランジスタのコレクタにベ
ースを接続した第３のトランジスタと；前記第２のトラ
ンジスタのコレクタと出力端子の間に接続された第２の
抵抗と；前記第１のトランジスタのコレクタと出力端子
との間に接続された第３の抵抗と；を備え、前記第１の
トランジスタのエミッタを電源端子の一端に接続し、前
記第３のトランジスタのエミッタを電源端子の一端に接
続し、該第３のトランジスタのコレクタに前記第１のト
ランジスタのコレクタ電流に依存する電流を定電流方式
にて供給することである。
【０００８】
【発明の作用】第１のトランジスタと第３のトランジス
タとのパラメータは相関関係を有し、製造上のばらつき
が出力端子の電圧に影響しにくい。
タとのパラメータは相関関係を有し、製造上のばらつき
が出力端子の電圧に影響しにくい。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１実施例を示す回路図である。
尚、図中従来例と共通する構成に関しては、同一記号を
付す。
る。図１は本発明の第１実施例を示す回路図である。
尚、図中従来例と共通する構成に関しては、同一記号を
付す。
【００１０】図１において、１，２，３，１３はＮＰＮ
Ｔｒ、４，１４，１５はＰＮＰＴｒ、５，６，８は抵
抗、９は定電流源、１０は電源端子の一端、１１は出力
端子、１２は電源端子の他端である。
Ｔｒ、４，１４，１５はＰＮＰＴｒ、５，６，８は抵
抗、９は定電流源、１０は電源端子の一端、１１は出力
端子、１２は電源端子の他端である。
【００１１】ＮＰＮＴｒ１のコレクタはベースと接続さ
れ、ＮＰＮＴｒ１のコレクタは抵抗５を介して出力端子
１１に接続される。ＮＰＮＴｒ１のエミッタは電源端子
の他端１２に接続し、ＮＰＮＴｒ１のベースにＮＰＮＴ
ｒ１の整数倍のエミッタ面積を持つＮＰＮＴｒ２のベー
スを接続する。ＮＰＮＴｒ２のエミッタは、抵抗８を介
して電源端子の他端１２に接続し、ＮＰＮＴｒ２のコレ
クタは抵抗６を介して出力端子１１に接続する。ＮＰＮ
Ｔｒ３のベースは、ＮＰＮＴｒ２のコレクタと抵抗６の
接続点に接続し、ＮＰＮＴｒ３のエミッタは電源端子の
他端１２に接続する。ＮＰＮＴｒ３のコレクタはＰＮＰ
Ｔｒ１４のコレクタと接続し、ＰＮＰＴｒ１４のエミッ
タは出力端子１１に接続する。ＰＮＰＴｒ１４のベース
はＰＮＰＴｒ１５のベースとコレクタの接続点に接続
し、ＰＮＰＴｒ１５のエミッタは出力端子１１に接続す
る。ＮＰＮＴｒ１３のコレクタはＰＮＰＴｒ１５のベー
スとコレクタの接続点に接続し、ＮＰＮＴｒ１３のエミ
ッタは、電源端子の他端１２に接続する。ＮＰＮＴｒ１
３のベースはＮＰＮＴｒ１のベースとＮＰＮＴｒ２のベ
ースの接続点に接続し、ＰＮＰＴｒ４のベースはＮＰＮ
Ｔｒ３のコレクタとＰＮＰＴｒ１４のコレクタの接続点
に接続する。ＰＮＰＴｒ４のエミッタは出力端子１１に
接続し、ＰＮＰＴｒ４のコレクタは電源端子の他端１２
に接続する。定電流源９は電源端子の一端１０と出力端
子１１との間に接続し、バンドギャップ型定電圧回路に
電流を供給している。
れ、ＮＰＮＴｒ１のコレクタは抵抗５を介して出力端子
１１に接続される。ＮＰＮＴｒ１のエミッタは電源端子
の他端１２に接続し、ＮＰＮＴｒ１のベースにＮＰＮＴ
ｒ１の整数倍のエミッタ面積を持つＮＰＮＴｒ２のベー
スを接続する。ＮＰＮＴｒ２のエミッタは、抵抗８を介
して電源端子の他端１２に接続し、ＮＰＮＴｒ２のコレ
クタは抵抗６を介して出力端子１１に接続する。ＮＰＮ
Ｔｒ３のベースは、ＮＰＮＴｒ２のコレクタと抵抗６の
接続点に接続し、ＮＰＮＴｒ３のエミッタは電源端子の
他端１２に接続する。ＮＰＮＴｒ３のコレクタはＰＮＰ
Ｔｒ１４のコレクタと接続し、ＰＮＰＴｒ１４のエミッ
タは出力端子１１に接続する。ＰＮＰＴｒ１４のベース
はＰＮＰＴｒ１５のベースとコレクタの接続点に接続
し、ＰＮＰＴｒ１５のエミッタは出力端子１１に接続す
る。ＮＰＮＴｒ１３のコレクタはＰＮＰＴｒ１５のベー
スとコレクタの接続点に接続し、ＮＰＮＴｒ１３のエミ
ッタは、電源端子の他端１２に接続する。ＮＰＮＴｒ１
３のベースはＮＰＮＴｒ１のベースとＮＰＮＴｒ２のベ
ースの接続点に接続し、ＰＮＰＴｒ４のベースはＮＰＮ
Ｔｒ３のコレクタとＰＮＰＴｒ１４のコレクタの接続点
に接続する。ＰＮＰＴｒ４のエミッタは出力端子１１に
接続し、ＰＮＰＴｒ４のコレクタは電源端子の他端１２
に接続する。定電流源９は電源端子の一端１０と出力端
子１１との間に接続し、バンドギャップ型定電圧回路に
電流を供給している。
【００１２】次に、第１実施例の動作について説明す
る。ＮＰＮＴｒ２のエミッタ面積ＡＥ２は、上述の
（１）式のように設定し、かつ、両トランジスタのベー
スが共通接続となっているので、ＮＰＮＴｒ１のベース
・エミッタ間電圧ＶＢＥ１とＮＰＮＴｒ２のベースエミ
ッタ間電圧ＶＢＥ２に電圧差△ＶＢＥ，すなわち、抵抗
８に（２）式の電圧が発生する。
る。ＮＰＮＴｒ２のエミッタ面積ＡＥ２は、上述の
（１）式のように設定し、かつ、両トランジスタのベー
スが共通接続となっているので、ＮＰＮＴｒ１のベース
・エミッタ間電圧ＶＢＥ１とＮＰＮＴｒ２のベースエミ
ッタ間電圧ＶＢＥ２に電圧差△ＶＢＥ，すなわち、抵抗
８に（２）式の電圧が発生する。
【００１３】ここで、ＮＰＮＴｒ２のエミッタ電流ＩＥ
２は（３）式となり、更に、抵抗６の抵抗値Ｒ６の両端
に発生する電圧ＶＲ６は（４）式で決定されるが、ここ
で電流増幅率ｈＦＥは充分に大きく無視できるものとす
ると（４）式は（５）式のようになる。よって求める出
力端子１１の電圧ＶＲＥＦは（６）式で決定される電圧
となる。
２は（３）式となり、更に、抵抗６の抵抗値Ｒ６の両端
に発生する電圧ＶＲ６は（４）式で決定されるが、ここ
で電流増幅率ｈＦＥは充分に大きく無視できるものとす
ると（４）式は（５）式のようになる。よって求める出
力端子１１の電圧ＶＲＥＦは（６）式で決定される電圧
となる。
【００１４】次に、ＶＢＥ３を決めるＮＰＮＴｒ３のエ
ミッタ電流ＩＥ３について述べる。まず、ＮＰＮＴｒ１
３は、ＮＰＮＴｒ１とベース共通接続のカレントミラー
回路となっており、またＮＰＮＴｒ１３のコレクタは、
ＰＮＰＴｒ１４とＰＮＰＴｒ１５で構成するカレントミ
ラー回路の共通ベースに接続している。しかもＰＮＰＴ
ｒ１４のコレクタはＮＰＮＴｒ３のコレクタに接続して
いるので、 ＩＣ１３＝ＩＣ３・・・・・・（９）式 （９）式において、ＩＣ３はＮＰＮＴｒ３のコレクタ電
流、ＩＣ１３はＮＰＮＴｒ１３のコレクタ電流である。
ここで、電流増幅率ｈＦＥは充分に大きく無視できるも
のとする。
ミッタ電流ＩＥ３について述べる。まず、ＮＰＮＴｒ１
３は、ＮＰＮＴｒ１とベース共通接続のカレントミラー
回路となっており、またＮＰＮＴｒ１３のコレクタは、
ＰＮＰＴｒ１４とＰＮＰＴｒ１５で構成するカレントミ
ラー回路の共通ベースに接続している。しかもＰＮＰＴ
ｒ１４のコレクタはＮＰＮＴｒ３のコレクタに接続して
いるので、 ＩＣ１３＝ＩＣ３・・・・・・（９）式 （９）式において、ＩＣ３はＮＰＮＴｒ３のコレクタ電
流、ＩＣ１３はＮＰＮＴｒ１３のコレクタ電流である。
ここで、電流増幅率ｈＦＥは充分に大きく無視できるも
のとする。
【００１５】更に、ＮＰＮＴｒ１３とＮＰＮＴｒ３のエ
ミッタ面積が等しく、かつ、ＮＰＮＴｒ１３とＮＰＮＴ
ｒ１のエミッタ面積も等しい場合、 ＩＥ１３＝ＩＥ３＝ＩＥ１・・・・・・（１０）式 （１０）式において、ＩＥ１３はＮＰＮＴｒ１３のエミ
ッタ電流である。ここで、電流増幅率ｈＦＥは充分に大
きく無視できるものとすると、次式も成り立つ。 ＶＢＥ１３＝ＶＢＥ３＝ＶＢＥ１・・・・・・（１１）式 （１１）式において、ＶＢＥ１３はＮＰＮＴｒ１３のベ
ース・エミッタ間電圧である。
ミッタ面積が等しく、かつ、ＮＰＮＴｒ１３とＮＰＮＴ
ｒ１のエミッタ面積も等しい場合、 ＩＥ１３＝ＩＥ３＝ＩＥ１・・・・・・（１０）式 （１０）式において、ＩＥ１３はＮＰＮＴｒ１３のエミ
ッタ電流である。ここで、電流増幅率ｈＦＥは充分に大
きく無視できるものとすると、次式も成り立つ。 ＶＢＥ１３＝ＶＢＥ３＝ＶＢＥ１・・・・・・（１１）式 （１１）式において、ＶＢＥ１３はＮＰＮＴｒ１３のベ
ース・エミッタ間電圧である。
【００１６】よって（６）式は、 ＶＲＥＦ＝ＶＢＥ１＋（Ｒ６／Ｒ８）×（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＩＥ２ ×Ｎ）・・・・・（１２）式 で決まり、ＶＢＥ１は（１３）式で表される。 ＶＢＥ１＝（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＡＥ１×ＩＳ１）・・・（１３）式 （１３）式において、ＩＳ１はＮＰＮＴｒ１の飽和電流
である。（１２）式は、 ＶＲＥＦ＝（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＡＥ１×ＩＳ１）＋（Ｒ６／Ｒ８） ×（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＩＥ２×ＡＥ２／ＡＥ１）・・・（１３）式 で決まった電圧となり、右辺の第１行と第２項は、相関
があり、ばらつきは一義的に決まるので、従来に比べて
出力端子１１の電圧ＶＲＥＦのばらつきが低減できる。
である。（１２）式は、 ＶＲＥＦ＝（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＡＥ１×ＩＳ１）＋（Ｒ６／Ｒ８） ×（ＫＴ／ｑ）×ｌｎ×（ＩＥ１／ＩＥ２×ＡＥ２／ＡＥ１）・・・（１３）式 で決まった電圧となり、右辺の第１行と第２項は、相関
があり、ばらつきは一義的に決まるので、従来に比べて
出力端子１１の電圧ＶＲＥＦのばらつきが低減できる。
【００１７】半導体集積回路で構成した場合、ＮＰＮＴ
ｒ１，２，３，１３及びＰＮＰＴｒ４，１４，１５を隣
接配置とすることにより、各々のＴｒのＶＢＥ等の素子
特性の整合がとれ、かつ、抵抗５，６，８も隣接配置と
することにより、抵抗の相対比の整合がとれるという効
果を得ることができる。
ｒ１，２，３，１３及びＰＮＰＴｒ４，１４，１５を隣
接配置とすることにより、各々のＴｒのＶＢＥ等の素子
特性の整合がとれ、かつ、抵抗５，６，８も隣接配置と
することにより、抵抗の相対比の整合がとれるという効
果を得ることができる。
【００１８】図２は本発明の第２実施例を示した回路図
である。尚、第１実施例と同一の構成には同一番号を付
している。第１実施例では、ＰＮＰＴｒ１４，１５の各
々のエミッタを出力端子１１に接続しているが、第２実
施例ではＰＮＰＴｒ１４，１５の各々のエミッタと出力
端子１１の間に抵抗１６、抵抗１７をそれぞれ挿入して
いる。
である。尚、第１実施例と同一の構成には同一番号を付
している。第１実施例では、ＰＮＰＴｒ１４，１５の各
々のエミッタを出力端子１１に接続しているが、第２実
施例ではＰＮＰＴｒ１４，１５の各々のエミッタと出力
端子１１の間に抵抗１６、抵抗１７をそれぞれ挿入して
いる。
【００１９】この回路動作においても第１実施例と同等
の作用・効果を得ることができる。第２実施例では、更
にＰＮＰＴｒのエミッタ側に抵抗を使用することによ
り、電流のばらつきを減少させることができる。
の作用・効果を得ることができる。第２実施例では、更
にＰＮＰＴｒのエミッタ側に抵抗を使用することによ
り、電流のばらつきを減少させることができる。
【００２０】尚、上記図１及び図２の回路図において、
ＮＰＮＴｒをＰＮＰＴｒ、ＰＮＰＴｒをＮＰＮＴｒに置
き換えても同じ効果を得ることができる。
ＮＰＮＴｒをＰＮＰＴｒ、ＰＮＰＴｒをＮＰＮＴｒに置
き換えても同じ効果を得ることができる。
【００２１】
【発明の効果】以上説明したように本発明では、ＮＰＮ
Ｔｒ１とＮＰＮＴｒ３が相関関係を有し、ＮＰＮＴｒ３
単独のばらつきを抑えられるという効果を有する。更
に、ＮＰＮＴｒ３の動作電流設定は、定電流回路の電流
比を変更することにより、容易に設定できるという効果
も有する。
Ｔｒ１とＮＰＮＴｒ３が相関関係を有し、ＮＰＮＴｒ３
単独のばらつきを抑えられるという効果を有する。更
に、ＮＰＮＴｒ３の動作電流設定は、定電流回路の電流
比を変更することにより、容易に設定できるという効果
も有する。
【図１】本発明の第１実施例のブロック図
【図２】本発明の第２実施例のブロック図
【図３】従来例のブロック図
１，２，３，１３ ＮＰＮＴｒ ４，１４，１５ ＰＮＰＴｒ ５，６，７，８，１６，１７ 抵抗 ９ 定電流源 １０ 電源端子の一端 １１ 出力端子 １２ 電源端子の他端
Claims (1)
- 【請求項１】 コレクタとベースを接続した第１のトラ
ンジスタと；前記第１のトランジスタの整数倍のエミッ
タ面積を有し、該第１のトランジスタのベースにベース
を接続し、エミッタを第１の抵抗を介して電源端子の一
端に接続した第２のトランジスタと；前記第２のトラン
ジスタのコレクタにベースを接続した第３のトランジス
タと；前記第２のトランジスタのコレクタと出力端子の
間に接続された第２の抵抗と；前記第１のトランジスタ
のコレクタと出力端子との間に接続された第３の抵抗
と；を備え、前記第１のトランジスタのエミッタを電源
端子の一端に接続し、前記第３のトランジスタのエミッ
タを電源端子の一端に接続し、該第３のトランジスタの
コレクタに前記第１のトランジスタのコレクタ電流に依
存する電流を定電流方式にて供給することを特徴とする
定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283662A JPH06110573A (ja) | 1992-09-29 | 1992-09-29 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4283662A JPH06110573A (ja) | 1992-09-29 | 1992-09-29 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110573A true JPH06110573A (ja) | 1994-04-22 |
Family
ID=17668440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4283662A Pending JPH06110573A (ja) | 1992-09-29 | 1992-09-29 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110573A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496795B1 (ko) * | 1997-12-23 | 2005-09-02 | 삼성전자주식회사 | 스태틱 랜덤 액세스 메모리 장치 |
| JP2010211788A (ja) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
| JP2011232931A (ja) * | 2010-04-27 | 2011-11-17 | Rohm Co Ltd | 電流生成回路およびそれを用いた基準電圧回路 |
-
1992
- 1992-09-29 JP JP4283662A patent/JPH06110573A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496795B1 (ko) * | 1997-12-23 | 2005-09-02 | 삼성전자주식회사 | 스태틱 랜덤 액세스 메모리 장치 |
| JP2010211788A (ja) * | 2009-02-10 | 2010-09-24 | Seiko Instruments Inc | ボルテージレギュレータ |
| JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
| JP2011232931A (ja) * | 2010-04-27 | 2011-11-17 | Rohm Co Ltd | 電流生成回路およびそれを用いた基準電圧回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| US4506208A (en) | Reference voltage producing circuit | |
| JPH06110573A (ja) | 定電圧回路 | |
| JPS59225612A (ja) | 多機能バイポ−ラ集積回路のためのバイアス回路 | |
| JPH0421215B2 (ja) | ||
| JP3347896B2 (ja) | 定電圧源回路 | |
| JP2793393B2 (ja) | バンドギャップリファレンス回路 | |
| JPS63182723A (ja) | 基準電圧発生回路 | |
| JPH038004A (ja) | 基準電圧回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPS5912824Y2 (ja) | トランジスタ回路 | |
| JP2001507150A (ja) | 高効率ベース電流ヘルパ | |
| JPH0546096Y2 (ja) | ||
| JPH04245313A (ja) | 定電圧回路 | |
| JPH0675650A (ja) | 基準電圧発生回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPH04338812A (ja) | 基準電圧発生回路 | |
| JPH0316646B2 (ja) | ||
| JPH04338810A (ja) | 電流制限回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPS5911924B2 (ja) | 並列制御型電圧安定化回路 | |
| JPH05121969A (ja) | 入力回路 |