JP2005209053A - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP2005209053A JP2005209053A JP2004016571A JP2004016571A JP2005209053A JP 2005209053 A JP2005209053 A JP 2005209053A JP 2004016571 A JP2004016571 A JP 2004016571A JP 2004016571 A JP2004016571 A JP 2004016571A JP 2005209053 A JP2005209053 A JP 2005209053A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
【課題】 本発明は、良好な温度特性を維持しつつ、製造工程における拡散の不均一による基準電圧の変動の影響を少なくし、安定した基準出力電圧(Vr)を得られる基準電圧回路を提供する。
【解決手段】 第2トランジスタ(Q2)に並列に第1トランジスタ(Q1)と同一のNPN型の副分流用の第8トランジスタ(Q8)を追加すると共に、従来の第2抵抗(R2)に替え抵抗値が半分の第4抵抗(R4)を接続することで、第3トランジスタ(Q3)の電流増幅率hFEの変動によるベース電流(IB3)の変動の影響を低減し、従来からの良好な温度特性を維持しつつ、基準電圧の安定性をより向上させた基準電圧回路100を実現する。
【選択図】 図1
【解決手段】 第2トランジスタ(Q2)に並列に第1トランジスタ(Q1)と同一のNPN型の副分流用の第8トランジスタ(Q8)を追加すると共に、従来の第2抵抗(R2)に替え抵抗値が半分の第4抵抗(R4)を接続することで、第3トランジスタ(Q3)の電流増幅率hFEの変動によるベース電流(IB3)の変動の影響を低減し、従来からの良好な温度特性を維持しつつ、基準電圧の安定性をより向上させた基準電圧回路100を実現する。
【選択図】 図1
Description
本発明は基準電圧回路に関し、特に、バンドギャップ回路を用いた基準電圧回路に関するものである。
近年、携帯電子機器分野の発展に伴い、電源の小型化や充電電池での長時間動作化などが望まれている。このような電源に用いる回路例として、バンドギャップ回路を用いたものが一般的に知られている。その例として、特開平6−110573号公報に基本回路となる構成の例が開示されている。
以下、バンドギャップ回路を用いた従来の基準電圧回路の一具体例を、図2を参照して次に示す。図において、(BG2)はNPN型の第1、第2、第3各トランジスタ(Q1)、(Q2)、(Q3)と第1、第2、第3各抵抗(R1)、(R2)、(R3)と定電流源(I0)とからなるバンドギャップ回路、(CM2)はPNP型の第4、第5各トランジスタ(Q4)、(Q5)からなる第2カレントミラー回路、(Q6)はPNP型のシャント用第6トランジスタ、(Q7)は第1トランジスタ(Q1)と同一のNPN型の第7トランジスタである。
上記バンドギャップ回路(BG2)は、第1抵抗(R1)と駆動用第1トランジスタ(Q1)のコレクタ、エミッタとの直列回路に、第2抵抗(R2)と分流用第2トランジスタ(Q2)のコレクタ、エミッタと第3抵抗(R3)との直列回路を並列接続し駆動用第1トランジスタ(Q1)と分流用第2トランジスタ(Q2)の各ベースを共通接続して、第1トランジスタ(Q1)のコレクタに接続して、第1、第2トランジスタ(Q1)、(Q2)にて第3カレントミラー回路(CM3)を構成すると共に、第1、第2抵抗(R1)、(R2)側に定電流源(I0)を接続し、第3抵抗(R3)の一端を接地し、かつ、第2抵抗(R2)と第2トランジスタ(Q2)との接続点に第3トランジスタ(Q3)のベースを接続してそのエミッタを接地したものである。
第2カレントミラー回路(CM2)は、定電流源(I0)と第3トランジスタ(Q3)のコレクタとの間に分流用第4トランジスタ(Q4)のエミッタ、コレクタを挿入し、定電流源(I0)にエミッタを接続した駆動用第5トランジスタ(Q5)とコレクタを第5トランジスタ(Q5)のコレクタと接続した第7トランジスタ(Q7)の直列回路と、第4、第5トランジスタ(Q4)、(Q5)の各ベースを共通接続して、第5トランジスタ(Q5)のコレクタに接続して構成される。第7トランジスタ(Q7)のエミッタは接地されていると共にそのベースは第1、第2トランジスタ(Q1)、(Q2)のベースに共通接続されている。
シャント用第6トランジスタ(Q6)は、第3、第4トランジスタ(Q3)、(Q4)の各コレクタの接続点と定電流源(I0)との間にベース、エミッタを接続してコレクタを接地している。
上記構成においてその動作例を次に示す。まず基準出力電圧(端子(A)、(B)間電圧)を(Vr)、第1、第2、第3トランジスタ(Q1)、(Q2)、(Q3)のベース、エミッタ間の各電圧を(VBE1)、(VBE2)、(VBE3)、第2トランジスタ(Q2)のエミッタ電圧を(ΔVBE)、第1、第2、第3各抵抗(R1)、(R2)、(R3)の抵抗値をそれぞれ(R1)、(R2)、(R3)、第2抵抗(R2)の端子間電圧を(V2)、抵抗(R1)、(R2)に流れる電流を(I1)、(I2)、第3、第4、第5各トランジスタ(Q3)、(Q4)、(Q5)の各コレクタ電流を(I3)、(I4)、(I5)、第6トランジスタ(Q6)のエミッタ電流を(I6)、各トランジスタのエミッタ面積比を(AE1〜AE6)とする。
今、AE1=1/N・AE2、AE3=AE1、AE4=AE5とすると、
また、
但し(2a)式において、qは電子の電荷、kはボルツマン定数、Tは絶対温度、IE1及びIE2は第1、第2トランジスタ(Q1)及び(Q2)のエミッタ電流である。
ここで第1、第2抵抗(R1)及び(R2)の抵抗値を等しくする(R1=R2)と、第1、第2トランジスタ(Q1)及び(Q2)のコレクタ電流が等しくなり、かつ、両トランジスタの電流増幅率hFEが充分に大きく無視できるものとすると、第1、第2トランジスタ(Q1)及び(Q2)のエミッタ電流は等しくなる。また、AE1=1/N・AE2より(2a)式は以下で表わすことができる。
こうして正の温度特性を持たせることができる。
一方、電流(I2)により第2抵抗(R2)の両端に発生する電圧(V2)は、
で表わすことができる。よって、基準出力電圧(Vr)は、
となり、(5)式を温度(T)について微分すると、
で表わせる。ここで、(6)式右辺の第3項である第3トランジスタ(Q3)の電圧(VBE3)の温度特性は、略−2mV/℃で、かつ、(6)式右辺の第1項、第2項の温度特性は正である。そこで第2、第3抵抗(R2)、(R3)の各抵抗値及びその抵抗比により(6)式右辺の第1項、第2項の温度特性を+2mV/℃になるように設定すると、∂Vr/∂T=0となり、温度特性を補償できる。
上記のようにして温度特性が良好で、かつ、安定な基準出力電圧(Vr)を得ている(例えば、特許文献1参照。)。
特開平6−110573号公報(第3、4頁、図1)
しかしながら、前記従来の基準電圧回路200では、製造工程における拡散の不均一の影響により第3トランジスタ(Q3)の電流増幅率hFEが減少すると、そのベース電流(IB3)が1/hFEに比例して増大し第2抵抗(R2)に流れるため、(5)式或いは(6)式の右辺の第2項の値を無視することができなくなり、安定した基準出力電圧(Vr)を得るのに限界があった。
本発明の目的は、上記した従来の欠点を改良し、製造工程における拡散の不均一の影響を少なくし、安定した基準出力電圧(Vr)を得られる基準電圧回路を提供するものである。
請求項1記載の発明は、コレクタとベースを第1の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第1のトランジスタと、コレクタを第2の抵抗を介して定電流源に接続しベースを第1のトランジスタのベースに接続すると共にエミッタを第3の抵抗を介して接地した第2のトランジスタと、第2の抵抗と第2のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第3のトランジスタとを具備し、該第3のトランジスタのコレクタに第1のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し第1の抵抗と定電流源との接続点から基準電圧を出力する基準電圧回路において、
第1のトランジスタと同一のエミッタ面積を有し、コレクタを第2のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第1のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路である。
第1のトランジスタと同一のエミッタ面積を有し、コレクタを第2のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第1のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路である。
請求項2記載の発明は、コレクタとベースを第1の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第1のトランジスタと、コレクタを第2の抵抗を介して定電流源に接続しベースを第1のトランジスタのベースに接続すると共にエミッタを第3の抵抗を介して接地した分流用の第2のトランジスタとで第1のカレントミラー回路を構成し、第2の抵抗と第2のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第3のトランジスタと、第1のカレントミラー回路とで構成したバンドギャップ回路と、
エミッタを定電流源に接続しコレクタを第3のトランジスタのコレクタに接続した分流用の第4のトランジスタと、エミッタを定電流源に接続しコレクタとベースを第4のトランジスタのベースに接続した駆動用の第5のトランジスタとで構成した第2のカレントミラー回路と、
第3、第4のトランジスタのそれぞれのコレクタの接続点にベースを接続しエミッタを定電流源に接続すると共にコレクタを接地したシャント用第6のトランジスタと、
コレクタを第5のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第1、第2のトランジスタのベースにカレントミラー接続した第7のトランジスタとを具備し、
第3、第7のトランジスタが第1のトランジスタと同一のエミッタ面積であり第1の抵抗と定電流源との接続点から基準電圧を出力する基準電圧回路において、
第1のトランジスタと同一のエミッタ面積を有し、コレクタを第2のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第1のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路である。
エミッタを定電流源に接続しコレクタを第3のトランジスタのコレクタに接続した分流用の第4のトランジスタと、エミッタを定電流源に接続しコレクタとベースを第4のトランジスタのベースに接続した駆動用の第5のトランジスタとで構成した第2のカレントミラー回路と、
第3、第4のトランジスタのそれぞれのコレクタの接続点にベースを接続しエミッタを定電流源に接続すると共にコレクタを接地したシャント用第6のトランジスタと、
コレクタを第5のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第1、第2のトランジスタのベースにカレントミラー接続した第7のトランジスタとを具備し、
第3、第7のトランジスタが第1のトランジスタと同一のエミッタ面積であり第1の抵抗と定電流源との接続点から基準電圧を出力する基準電圧回路において、
第1のトランジスタと同一のエミッタ面積を有し、コレクタを第2のトランジスタのコレクタに接続しエミッタを接地すると共にベースを第1のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路である。
請求項3記載の発明は、請求項1又は2記載の基準電圧回路において、全回路を同一半導体基板に集積化して形成したことを特徴とする基準電圧回路である。
請求項1及び2の発明によれば、第2トランジスタ(Q2)と副分流用の第8トランジスタ(Q8)で第2抵抗(R2)に流れる電流I2を大きくしたことにより、第3トランジスタ(Q3)の電流増幅率hFEの変動によるベース電流(IB3)の変動の電流I2に対する影響を小さくすることができ、基準電圧の安定性をより向上させた基準電圧回路を実現できる。また、全回路を同一半導体基板に集積化することで基準電圧回路を構成する各素子間の整合が取りやすくなり、基準電圧の微調整回路やその微調整操作も不用となることと合せて半導体集積回路の生産性を向上させることができる。
製造工程における拡散不均一に対する基準出力電圧の精度向上という目的を、第2トランジスタ(Q2)と副分流用の第8トランジスタ(Q8)で構成した並列回路により第2抵抗(R2)に流れる電流を大きくすることで実現した。
以下に、本発明の第1実施例の基準電圧回路100について、図1を参照して説明する。尚、図2と同一部分には同一符号を付してその説明を省略する。図2と相違する点は、第2トランジスタ(Q2)に並列に第1トランジスタ(Q1)と同一のNPN型の副分流用の第8トランジスタ(Q8)を追加すると共に図2の第2抵抗(R2)に替え抵抗値が半分の第4抵抗(R4)を接続した点である。
図1において、(BG1)はNPN型の第1、第2、第3、第8各トランジスタ(Q1)、(Q2)、(Q3)、(Q8)と第1、第3、第4各抵抗(R1)、(R3)、(R4)と定電流源(I0)とからなるバンドギャップ回路、(CM2)はPNP型の第4、第5各トランジスタ(Q4)、(Q5)からなる第2カレントミラー回路、(Q6)はPNP型のシャント用第6トランジスタ、(Q7)は第1トランジスタ(Q1)と同一のNPN型の第7トランジスタである。
上記バンドギャップ回路(BG1)は、第1抵抗(R1)と駆動用第1トランジスタ(Q1)のコレクタ、エミッタとの直列回路に、第4抵抗(R4)と分流用第2トランジスタ(Q2)のコレクタ、エミッタと第3抵抗(R3)との直列回路を並列接続し駆動用第1トランジスタ(Q1)と分流用第2トランジスタ(Q2)の各ベースを共通接続して、第1トランジスタ(Q1)のコレクタに接続している。
さらに、副分流用の第8トランジスタ(Q8)のコレクタ、エミッタを第2トランジスタ(Q2)のコレクタと接地間に挿入すると共に、ベースを第1、第2トランジスタ(Q1)、(Q2)のベースに共通接続して、第1、第2、第8トランジスタ(Q1)、(Q2)、(Q8)にて第1カレントミラー回路(CM1)を構成している。そして、第1、第4抵抗(R1)、(R4)側に定電流源(I0)を接続し、第3抵抗(R3)の一端を接地し、かつ、第4抵抗(R4)と第2トランジスタ(Q2)との接続点に第3トランジスタ(Q3)のベースを接続してそのエミッタを接地したものである。
第2カレントミラー回路(CM2)は、定電流源(I0)と第3トランジスタ(Q3)のコレクタとの間に分流用第4トランジスタ(Q4)のエミッタ、コレクタを挿入し、定電流源(I0)にエミッタを接続した駆動用第5トランジスタ(Q5)とコレクタを第5トランジスタ(Q5)のコレクタと接続した第7トランジスタ(Q7)の直列回路と、第4、第5トランジスタ(Q4)、(Q5)の各ベースを共通接続して、第5トランジスタ(Q5)のコレクタに接続して構成される。第7トランジスタ(Q7)のエミッタは接地されていると共にそのベースは第1、第2トランジスタ(Q1)、(Q2)のベースに共通接続されている。
シャント用第6トランジスタ(Q6)は、第3、第4トランジスタ(Q3)、(Q4)の各コレクタの接続点と定電流源(I0)との間にベース、エミッタを接続してコレクタを接地している。以上により、基準電圧回路100が構成されている。
次に、本実施形態の基準電圧回路100の動作について説明する。第4抵抗(R4)の抵抗値を(R4)、第4抵抗(R4)の端子間電圧を(V4)、抵抗(R4)に流れる電流を(IR4)、第8トランジスタ(Q8)のコレクタ電流を(I8)とする。基本的な回路動作については図2の基準電圧回路200と同じで、第8トランジスタ(Q8)は第1トランジスタ(Q1)とカレントミラー回路を構成してその分流トランジスタとなり、また、第2トランジスタ(Q2)も第1トランジスタ(Q1)とカレントミラー回路を構成してその分流トランジスタとなっているため、I8=ΔVBE/R3であるから、常に、
IR4=I8+ΔVBE/R3+IB3=2×ΔVBE/R3+IB3
を満足する。また、R4=R2/2(=R1/2)であるから、(5)式と同様に、
となる。
IR4=I8+ΔVBE/R3+IB3=2×ΔVBE/R3+IB3
を満足する。また、R4=R2/2(=R1/2)であるから、(5)式と同様に、
(7a)式の右辺の第1行と第3項は、(5)式と同一であり、第2項のみ異なっている。第2項を比較すると、抵抗成分が半分となっているため、従来に比べて第3トランジスタ(Q3)の電流増幅率hFEの変動によるベース電流(IB3)の変動の影響を半減できる。
半導体集積回路で構成した場合、第1、第2、第3、第7、第8各トランジスタ(Q1)、(Q2)、(Q3)、(Q7)、(Q8)及び第4、第5、第6各トランジスタ(Q4)、(Q5)、(Q6)を隣接配置とすることにより、各々のトランジスタのVBE等の素子特性の整合がとれ、かつ、第1、第3、第4各抵抗(R1)、(R3)、(R4)も隣接配置とすることにより、抵抗値の相対比の整合がとれるという効果を得ることができる。
以上説明したように、第1実施例の基準電圧回路100によれば、製造工程における拡散の不均一による第3トランジスタ(Q3)の電流増幅率hFEの変動の影響を半減させることができ、従来からの良好な温度特性を維持しつつ、基準電圧回路を構成する各素子間の整合性や生産性を向上させた基準電圧回路100を提供することができる。
尚、第1実施例では、副分流用の第8トランジスタ(Q8)が1個の例で説明したが、副分流用のトランジスタを複数個並列接続した回路でも同様の効果を得ることができる。
また、第2カレントミラー回路(CM2)の駆動用第5トランジスタ(Q5)のコレクタと接地間に第7トランジスタ(Q7)を直列接続した例で説明したが、第7トランジスタ(Q7)に替え抵抗素子を用いた回路でも同様の効果を得ることができる。さらにまた、第1実施例では、副分流用の第8トランジスタ(Q8)のエミッタが接地されている例で説明したが、接地する代わりに定電流源(I0)が接続される(図示しない)高電圧電源よりも低い低電圧電源に接続した回路でも同様の効果を得ることができる。
本発明の基準電圧回路は、安定した基準電圧が要求される電子機器におけるバンドギャップ回路を用いた基準電圧発生のための回路として広く適用できる。
Q1〜Q8 第1〜第8トランジスタ
R1〜R4 第1〜第4抵抗
IO 定電流源
BG1、BG2 バンドギャップ回路
CM1、CM2、CM3 カレントミラー回路
100、200 基準電圧回路
A、B 基準出力電圧端子
R1〜R4 第1〜第4抵抗
IO 定電流源
BG1、BG2 バンドギャップ回路
CM1、CM2、CM3 カレントミラー回路
100、200 基準電圧回路
A、B 基準出力電圧端子
Claims (3)
- コレクタとベースを第1の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第1のトランジスタと、コレクタを第2の抵抗を介して定電流源に接続しベースを前記第1のトランジスタのベースに接続すると共にエミッタを第3の抵抗を介して接地した第2のトランジスタと、前記第2の抵抗と前記第2のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第3のトランジスタとを具備し、
該第3のトランジスタのコレクタに前記第1のトランジスタのコレクタ電流に依存する電流を定電流方式にて供給し前記第1の抵抗と前記定電流源との接続点から基準電圧を出力する基準電圧回路において、
前記第1のトランジスタと同一のエミッタ面積を有し、コレクタを前記第2のトランジスタのコレクタに接続しエミッタを接地すると共にベースを前記第1のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路。 - コレクタとベースを第1の抵抗を介して定電流源に接続しエミッタを接地した駆動用の第1のトランジスタと、コレクタを第2の抵抗を介して定電流源に接続しベースを前記第1のトランジスタのベースに接続すると共にエミッタを第3の抵抗を介して接地した分流用の第2のトランジスタとで第1のカレントミラー回路を構成し、前記第2の抵抗と前記第2のトランジスタのコレクタとの接続点にベースを接続しエミッタを接地した第3のトランジスタと、前記第1のカレントミラー回路とで構成したバンドギャップ回路と、
エミッタを前記定電流源に接続しコレクタを前記第3のトランジスタのコレクタに接続した分流用の第4のトランジスタと、エミッタを前記定電流源に接続しコレクタとベースを前記第4のトランジスタのベースに接続した駆動用の第5のトランジスタとで構成した第2のカレントミラー回路と、
前記第3、第4のトランジスタのそれぞれのコレクタの接続点にベースを接続しエミッタを前記定電流源に接続すると共にコレクタを接地したシャント用第6のトランジスタと、
コレクタを前記第5のトランジスタのコレクタに接続しエミッタを接地すると共にベースを前記第1、第2のトランジスタのベースにカレントミラー接続した第7のトランジスタとを具備し、
前記第3、第7のトランジスタが前記第1のトランジスタと同一のエミッタ面積であり前記第1の抵抗と前記定電流源との接続点から基準電圧を出力する基準電圧回路において、
前記第1のトランジスタと同一のエミッタ面積を有し、コレクタを前記第2のトランジスタのコレクタに接続しエミッタを接地すると共にベースを前記第1のトランジスタのベースに接続した副分流トランジスタを有することを特徴とする基準電圧回路。 - 請求項1又は2記載の基準電圧回路において、全回路を同一半導体基板に集積化して形成したことを特徴とする基準電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016571A JP2005209053A (ja) | 2004-01-26 | 2004-01-26 | 基準電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016571A JP2005209053A (ja) | 2004-01-26 | 2004-01-26 | 基準電圧回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005209053A true JP2005209053A (ja) | 2005-08-04 |
Family
ID=34901686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004016571A Pending JP2005209053A (ja) | 2004-01-26 | 2004-01-26 | 基準電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005209053A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
CN109324655A (zh) * | 2018-11-15 | 2019-02-12 | 成都嘉纳海威科技有限责任公司 | 一种高精度指数型温度补偿cmos带隙基准电路 |
-
2004
- 2004-01-26 JP JP2004016571A patent/JP2005209053A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
CN109324655A (zh) * | 2018-11-15 | 2019-02-12 | 成都嘉纳海威科技有限责任公司 | 一种高精度指数型温度补偿cmos带隙基准电路 |
CN109324655B (zh) * | 2018-11-15 | 2023-09-01 | 成都嘉纳海威科技有限责任公司 | 一种高精度指数型温度补偿cmos带隙基准电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007157055A (ja) | 基準電圧発生回路 | |
TWI402655B (zh) | 定電流電路 | |
JP2005182113A (ja) | 基準電圧発生回路 | |
JP2004355612A (ja) | 低バンド・ギャップ参照電圧回路 | |
CN103365330A (zh) | 参考电压/电流产生装置 | |
JP4674947B2 (ja) | 定電圧出力回路 | |
JPH1124769A (ja) | 定電流回路 | |
JP2003283306A (ja) | 発振器 | |
JP2005209053A (ja) | 基準電圧回路 | |
JP4467339B2 (ja) | 基準電圧回路 | |
JP2010086057A (ja) | 基準電圧発生回路 | |
CN217360647U (zh) | 一种基准电流源电路 | |
JP2000284845A (ja) | バンドギャップリファレンス回路 | |
JPH0225561B2 (ja) | ||
EP3327538B1 (en) | Voltage reference circuit | |
JP2000134045A (ja) | 電圧・電流変換回路 | |
JP2729071B2 (ja) | 定電流回路 | |
JPH0755621Y2 (ja) | 基準電圧発生回路 | |
JPH07146727A (ja) | 低電圧基準電圧発生回路 | |
JP4081023B2 (ja) | 反比例回路 | |
JPH06236219A (ja) | 定電流回路 | |
JP3391293B2 (ja) | n乗回路 | |
JPH09146648A (ja) | 基準電圧発生回路 | |
JP2572755B2 (ja) | 定電圧回路 | |
JPS6297363A (ja) | 基準電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050513 |