CN109324655B - 一种高精度指数型温度补偿cmos带隙基准电路 - Google Patents

一种高精度指数型温度补偿cmos带隙基准电路 Download PDF

Info

Publication number
CN109324655B
CN109324655B CN201811357695.3A CN201811357695A CN109324655B CN 109324655 B CN109324655 B CN 109324655B CN 201811357695 A CN201811357695 A CN 201811357695A CN 109324655 B CN109324655 B CN 109324655B
Authority
CN
China
Prior art keywords
pmos tube
electrode
operational amplifier
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811357695.3A
Other languages
English (en)
Other versions
CN109324655A (zh
Inventor
罗敏
郑薇
谭荣
李林华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Ganide Technology Co ltd
Original Assignee
Chengdu Ganide Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ganide Technology Co ltd filed Critical Chengdu Ganide Technology Co ltd
Priority to CN201811357695.3A priority Critical patent/CN109324655B/zh
Publication of CN109324655A publication Critical patent/CN109324655A/zh
Application granted granted Critical
Publication of CN109324655B publication Critical patent/CN109324655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高精度指数型温度补偿CMOS带隙基准电路，包括三个PMOS管、三个PNP型三极管、五个电阻和一个四输入运算放大器。本发明提供的电路所产生的基准电压在传统的一阶温度补偿的基础上添加了与三极管电流放大系数β相关的指数型温度补偿项，不同于一阶温度补偿及二阶曲率补偿，从而得到了更高精度的基准电压。

Description

一种高精度指数型温度补偿CMOS带隙基准电路
技术领域
本发明属于带隙基准设计技术领域，具体涉及一种高精度指数型温度补偿CMOS带隙基准电路。
背景技术
基准电压源是CMOS集成电路中非常重要的单元模块电路，可提供高精度高稳定度的基准电压，被广泛应用于各种模拟和数字系统中，随着移动通信技术的不断发展，对基准电压源模块的要求越来越高。关于CMOS基准电压源的设计，基本都是基于带隙基准源技术。
到目前为止有很多高精度CMOS带隙基准的实现方式，比较通用的是一阶温度补偿基准(如图1所示)和二阶曲率补偿基准(如图2所示)，一阶温度补偿基准的精度不够高，二阶曲率补偿基准的温度补偿温度性不够好，经常需要通过修调才能得到较好的温度特性。
CMOS工艺中通常使用寄生纵向PNP管来产生基准电压，但是纵向PNP管的电流增益很小(通常小于10)，并且其集电极必须接地，不能像其他工艺中的NPN管可以灵活地使用，以上缺点严重地限制了CMOS工艺中带隙基准的精度。
发明内容
针对现有技术中的上述不足，本发明提供的高精度指数型温度补偿带隙基准电路解决了现有的带隙基准的精度不够高且温度补偿稳定性不好的问题。
为了达到上述发明目的，本发明采用的技术方案为：一种高精度指数型温度补偿CMOS带隙基准电路，包括三个PMOS管、三个PNP型三极管、五个电阻和一个四输入运算放大器；
其中，PMOS管M1、PMOS管M2和PMOS管M3的漏极均与电源连接，其栅极均与四输入运算放大器U1的输出端连接，PMOS管M1的源极通过电阻R2与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，PMOS管M2的源极通过电阻R5与四输入运算放大器U1的第一同相输入端INP1连接，PMOS管M3的源极与四输入运算放大器U1的第二同相输入端INP2连接；
三极管Q1的发射极与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，其基极和集电极接地；
三极管Q2的发射极通过电阻R1与四输入运算放大器U1的第一同相输入端INP1连接，其基极和集电极接地；
三极管Q3的发射极与四输入运算放大器U1的第二同相输入端INP2连接，三极管Q3的发射极还通过电阻R3与其基极连接，其基极通过电阻R4与其集电极连接，且其集电极接地。
进一步地，所述电阻R2和电阻R5的阻值相同。
进一步地，所述电阻R2与PMOS管M1的源极连接的一端的电压作为基准电压VREF。
进一步地，所述四输入运算放大器内部包括12个PMOS管；
其中，PMOS管M13的漏极、PMOS管M14的漏极、PMOS管M11的漏极和PMOS管M12的漏极均与电源VDD连接，PMOS管M13的栅极与PMOS管M14的栅极连接，PMOS管M11的源极分别与PMOS管M12的栅极和PMOS管M11的栅极连接；
PMOS管M13的源极分别与PMOS管M15的漏极和PMOS管M16的漏极连接，PMOS管M14的源极分别与PMOS管M5的漏极和PMOS管M6的漏极连接；
PMOS管M11的源极与PMOS管M9的漏极连接，PMOS管M12的源极与PMOS管M10的漏极连接，PMOS管M9的栅极与PMOS管M10的栅极连接，PMOS管M9的源极与PMOS管M7的漏极连接，PMOS管M10的源极PMOS管M8的漏极连接；
PMOS管M15的源极和PMOS管M5的源极均与PMOS管M7的漏极连接，PMOS管M16的源极和PMOS管M6的源极均与PMOS管M8的漏极连接；
PMOS管M7的栅极与PMOS管M8的栅极连接，PMOS管M7的源极和PMOS管M8的源极均接地；
其中，PMOS管M15的栅极作为四输入运算放大器的第一同相输入端INP1，
PMOS管M16的栅极作为四输入运算放大器的第一反相输入端INN1；
PMOS管M5的栅极作为四输入运算放大器的第二同相输入端INP2；
PMOS管M6的栅极作为四输入运算放大器的第二反相输入端INN2；
PMOS管M12的源极和PMOS管M10的漏极连接作为四输入运算放大器的输出端。
进一步地，基准电压VREF的表达式为：
其中，VBE1为三极管Q1的BE结电压；
VT为热电压；
N为Q2和Q1的反射结面积比；
VBE3为三极管Q3的BE结电压；
K1为四输入运算放大器U1的第一同相输入端INP1的电压和第一反相输入端INN1电压的比例系数；
K2为流经PMOS管M2电流和流经PMOS管M3电流的比例系数；
β为三极管的电流放大系数。
本发明的有益效果为：本发明提供的高精度指数型CMOS带隙基准电路所产生的基准电压添加了与三极管电流放大系数β相关的电压，不同于一阶温度补偿及二阶曲率补偿，通过补偿三极管的电流放大系数β的温度变化对基准的影响，得到了更高精度的基准电压。
附图说明
图1为本发明背景技术中一阶温度补偿的CMOS带隙基准电路图。
图2为本发明背景技术中二阶曲率补偿的CMOS带隙基准电路图。
图3为本发明提供的高精度指数型CMOS带隙基准电路图。
图4为本发明提供的实施例中四输入运算放大器内部电路图。
图5为本发明提供的实施例中电路仿真结果图。
图6为本发明提供的实施例中当电阻R3无穷大时的CMOS带隙基准电路图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图3所示，一种高精度指数型温度补偿CMOS带隙基准电路，包括三个PMOS管、三个PNP型三极管、五个电阻和一个四输入运算放大器；
其中，PMOS管M1、PMOS管M2和PMOS管M3的漏极均与电源连接，其栅极均与四输入运算放大器U1的输出端连接，PMOS管M1的源极通过电阻R2与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，PMOS管M2的源极通过电阻R5与四输入运算放大器U1的第一同相输入端INP1连接，PMOS管M3的源极与四输入运算放大器U1的第二同相输入端INP2连接；
三极管Q1的发射极与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，其基极和集电极接地；
三极管Q2的发射极通过电阻R1与四输入运算放大器U1的第一同相输入端INP1连接，其基极和集电极接地；
三极管Q3的发射极与四输入运算放大器U1的第二同相输入端INP2连接，三极管Q3的发射极还通过电阻R3与其基极连接，其基极还通过电阻R4与其集电极连接，且其集电极接地。
其中，电阻R2和电阻R5的电阻阻值相同。电阻R2与PMOS管M1的源极连接的一端的电压作为基准电压VREF。
如图4所示，展示了本发明中四输入运算放大器的内部电路：
该四输入运算放大器包括12个PMOS管；
其中，PMOS管M13的漏极、PMOS管M14的漏极、PMOS管M11的漏极和PMOS管M12的漏极均与电源VDD连接，PMOS管M13的栅极与PMOS管M14的栅极连接，PMOS管M11的源极分别与PMOS管M12的栅极和PMOS管M11的栅极连接；
PMOS管M13的源极分别与PMOS管M15的漏极和PMOS管M16的漏极连接，PMOS管M14的源极分别与PMOS管M5的漏极和PMOS管M6的漏极连接；
PMOS管M11的源极还与PMOS管M9的漏极连接，PMOS管M12的源极与PMOS管M10的漏极连接，PMOS管M9的栅极与PMOS管M10的栅极连接，PMOS管M9的源极与PMOS管M7的漏极连接，PMOS管M10的源极PMOS管M8的漏极连接；
PMOS管M15的源极和PMOS管M5的源极均与PMOS管M7的漏极连接，PMOS管M16的源极和PMOS管M6的源极均与PMOS管M8的漏极连接；
PMOS管M7的栅极与PMOS管M8的栅极连接，PMOS管M7的源极和PMOS管M8的源极均接地；
其中，PMOS管M15的栅极作为四输入运算放大器的第一同相输入端INP1，
PMOS管M16的栅极作为四输入运算放大器的第一反相输入端INN1；
PMOS管M5的栅极作为四输入运算放大器的第二同相输入端INP2；
PMOS管M6的栅极作为四输入运算放大器的第二反相输入端INN2；
PMOS管M12的源极和PMOS管M10的漏极连接作为四输入运算放大器的输出端。
在本发明的一个实施例中提供了通过本发明电路进行带隙基准电压计算的过程：
三极管的三个极都有与之串联的欧姆电阻，对CMOS带隙基准来说，基极串联电阻rb的影响最大，因为CMOS工艺里的纵向PNP管的电流放大系数β较小，因此流过rb的电流较大，产生的电压降将直接反映在VBE中，使三极管的I-V特性曲线偏离指数关系。发射极的串联电阻re可以等效到R1、R2的偏差上去，最终可等效为的偏差。集电极串联电阻rc的存在使VBC≠0，但由于在CMOS工艺中rc相比rb和re来说较小(自身的阻抗)，其影响几乎可以忽略。因此需要考虑的主要就是基极串联电阻rb和有限β的影响。考虑基极电阻后，E、B之间的电压可写成：
其中，
本发明的主要原理是：将包含β的温度补偿电压引入ΔVBE，产生与β相关的电流，减小β对基准的影响，使基准电压达到更好的温度特性。
因此在本发明提供的带隙基准电路中：
电阻R3上的电流表达式为
而Q3的发射极电流和基极电流为
其中，I3为M3管的电流。
电阻R4上的包含Q3的基极电流和电阻R3上的电流，由上式可以得到C点的表达式
同时，A点电压即为Q1的BE节电压，其表达式为
VA＝VBE1
在四输入运放中,INP1和INN1两点的电压并不相等，四个电压的关系如下：
VINP1-VINN1+K1(VC-VA)＝0
其中，K1为常数，由设计决定。
带入VA和VC的表达式后，可得下式：
电阻R1上的电压为
因此可以得到电阻R1上电压的表达式：
Q3与Q1具有相同的发射极面积，当忽略两者电流的轻微不同时：
令
其中，I2为M2的电流。
又因为VR1＝I2*R1
结合上面几个表达式，可得I3的表达式如下
由上式可推导出本发明中基准电压的表达式
将I2＝K2I3带入上式，可得
化简可得下式
其中，VBE1为三极管Q1的BE结电压；
VT为热电压，且
N为Q2和Q1的反射结面积比；
VBE3为三极管Q3的BE结电压；
K1为四输入运算放大器U1的第一同相输入端INP1的电压和第一反相输入端INN1电压的比例系数；
K2为流经PMOS管M2电流和流经PMOS管M3电流的比例系数；
β为三极管的电流放大系数。
从上式可以看出，VREF表达式第三项与β相关，即本发明中添加的温度补偿项，由于β本身是温度的指数，因此本发明产生的基准电压中的第三项是指数型温度补偿电压，不同于一阶温度补偿及二阶曲率补偿。
图5展示了TT工艺角的仿真结果，从图中可以看到，在-40C～125C的温度范围内，基准电压的变化约为0.15mV，相当于0.75ppm/C的温度系数。
图6展示了当带隙基准电路中电阻R3无限大时的带隙基准电路图。
本发明的有益效果为：本发明提供的高精度指数型温度补偿CMOS带隙基准电路所产生的基准电压增加了与三极管电流放大系数β的指数型温度补偿电压，不同于以解温度补偿及二阶曲率补偿，通过三极管的补偿电流放大系数β的温度变化对基准的影响，得到了更高精度的基准电压。

Claims (3)

1.一种高精度指数型温度补偿CMOS带隙基准电路，其特征在于，包括三个PMOS管、三个PNP型三极管、五个电阻和一个四输入运算放大器；
其中，PMOS管M1、PMOS管M2和PMOS管M3的漏极均与电源连接，其栅极均与四输入运算放大器U1的输出端连接，PMOS管M1的源极通过电阻R2与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，PMOS管M2的源极通过电阻R5与四输入运算放大器U1的第一同相输入端INP1连接，PMOS管M3的源极与四输入运算放大器U1的第二同相输入端INP2连接；
三极管Q1的发射极与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，其基极和集电极接地；
三极管Q2的发射极通过电阻R1与四输入运算放大器U1的第一同相输入端INP1连接，其基极和集电极接地；
三极管Q3的发射极与四输入运算放大器U1的第二同相输入端INP2连接，三极管Q3的发射极还通过电阻R3与其基极连接，其基极通过电阻R4与其集电极连接，且其集电极接地；
所述电阻R2和电阻R5的阻值相同；
基准电压VREF的表达式为：
其中，VBE1为三极管Q1的BE结电压；
VT为热电压；
N为三极管Q2和三极管Q1的反射结面积比；
VBE3为三极管Q3的BE结电压；
K1为常数，由设计决定；
K2为流经PMOS管M2电流和流经PMOS管M3电流的比例系数；
β为三极管的电流放大系数。
2.根据权利要求1所述的高精度指数型温度补偿CMOS带隙基准电路，其特征在于，所述电阻R2与PMOS管M1的源极连接的一端的电压作为基准电压VREF。
3.根据权利要求1所述的高精度指数型温度补偿CMOS带隙基准电路，其特征在于，所述四输入运算放大器内部包括12个PMOS管；
其中，PMOS管M13的漏极、PMOS管M14的漏极、PMOS管M11的漏极和PMOS管M12的漏极均与电源VDD连接，PMOS管M13的栅极与PMOS管M14的栅极连接，PMOS管M11的源极分别与PMOS管M12的栅极和PMOS管M11的栅极连接；
PMOS管M13的源极分别与PMOS管M15的漏极和PMOS管M16的漏极连接，PMOS管M14的源极分别与PMOS管M5的漏极和PMOS管M6的漏极连接；
PMOS管M11的源极与PMOS管M9的漏极连接，PMOS管M12的源极与PMOS管M10的漏极连接，PMOS管M9的栅极与PMOS管M10的栅极连接，PMOS管M9的源极与PMOS管M7的漏极连接，PMOS管M10的源极PMOS管M8的漏极连接；
PMOS管M15的源极和PMOS管M5的源极均与PMOS管M7的漏极连接，PMOS管M16的源极和PMOS管M6的源极均与PMOS管M8的漏极连接；
PMOS管M7的栅极与PMOS管M8的栅极连接，PMOS管M7的源极和PMOS管M8的源极均接地；
其中，PMOS管M15的栅极作为四输入运算放大器的第一同相输入端INP1，
PMOS管M16的栅极作为四输入运算放大器的第一反相输入端INN1；
PMOS管M5的栅极作为四输入运算放大器的第二同相输入端INP2；
PMOS管M6的栅极作为四输入运算放大器的第二反相输入端INN2；
PMOS管M12的源极和PMOS管M10的漏极连接作为四输入运算放大器的输出端。
CN201811357695.3A 2018-11-15 2018-11-15 一种高精度指数型温度补偿cmos带隙基准电路 Active CN109324655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811357695.3A CN109324655B (zh) 2018-11-15 2018-11-15 一种高精度指数型温度补偿cmos带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811357695.3A CN109324655B (zh) 2018-11-15 2018-11-15 一种高精度指数型温度补偿cmos带隙基准电路

Publications (2)

Publication Number Publication Date
CN109324655A CN109324655A (zh) 2019-02-12
CN109324655B true CN109324655B (zh) 2023-09-01

Family

ID=65257768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811357695.3A Active CN109324655B (zh) 2018-11-15 2018-11-15 一种高精度指数型温度补偿cmos带隙基准电路

Country Status (1)

Country Link
CN (1) CN109324655B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995169B (zh) * 2019-11-29 2021-08-06 浙江大学 一种片上可变增益温度补偿放大器
CN114020088B (zh) * 2021-11-02 2022-12-02 苏州中科华矽半导体科技有限公司 一种适用于低电流增益型npn三极管的带隙基准电压源
CN115268555B (zh) * 2022-07-27 2024-05-28 成都振芯科技股份有限公司 一种二阶温度补偿带隙基准电压电路及差分电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209053A (ja) * 2004-01-26 2005-08-04 Nec Kansai Ltd 基準電圧回路
JP2009087010A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd 基準電圧発生回路
CN101825912A (zh) * 2010-04-30 2010-09-08 浙江大学 一种低温度系数高阶温度补偿的带隙基准电压源
CN101976095A (zh) * 2010-11-19 2011-02-16 长沙景嘉微电子有限公司 一种基于发射极电流补偿的高精度带隙基准源电路
CN104298293A (zh) * 2013-07-17 2015-01-21 北京兆易创新科技股份有限公司 一种带曲率补偿的带隙基准电压源
CN204331532U (zh) * 2014-12-10 2015-05-13 中国电子科技集团公司第四十七研究所 带隙基准源电路及其基极电流补偿电路
CN107300942A (zh) * 2017-06-06 2017-10-27 西安电子科技大学 三阶温度补偿cmos带隙基准电压源
CN107861557A (zh) * 2017-11-01 2018-03-30 重庆邮电大学 一种mos管实现二极管的高阶温度补偿带隙基准电路
CN209132656U (zh) * 2018-11-15 2019-07-19 成都嘉纳海威科技有限责任公司 一种高精度指数型温度补偿cmos带隙基准电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209053A (ja) * 2004-01-26 2005-08-04 Nec Kansai Ltd 基準電圧回路
JP2009087010A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd 基準電圧発生回路
CN101825912A (zh) * 2010-04-30 2010-09-08 浙江大学 一种低温度系数高阶温度补偿的带隙基准电压源
CN101976095A (zh) * 2010-11-19 2011-02-16 长沙景嘉微电子有限公司 一种基于发射极电流补偿的高精度带隙基准源电路
CN104298293A (zh) * 2013-07-17 2015-01-21 北京兆易创新科技股份有限公司 一种带曲率补偿的带隙基准电压源
CN204331532U (zh) * 2014-12-10 2015-05-13 中国电子科技集团公司第四十七研究所 带隙基准源电路及其基极电流补偿电路
CN107300942A (zh) * 2017-06-06 2017-10-27 西安电子科技大学 三阶温度补偿cmos带隙基准电压源
CN107861557A (zh) * 2017-11-01 2018-03-30 重庆邮电大学 一种mos管实现二极管的高阶温度补偿带隙基准电路
CN209132656U (zh) * 2018-11-15 2019-07-19 成都嘉纳海威科技有限责任公司 一种高精度指数型温度补偿cmos带隙基准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
指数型温度补偿BiCMOS带隙基准电压源设计;王进军 等;固体电子学研究与进展;第32卷(第06期);全文 *

Also Published As

Publication number Publication date
CN109324655A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
CN108052154B (zh) 一种无运放高阶低温漂带隙基准电路
CN109324655B (zh) 一种高精度指数型温度补偿cmos带隙基准电路
CN109343639B (zh) 一种低温漂带隙基准电压电路、方法及其芯片
CN104503528B (zh) 一种降低失调影响的低噪声带隙基准电路
US4123698A (en) Integrated circuit two terminal temperature transducer
CN109491440B (zh) 一种电压参考电路
CN108225588B (zh) 一种温度传感器及温度检测方法
CN104714588B (zh) 一种基于vbe线性化的低温漂带隙基准电压源
CN104298293B (zh) 一种带曲率补偿的带隙基准电压源
CN101101492A (zh) 一种分段线性补偿的cmos带隙基准电压源
CN105487587A (zh) 高精度数字温度传感器校准电路
CN112859996B (zh) 一种低压高精度带隙基准电路
CN110825155B (zh) 零温度系数参考电压及电流源产生电路
CN103197716A (zh) 一种降低失调电压影响的带隙基准电压电路
CN216719001U (zh) 一种基于Brokaw结构的低温漂带隙基准电压源
CN103901937B (zh) 带隙基准电压源
CN209132656U (zh) 一种高精度指数型温度补偿cmos带隙基准电路
CN110989758B (zh) 一种带高阶补偿电路的基准源电路结构
CN114265466B (zh) 一种基于高阶温度曲率补偿的低温漂带隙基准电压源
CN112433556A (zh) 一种改进的带隙基准电压电路
CN115599158A (zh) 带隙电压基准电路
CN210402134U (zh) 一种带温度补偿的电流偏置电路
CN112764449A (zh) 带基极电流补偿的基准电压源集成器件
CN113467567A (zh) 一种基准源电路及芯片
CN218122538U (zh) 带有高阶温度补偿的基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant