CN101825912A - 一种低温度系数高阶温度补偿的带隙基准电压源 - Google Patents

Abstract

本发明公开了一种低温度系数高阶温度补偿的带隙基准电压源，通过将具有高阶负温度系数的电流注入一个PNP型三极管，得到具有高阶温度系数的电压，并将该电压通过双差分对运算放大器耦合到最终的输出基准电压之中，补偿三极管带隙电压中的高阶温度分量，从而得到高阶温度补偿的基准电压。由于传统的带隙基准电压源只采用了一阶温度补偿，该基准电压通过高阶温度补偿，较传统的带隙基准电压源有较大的性能提升，具有较低的温度系数。

Description

一种低温度系数高阶温度补偿的带隙基准电压源

技术领域

本发明属于集成电路设计领域，特别涉及一种低温度系数高阶温度补偿的带隙基准电压源。

背景技术

带隙基准电压源在模拟集成电路中有着广泛的应用，是重要的电路模块之一。许多模拟集成电路都需要精确而稳定的电压基准源，如数模转换器(DAC)、模数转换器(ADC)、直流-直流电压变换器(DC-DC)、交流-直流电压变换器(AC-DC)、线性稳压器、开关稳压器、温度传感器和充电电池芯片电路，等等。电压基准源是这些电路的关键模块，它的性能将直接影响整个系统的性能。例如，对于模数转换器，基准电压源控制着模拟量转化成数字量的缩放倍数。电压基准源的精度是影响整个数据转换系统的精确度的关键因素。因此，一个高精度的电压基准源是实现一个高性能ADC的关键。

传统的带隙基准电压源常常采用一阶温度补偿的方法得到较精确的基准电压。IEEE的期刊《Solid-State Circuits》在1973年6月号刊登的Karel E.Kuijk的论文“A Precision Reference Voltage Source”介绍了一种传统的带隙基准电压源，如图1所示。在该电路中，电阻R11与R12的电阻值相等，流过电阻R12的电流为：

$I_{12}=\frac{V_T\ln N}{R_{13}}$

其中，N是三极管Q11与Q12的发射结面积之比。由图1可知，流过电阻R11和R12的电流相等，再结合上式，可知流过电阻R11和R12均为PTAT电流。

则输出电压为：

V_REF＝V_BE11+I₁₁·R₁₁＝V_BE11+K·V_T ln N

其中，V_BE11是三极管Q11的基极与发射极之间的电压，I₁₁是流过电阻R11的电流，K是电阻R11和电阻R13的比值，即K＝R₁₁/R₁₃，V_T是热电压。

由于V_T是仅具有一阶温度系数的电压，但是V_BE11是具有高阶温度系数的电压。因此，根据上述输出电压表达式可知，传统的带隙基准电压源只进行了一阶温度补偿，输出电压仍然存在一定的温度系数。所以，在很多实际应用中，传统的一阶温度补偿带隙基准电压源的精度并不能满足整个系统对基准源的性能要求，而需要采取一些其他的技术对传统的带隙基准电压源的性能进行优化和提升，降低基准电压源的温度系数，使基准电压源能够应用于高性能要求的系统之中。

发明内容

本发明提供了一种低温度系数高阶温度补偿的带隙基准电压源，能够提供较低温度系数、较高精度的基准电压。

一种低温度系数高阶温度补偿的带隙基准电压源，包括一个产生具有高阶温度系数电压的电路单元和一个基准电压产生电路单元。

所述的产生具有高阶温度系数电压的电路单元包括一个运算放大器，第三PMOS管、第四PMOS管、PNP型的第三三极管和第五电阻，其中其中运算放大器的正、负输入端分别连接第五电阻的一端和第三三极管的发射极，第五电阻的另一端和第三三极管的基极、集电极均接地，运算放大器的输出端连接第三PMOS管、第四PMOS管的栅极，第三PMOS管的衬底、源极和第四PMOS管的衬底、源极均接工作电压VDD，第三PMOS管的漏极连接运算放大器的负输入端，第四PMOS管的漏极连接运算放大器的正输入端。

所述的基准电压产生电路单元包括一个双差分对运算放大器、PNP型的第一三极管、PNP型的第二三极管、第一电阻、第二电阻、第三电阻、第四电阻，其中双差分对运算放大器的第一正输入端连接第二三极管的发射极，双差分对运算放大器的第二正输入端连接第一三极管的发射极，第一三极管的基极、集电极和第二三极管的基极、集电极均接地，双差分对运算放大器的第一负输入端通过第一电阻与第一三极管的发射极相连，双差分对运算放大器的第二负输入端连接第三三极管的发射极，第四电阻通过第二电阻连接双差分对运算放大器的第一负输入端，第四电阻通过第三电阻连接第二三极管的发射极。

所述的双差分对运算放大器包括两个NMOS管和六个PMOS管，其中第五PMOS管、第六PMOS管的栅极均接外加的偏置电压，第五PMOS管的衬底、源极和第六PMOS管的衬底、源极均接工作电压VDD，第五PMOS管的漏极与第七PMOS管的衬底、源极，第八PMOS管的衬底、源极相连，第七PMOS管的栅极和第八PMOS管的栅极分别作为双差分对运算放大器的第二负输入端、第二正输入端引出，第七PMOS管的漏极与第二NMOS管的漏极、第九PMOS管的的漏极相连，第八PMOS管的漏极与第二NMOS管的栅极，第三NMOS管的栅极、漏极，第十PMOS管的漏极相连，第二MOS管的衬底、源极和第三NMOS管的衬底、源极均接地，第六PMOS管的漏极与第九PMOS管的衬底、源极，第十PMOS管的衬底、源极相连，第九PMOS管的栅极和第十PMOS管的栅极分别作为双差分对运算放大器的第一负输入端、第一正输入端引出。

所述的双差分对运算放大器的输出端接第一NMOS管的栅极，第一NMOS管的源极和衬底均接地，第一NMOS管的漏极接第一PMOS管的栅极、漏极和第二PMOS管的栅极，第一PMOS管的衬底、源极和第二PMOS管的衬底、源极均接工作电压VDD，第二PMOS管的漏极与第四电阻相连。

所述的第一三极管和第二三极管的发射结面积成比例，所述的第一电阻、第二电阻、第三电阻、第四电阻的电阻值成比例。

本发明的电路采用了两个发射结面积成比例的PNP型三极管，即第一三极管和第二三极管，用它们射极与基极之间的电压之差来生成具有一阶温度系数的电压，用第一三极管和第三三极管射极与基极之间的电压之差来生成具有高阶温度系数的电压，双差分对运算放大器检测到这两个电压，并耦合到输出的基准电压上完成对其一阶和高阶温度补偿，通过对第一三极管和第二三极管的发射结面积比例和第一电阻、第二电阻、第三电阻、第四电阻的电阻值比例的调节来获得一个具有较低温度系数的基准电压，它比传统电路的温度系数要小得多。

附图说明

图1是传统带隙基准电压源的电路图；

图2是本发明的电路图；

图3是双差分对运算放大器的电路图。

具体实施方式

如图2所示，本发明提供一种低温度系数高阶温度补偿的带隙基准电压源，包括一个产生具有高阶温度系数电压的电路单元11和一个基准电压产生电路单元12。

所述的产生具有高阶温度系数电压的电路单元11包括一个运算放大器，两个PMOS管M3、M4，一个PNP型三极管Q3，一个电阻R5，其中运算放大器的正、负输入端分别连接电阻R5的一端和Q3的发射极，电阻R5的另一端和Q3的基极、集电极均接地，运算放大器的输出端连接PMOS管M3、M4的栅极，PMOS管M3的衬底、源极和PMOS管M4的衬底和源极均连接工作电压VDD，PMOS管M3的漏极连接运算放大器的负输入端，PMOS管M4的漏极连接运算放大器的正输入端。

所述的基准电压产生电路单元12包括一个双差分对运算放大器，两个PNP型三极管Q1、Q2，四个电阻R1、R2、R3、R4，其中双差分对运算放大器的第一正输入端P1连接三极管Q2的发射极，双差分对运算放大器的第二正输入端P2连接三极管Q1的发射极，三极管Q1的基极、集电极与三极管Q2的基极、集电极将均接地，双差分对运算放大器的第一负输入端N1通过电阻R1与三极管Q1的发射极相连，双差分对运算放大器的第二负输入端N2连接三极管Q3的发射极，电阻R4分别通过电阻R2、R3与电阻R1、三极管Q2的发射极相连。

所述的双差分对运算放大器的输出端接NMOS管M5的栅极，NMOS管M5的源极和衬底均接地，NMOS管M5的漏极接PMOS管M1的栅极、漏极和PMOS管M2的栅极，PMOS管M1的衬底、源极和PMOS管M2的衬底、源极均接工作电压VDD，PMOS管M2的漏极与电阻R4相连。

所述的PNP型三极管Q1、Q2的发射结面积成比例，所述的电阻R1、R2、R3、R4的电阻值成比例。

如图3所示，所述的双差分对运算放大器包括两个NMOS管M13、M14，六个PMOS管M7、M8、M9、M10、M11、M12，其中PMOS管M7、M8的栅极接外加的偏置电压V_BIAS，PMOS管M7的衬底、源极和PMOS管M8的衬底、源极均接工作电压VDD，PMOS管的漏极与PMOS管M9的衬底、源极，PMOS管M10的衬底、源极相连，PMOS管M9、M10的栅极分别作为双差分对运算放大器的第二负输入端N2、第二正输入端P2引出，PMOS管M9的漏极与NMOS管M13、PMOS管M11的漏极相连，PMOS管M10的漏极与NMOS管M13的栅极，NMOS管M14的栅极、漏极，PMOS管M12的漏极相连，NMOS管M13的衬底、源极和NMOS管M14的衬底、源极均接地，PMOS管M8的漏极与PMOS管M11的衬底、源极，PMOS管M12的衬底、源极相连，PMOS管M11、M12的栅极分别作为双差分对运算放大器的第一负输入端N1、第一正输入端P1引出。

如图3，双差分对运算放大器中的NMOS管M13和M14组成了电流镜，则有

I_N1+I_N2＝I_P1+I_P2    (1)

其中I_N1是流过PMOS管M11的电流，I_N2是流过PMOS管M9的电流，I_P1是流过PMOS管M12的电流，I_P2是流过PMOS管M10的电流。在电路正常工作时，PMOS管M9、M10、M11、M12均工作在饱和区，则式(1)可改写为

$\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{N1}{(V_{\mathrm{GS},N1}-V_{\mathrm{THP}})}^2+\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{N2}{(V_{\mathrm{GS},N2}-V_{\mathrm{THP}})}^2$

$=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{P1}{(V_{\mathrm{GS},P1}-V_{\mathrm{THP}})}^2+\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_{P2}{(V_{\mathrm{GS},P2}-V_{\mathrm{THP}})}^2---\left(2\right)$

其中V_GS，N1、V_GS，N2、V_GS，P1、V_GS，P2分别是PMOS管M11、M9、M12、M10的栅源电压，V_THP是它们的阈值电压，且PMOS管M9、M10的沟道长度、宽度相等，PMOS管M11、M12的沟道长度、宽度相等。又因为MOS管的跨导可写为

$g_m=\mathrm{\μ}{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{GS}}-V_{\mathrm{TH}})---\left(3\right)$

则式(2)可改写为

g_m1(V_GS，N1-V_THP)+g_m2(V_GS，N2-V_THP)＝g_m1(V_GS，P1-V_THP)+g_m2(V_GS，P2-V_THP)    (4)

式(4)中，g_m1是PMOS管M11、M12的跨导，g_m2是PMOS管M9、M10的跨导。由于M11管和M12管的源极电位，以及M9和M10管的源电位相同，因此，式(4)可以改写为：

g_m1(V_G，N1-V_THP)+g_m2(V_G，N2-V_THP)＝g_m1(V_G，P1-V_THP)+g_m2(V_G，P2-V_THP)    (5)

结合图2可看出，PMOS管M11的栅源电压V_G，N1即为双差分对运算放大器的第一负输入端N1的端口电压，它可以写为

V_G，N1＝V_EB1+I₁·R₁    (6)

式(6)中的V_EB1是三极管Q1的发射极与基极之间的电压，I₁是流经电阻R1的电流。PMOS管M9的栅源电压V_G，N2即为双差分对运算放大器的第二负输入端N2的端口电压，它可以写为

V_G，N2＝V_EB3    (7)

式(7)中的V_EB3是三极管Q3的发射极与基极之间的电压。PMOS管M12的栅源电压V_G，P1即为双差分对运算放大器的第一正输入端P1的端口电压，它可以写为

V_G，P1＝V_EB2    (8)

式(8)中的V_EB2是三极管Q2的发射极与基极之间的电压。PMOS管M10的栅源电压V_G，P2即为双差分对运算放大器的第二正输入端P2的端口电压，它可以写为

V_G，P2＝V_EB1    (9)

将式(6)、(7)、(8)、(9)代入式(5)，可解出I1：

$I_1=\frac{\frac{g_{m2}}{g_{m1}}(V_{\mathrm{EB}1}-V_{\mathrm{EB}3})+(V_{\mathrm{EB}2}-V_{\mathrm{EB}1})}{R_1}---\left(10\right)$

用V₁表示电阻R4与电阻R2之间的节点电压，则它可以写为

V₁＝V_EB1+I₁·(R₁+R₂)    (11)

用I₂表示流经电阻R3的电流，则它可以写为

$I_2=\frac{V_1-V_{\mathrm{EB}2}}{R_3}---\left(12\right)$

则本电路输出的基准电压V_REF可写为

V_REF＝V₁+I_total·R₄    (13)

式(13)中的I_total为流经电阻R4的电流，它可表示为

I_total＝I₁+I₂    (14)

将式(10)、(11)、(12)、(14)代入式(13)中，得到基准电压V_REF的最终表达式为：

$V_{\mathrm{REF}}=V_{\mathrm{EB}1}+\left[\frac{R_3(R_1+R_2)+R_4(R_2+R_3)}{R_1\·R_3}\right]\·(V_{\mathrm{EB}2}-V_{\mathrm{EB}1})$

$+\left[\frac{R_3(R_1+R_2)+R_4(R_2+R_3)}{R_1\·R_3}\right]\frac{g_{m2}}{g_{m1}}(V_{\mathrm{EB}1}-V_{\mathrm{EB}3})---\left(15\right)$

上述的式(12)可以根据式(10)和式(11)写成

$I_2=\frac{V_1-V_{\mathrm{EB}2}}{R_3}=\frac{R_1+R_2}{R_1{R}_3}\frac{g_{m2}}{g_{m1}}(V_{\mathrm{EB}1}-V_{\mathrm{EB}3})+\frac{R_2}{R_1{R}_3}(V_{\mathrm{EB}2}-V_{\mathrm{EB}1})---\left(16\right)$

在本发明中，可以使得g_m2/g_m1＜＜1，则根据式(10)和式(16)可得

$I_1\≈\frac{(V_{\mathrm{EB}2}-V_{\mathrm{EB}1})}{R_1},$ $I_2\≈\frac{2(V_{\mathrm{EB}2}-V_{\mathrm{EB}1})}{R_1}---\left(17\right)$

则

$V_{\mathrm{EB}2}-V_{\mathrm{EB}1}=\frac{\mathrm{kT}}{q}\ln (\frac{I_2}{I_{S2}}\·\frac{I_{S1}}{I_1})=\frac{\mathrm{kT}}{q}\ln \left(2N\right)---\left(18\right)$

其中，N为三极管Q1、Q2的发射结面积之比。

将式(18)带入式(17)，可得，

$I_1\≈\frac{\mathrm{kT}}{q{R}_1}\ln 2N,$ $I_2\≈\frac{2\mathrm{kT}}{q{R}_1}\ln 2N---\left(19\right)$

根据式(19)可知，流过三极管Q、Q2的电流均是PTAT电流，从而使它们发射极与基极之间的电压V_EB1、V_EB2之差V_EB2-V_EB1具有一阶温度系数，正如式(18)所示。通过双差分对运算放大器的第一正输入端P1、第二正输入端P2将流过三极管Q2、Q1的电流相加，汇聚到NMOS管M14，并流过NMOS管M13、M14组成的电流镜负载，将这个电压差耦合到输出的基准电压上，完成对输出基准电压的一阶温度补偿。

用I3表示流经电阻R5的电流，由电路结构可知，电阻R5两端电压即为三极管Q3发射极与基极之间的电压，则

$I_3=\frac{V_{\mathrm{EB}3}}{R_5}---\left(20\right)$

由式(20)可见，电流I₃是具有高阶负温度系数的电流，并且通过PMOS管M3、M4组成的电流镜注入到三极管Q3的射极，迭代地形成三极管Q3的发射极与基极之间的电压V_EB3。V_EB3具有与V_EB1不同的高阶温度系数，从而V_EB1与V_EB3的差V_EB1-V_EB3仍具有高阶温度系数，通过双差分对运算放大器的第一负输入端N1、第一负输入端N2将流过三极管Q1、Q3的电流相加，汇聚到NMOS管M13，并流过PMOS管M13、M14组成的电流镜负载，将这个电压差耦合到输出的基准电压上，完成对输出基准电压的高阶温度补偿。

所以在式(15)中，第一项是三极管的带隙电压，第二项完成了输出基准电压的一阶温度补偿，第三项完成了输出基准电压的高阶温度补偿。也就是说，双差分对运算放大器检测到具有一阶温度系数的电压差V_EB2-V_EB1，也检测到具有高阶温度系数的电压差V_EB1-V_EB3，并将这两个电压差按照一定比例同时与V_EB2耦合，从而得到高阶温度补偿的基准电压，并且可以通过调节三极管Q1和三极管Q2的发射结面积之比，以及电阻R1、R2、R3、R4的电阻值之比，来获得一个具有较低温度系数的基准电压V_REF。

Claims (2)

1.一种低温度系数高阶温度补偿的带隙基准电压源，包括：

一个产生具有高阶温度系数电压的电路单元(11)，该电路单元(11)包括一个运算放大器，第三PMOS管(M3)，第四PMOS管(M4)，PNP型的第三三极管(Q3)，第五电阻(R5)，其中运算放大器的正、负输入端分别连接第五电阻(R5)的一端和第三三极管(Q3)的发射极，第五电阻(R5)的另一端和第三三极管(Q3)的基极、集电极均接地，运算放大器的输出端连接第三PMOS管(M3)、第四PMOS管(M4)的栅极，第三PMOS管(M3)的衬底、源极和第四PMOS管(M4)的衬底、源极均接工作电压VDD，第三PMOS管(M3)的漏极连接运算放大器的负输入端，第四PMOS管(M4)的漏极连接运算放大器的正输入端；

一个基准电压产生电路单元(12)，该电路单元(12)包括一个双差分对运算放大器，PNP型的第一三极管(Q1)，PNP型的第二三极管(Q2)，第一电阻(R1)，第二电阻(R2)，第三电阻(R3)，第四电阻(R4)，其中双差分对运算放大器的第一正输入端(P1)连接第二三极管(Q2)的发射极，双差分对运算放大器的第二正输入端(P2)连接第一三极管(Q1)的发射极，第一三极管(Q1)的基极、集电极和第二三极管(Q2)的基极、集电极均接地，双差分对运算放大器的第一负输入端(N1)通过第一电阻(R1)与第一三极管(Q1)的发射极相连，双差分对运算放大器的第二负输入端(N2)连接第三三极管(Q3)的发射极，第四电阻(R4)通过第二电阻(R2)连接双差分对运算放大器的第一负输入端(N1)，第四电阻(R4)通过第三电阻(R3)连接第二三极管(Q2)的发射极；

所述的双差分对运算放大器包括两个NMOS管和六个PMOS管，其中第五PMOS管(M7)、第六PMOS管(M8)的栅极均接外加的偏置电压，第五PMOS管(M7)的衬底、源极和第六PMOS管(M8)的衬底、源极均接工作电压VDD，第五PMOS管(M7)的漏极与第七PMOS管(M9)的衬底、源极，第八PMOS管(M10)的衬底、源极相连，第七PMOS管(M9)的栅极和第八PMOS管(M10)的栅极分别作为双差分对运算放大器的第二负输入端(N2)、第二正输入端(P2)引出，第七PMOS管(M9)的漏极与第二NMOS管(M13)的漏极、第九PMOS管(M11)的的漏极相连，第八PMOS管(M10)的漏极与第二NMOS管(M13)的栅极，第三NMOS管(M14)的栅极、漏极，第十PMOS管(M12)的漏极相连，第二MOS管(M13)的衬底、源极和第三NMOS管(M14)的衬底、源极均接地，第六PMOS管(M8)的漏极与第九PMOS管(M11)的衬底、源极，第十PMOS管(M12)的衬底、源极相连，第九PMOS管(M11)的栅极和第十PMOS管(M12)的栅极分别作为双差分对运算放大器的第一负输入端(N1)、第一正输入端(P1)引出；

所述的双差分对运算放大器的输出端接第一NMOS管(M5)的栅极，第一NMOS管(M5)的源极和衬底均接地，第一NMOS管(M5)的漏极接第一PMOS管(M1)的栅极、漏极和第二PMOS管(M2)的栅极，第一PMOS管(M1)的衬底、源极和第二PMOS管(M2)的衬底、源极均接工作电压VDD，第二PMOS管(M2)的漏极与第四电阻(R4)相连。

2.根据权利要求1所述的带隙基准电压源，其特征在于，所述的第一三极管(Q1)和第二三极管(Q2)的发射结面积成比例，所述的第一电阻(R1)，第二电阻(R2)，第三电阻(R3)，第四电阻(R4)的电阻值成比例。

Images