CN104035471B - 一种具有亚阈值电流补偿的电流模带隙基准电压源 - Google Patents

Abstract

一种具有亚阈值电流补偿的电流模带隙基准电压源，在现有带隙基准核心电路的基础上、增设了第一MOS管亚阈值电流补偿电路和第二MOS管亚阈值电流补偿电路，通过两个亚阈值电流补偿电路对基准电流补偿NMOS管和PMOS管的亚阈值电流，即利用亚阈值电流的指数变化关系补偿传统基准电流的非线性，使得输出带隙基准电流在宽温度范围内得到补偿，输出带隙基准电压与温度变化趋缓，从而大大降低了基准电压的温度系数。

Description

一种具有亚阈值电流补偿的电流模带隙基准电压源

技术领域

本发明涉及带隙基准电压源，尤其涉及一种具有亚阈值电流补偿的电流模带隙基准电压源，属于集成电路技术领域，

背景技术

带隙基准电压源在模拟集成电路或数模混合信号设计领域有着广泛的应用，如数模转换器(DAC)、模数转换器(ADC)、直流-直流电压变换器(DC-DC)、交流-直流电压变换器(AC-DC)、线性稳压器、开关稳压器、温度传感器、充电电池芯片电路等等，它为系统提供电压基准和电流基准，对系统性能起着至关重要的作用。集成电路的不断发展，尤其是低压应用例如PDAs、照相机、笔记本等的需求不断增大，使得对于基准电压的精度及稳定性的要求也越来越高。

传统的电压模带隙基准电压源的结构如图1所示，它利用具有负温度系数的三极管Q6发射结电压V_BE(非线性)和具有正温度系数的三极管Q4和Q5发射结电压之差△V_BE(线性)进行线性叠加，从而得到一阶补偿的基准电压。

三极管发射结电压V_BE的表达式为：

$V_{\mathrm{BE}}\left(T\right)=V_{G0}(1-\frac{T}{T_0})+V_{\mathrm{BE}0}\left(\frac{T}{T_0}\right)+\frac{\mathrm{\γkT}}{q}\ln \left(\frac{T_0}{T}\right)+\frac{\mathrm{kT}}{q}\ln \left(\frac{J_C}{J_{C0}}\right)$        式1

其中，V_G0是半导体材料从参考温度T₀外推到绝对零度时得到的带隙基准电压，γ是与工艺相关的常数，J_C是发射极电流密度，J_C0是温度为T₀时的发射极电流密度。

发射结电压差△V_BE的表达式为：

$\mathrm{\Δ}{V}_{\mathrm{BE}}\left(T\right)=V_T\ln (\frac{I_4}{I_5}\·\frac{S_5}{S_4})$     式2

其中V_T＝kT/q为热电压，S₄和S₅分别三极管Q4和Q5的发射结面积，且S₅是S₄的N倍，I₄和I₅分别为Q4和Q5的发射极电流。

由于PMOS管MP7、MP8和MP9的尺寸相同，因而它们的漏电流相等，可以得到I₄＝I₅，因此式2可进一步化简为：

ΔV_BE(T)＝V_TlnN         式3

I₅可由下式得到：

$I_5=\frac{\mathrm{\Δ}{V}_{\mathrm{BE}}\left(T\right)}{R_8}=\frac{V_T\ln N}{R_8}$     式4

最终得到输出的基准电压为：

$V_{\mathrm{REF}}=\frac{R_9{V}_T\ln N}{R_8}+V_{\mathrm{BE}}$       式5

通过修改电阻R9和R8的值可以获得低温度系数的带隙基准电压源。

但是由于上面的基准结构只能输出固定在1.25V左右的电压，针对这种缺点，HironoriBanba等人提出了电流模带隙基准的电路结构(见文献H.Banba,H.Shiga,A.Umezawa，T.Tanzawa,S.Atsumi and K.Sakui,“A CMOS Bandgap Reference Circuit with Sub-1-VOperation,”IEEE Journal of Solid-state Circuits，Vol.34(1999),No.5,pp.670-674.)。

如附图2所示，它是典型的电流模带隙基准电压源电路结构，其中R1＝R2，PMOS管MP1、MP2、MP3的参数相同，三极管Q2的发射极面积是三极管Q1的发射极面积的N倍，不考虑运放失调等参数不匹配问题，定义V_BE为三极管Q1的基极到发射极之间的电压差值，则：

V_A＝V_B＝V_BE        式6

MP1与MP2参数相同，且构成电流镜，所以I₁＝I₂，其中I₁是MP1的漏电流，I₂是MP2的漏电流。

电阻R2上的电流I_CTAT为：

$I_{\mathrm{CTAT}}=\frac{V_{\mathrm{BE}}}{R_2}$      式7

定义ΔV_BE为三极管Q1与Q2的基极-发射极电压之间的差值，则电阻R₃的上电流I_PTAT为：

$I_{\mathrm{PTAT}}=\frac{V_T\ln N}{R_3}$ 式8

两个电流合并得到基准电流I₂：

$I_2=I_{\mathrm{CTAT}}+I_{\mathrm{PTAT}}=\frac{V_{\mathrm{BE}}}{R_2}+\frac{V_T\ln N}{R_3}$ 式9

同时MP2又与MP3构成电流镜，所以：

$I_{\mathrm{REF}}=I_2=\frac{V_{\mathrm{BE}}}{R_2}+\frac{V_T\ln N}{R_3}$    式10

进而得到基准电压V_REF为：

V_REF＝I_REFR₄＝(I_CTAT+I_PTAT)R₄     式11

化简为：

$V_{\mathrm{REF}}=(\frac{V_{\mathrm{BE}}}{R_2}+\frac{V_T\ln N}{R_3})R_4$     式12

通过调整三个电阻R2、R3、R4的值可以获得输出电压可调的低温度系数的带隙基准电压源。

然而对于基准电压精度要求比较高的应用来说，上述传统的电压模基准结构和电流模基准结构的温度系数仍然比较大(其温度系数范围一般在20～100ppm/℃之间)。因此，为了满足许多场合对于基准电压高精度、高稳定性的要求，必须对于输出电压进行高阶补偿。目前高阶温度补偿的方法主要有：二阶曲率补偿、指数曲率补偿、利用不同材料电阻温度特性进行曲率矫正和分段线性补偿的方法。

现有技术中，一种采用二阶曲率补偿的技术(见文献B.S.Song and P.R.Gray,“Aprecision curvature-compensated CMOS bandgap reference,”IEEE J.Solid-State Circuits,vol.18,pp.634-643,Dec.1983.)通过增加结构产生一个PTAT²电压对△V_BE进行二阶补偿，从而降低温度系数，但是该方法用来产生PTAT²电压的电路结构比较复杂，功耗比较大，而且这种二阶补偿技术只适合单片基准，并不适合作为芯片上的参考电压，实用性比较低。

现有技术中，一种利用不同材料电阻温度特性进行曲率矫正的技术(见文献K.N,Leung,P.K.T.Mok,and C.Y.Leung,“A 2-V 23-μA 5.3-ppm/℃ curvature-compensated CMOSbandgap voltage reference”,IEEE J.Solid-State Circuits,vol.38,pp.561–564,Mar.2003.)利用了P型扩散电阻和高阻的多晶硅电阻的不同温度特性，产生了一个与温度高阶相关的电压，通过该补偿能够有效的降低温度系数。虽然该方法中的补偿结构比较简单，但是这种方法在传统的标准CMOS工艺下无法实现，需要特殊的制造工艺，成本比较高。

现有技术中，一种采用分段线性补偿的技术(见文献G.Rincon-Mora and P.Allen,A 1.1V current-mode and piecewise linear curvature corrected bandgap reference,"IEEE JSCC,vol.33,pp.1551-1554,Oct.1998.)通过电流模方式产生了一个非线性电流，在温度范围内的低温段为零，在温度范围内的高温段是非线性增加的。通过该电流对PTAT电流和CTAT电流进行补偿，可以将温度系数降到一个比较低的值。然而该种方法只是对温度范围内的高温段进行了补偿，对温度范围内的低温段没有进行补偿。

发明内容

为了用一个简单的补偿结构对基准电流在宽温度范围内进行补偿，实现低温度系数的带隙基准电压，本发明利用MOS管的亚阈值电流温度特性(近似指数变化关系)，在传统电流模带隙基准电压源结构基础上增加了PMOS和NMOS亚阈值电流补偿电路，对传统的电流模带隙基准电流进行补偿，即通过亚阈值电流的指数变化关系补偿传统基准电流的二次变化关系，实现低温度系数。

本发明采用的技术方案如下：一种具有亚阈值电流补偿的电流模带隙基准电压源，电流模带隙基准电压源设有带隙基准核心电路，包括运算放大器、PMOS管MP1、PMOS管MP2、PMOS管MP3、PNP管Q1、PNP管Q2、电阻R1、电阻R2、电阻R3、电阻R4，运算放大器的同相输入端与PMOS管MP2的漏极、电阻R2的一端以及电阻R3的一端连接在一起，电阻R2的另一端接地，电阻R3的另一端连接PNP管Q2的发射极，PNP管Q2的基极和集电极均接地，运算放大器的反向输入端与PMOS管MP1的漏极、电阻R1的一端以及PNP管Q1的发射极连接在一起，电阻R1的另一端以及PNP管Q1的基极和集电极均接地，PMOS管MP1的栅极与PMOS管MP2的栅极及PMOS管MP3的栅极互连并连接运算放大器的输出端，PMOS管MP1的源极以及PMOS管MP2的源极和PMOS管MP3的源极均连接电源VDD，PMOS管MP3漏极连接电阻R4的一端，电阻R4的另一端接地；

其特征在于：增设第一、第二两个MOS管亚阈值电流补偿电路，对电流模带隙基准电流进行补偿，通过MOS管近似指数变化关系的亚阈值电流温度特性，补偿基准电流的二次变化关系，实现低温度系数的带隙基准电压；

第一MOS管亚阈值电流补偿电路包括NMOS管MN1、NMOS管MN2、PMOS管MP4、电阻R5、电阻R6，NMOS管MN1的漏极连接带隙基准核心电路中PMOS管MP2的漏极，NMOS管MN2的漏极连接带隙基准核心电路中PMOS管MP1的漏极，NMOS管MN1的源极和NMOS管MN2的源极均接地，NMOS管MN1的栅极与NMOS管MN2的栅极互连并连接电阻R6的一端和PMOS管MP4的漏极，电阻R6的另一端接地，PMOS管MP4的栅极连接带隙基准核心电路中运算放大器的输出端，PMOS管MP4的源极通过电阻R5连接电源VDD；

第二MOS管亚阈值电流补偿电路包括PMOS管MP5、PMOS管MP6、电阻R7、电阻R8，PMOS管MP5的漏极连接带隙基准核心电路中PMOS管MP3的漏极并作为带隙基准电压源的输出端输出基准电压V_REF，PMOS管MP5的源极和电阻R7的一端均连接电源VDD，PMOS管MP5的栅极与PMOS管MP6的源极以及电阻R7的另一端连接在一起，PMOS管MP6的栅极连接带隙基准核心电路中运算放大器的输出端，PMOS管MP6的漏极通过电阻R8接地。

所述电阻R6和电阻R7都是零温度系数的电阻，都是由一个正温度系数的电阻与一个负温度系数的电阻串联得到。

所述第一、第二两个MOS管亚阈值电流补偿电路中所有PMOS管的宽长比相同，NMOS管MN1和NMOS管MN2的宽长比相同，电阻R1和电阻R2的阻值相同，PNP管Q2的面积是PNP管Q1面积的N倍，N＝8。

本发明的优点及显著效果：

本发明是在传统的电流模带隙基准电流的基础上叠加了两个MOS管亚阈值电流补偿的亚阈值电流，通过调节电阻R5、R6、R7、R8的大小，可以改变MN1、MN2、MP5的栅源电压V_GS，从而调节它们的亚阈值电流，在宽的温度范围内对基准电流进行补偿，得到在宽温度范围内都具有低温度系数的带隙基准电压源；其次本发明的补偿电路结构简单，占用面积较小，设计比较灵活；此外本发明采用了电流模基准结构，因此输出基准电压值可调，克服了传统电压模基准结构输出的基准电压固定在1.25V左右的缺点。

附图说明

图1是传统的电压模带隙基准结构示意图；

图2是传统的电流模带隙基准电路结构示意图；

图3是本发明采用两个MOS管亚阈值电流补偿的电流模带隙基准电压源电路图；

图4是3的原理示意图；

图5是本发明采用两个MOS管亚阈值电流补偿的电流模基准电压源的仿真波形图；

图6是仿真优化亚阈值电流补偿电路中的电阻值使得基准输出的电压温度系数最小的曲线图。

具体实施方式

如附图3所示，本发明的亚阈值电流补偿的电流模带隙基准结构，包括带隙基准核心电路、第一MOS管亚阈值电流补偿电路和第二MOS管亚阈值电流补偿电路，带隙基准核心电路与图2现有技术电流模带隙基准电路结构完全相同。包括运算放大器、PMOS管MP1、PMOS管MP2、PMOS管MP3、PNP管Q1、PNP管Q2、电阻R1、电阻R2、电阻R3、电阻R4，运算放大器的同相输入端与PMOS管MP2的漏极相连，运算放大器的反向输入端与PMOS管MP1的漏极相连，PMOS管MP1、PMOS管MP2与PMOS管MP3的栅极相连并接到运算放大器的输出端，PMOS管MP1、PMOS管MP2与PMOS管MP3的源极均接到电源VDD，PMOS管MP1的漏极还与PNP管Q1的发射极相连并接到电阻R1的一端，电阻R1的另一端接地，PNP管Q1的基极与集电极接地，PMOS管MP2的漏极接到电阻R2、电阻R3的一端，电阻R2的另一端接地，电阻R3的另一端接PNP管Q2的发射极，PNP管Q2的基极与集电极接地，PMOS管MP3漏极接到电阻R4的一端，电阻R4的另一端接地。

增设的第一MOS管亚阈值电流补偿电路包括NMOS管MN1、NMOS管MN2、PMOS管MP4、电阻R5、电阻R6，NMOS管MN1的漏极接带隙基准核心电路中PMOS管MP2的漏极，NMOS管MN2的漏极接接带隙基准核心电路中PMOS管MP1的漏极，NMOS管MN1与NMOS管MN2的源极均接地，NMOS管MN1与NMOS管MN2的栅极相连并接到电阻R6的一端，电阻R6的另一端接地，NMOS管MN1的栅极还接到PMOS管MP4的漏极，PMOS管MP4的栅极接带隙基准核心电路中运算放大器的输出端，PMOS管MP4的源极接电阻R5的一端，电阻R5的另一端接电源VDD。

第二MOS管亚阈值电流补偿电路包括PMOS管MP5、PMOS管MP6、电阻R7、电阻R8，PMOS管MP5的漏极接带隙基准核心电路中PMOS管MP3的漏极，PMOS管MP5的源极接电源VDD，PMOS管MP5的栅极与PMOS管MP6的源极相连并接到电阻R7的一端，电阻R7的另一端接电源VDD，PMOS管MP6的栅极接到带隙基准核心电路中运算放大器的输出端，PMOS管MP6的漏极接电阻R8的一端，电阻R8的另一端接地。

上述电路中，PMOS管MP4所在支路用来偏置NMOS管MN1和MN2，使得这两个管子工作在亚阈区，PMOS管MP6所在支路用来偏置PMOS管MP5，使得该管工作在亚阈区，本发明通过NMOS管MN1、MN2和PMOS管MP5产生的亚阈值电流，对基准电流进行高阶补偿。其中，亚阈值电流I_D的表达式为：

$I_D=\mathrm{\μ}{C}_{\mathrm{ox}}{V}_T^2\frac{W}{L}\exp \left(\frac{V_{\mathrm{GS}}--V_{\mathrm{TH}}}{n{V}_T}\right)(1-\exp \left(\frac{-V_{\mathrm{DS}}}{V_T}\right))$     式13

其中Cox、W/L、V_DS，V_TH，V_T、n，μ分别为单位面积栅氧电容、MOS管宽长比、漏源电压、阈值电压、热电压、亚阈值斜率因子、迁移率，n的典型值约为1.5。

下面对本发明电路进行具体分析：

在未对带隙基准核心电路进行亚阈值电流补偿前，该结构中的带隙基准核心电路利用具有负温度系数的三极管Q1发射结电压V_BE(非线性)产生的电流和具有正温度系数的三极管Q1和Q2发射结电压之差△V_BE(线性)产生的电流进行线性叠加，从而得到一阶补偿的基准电流，它输出的基准电流为I_PTAT+I_CTAT；

其中

$I_{\mathrm{PTAT}}=\frac{V_T\ln N}{R_3}$     式14

$I_{\mathrm{CTAT}}=\frac{V_{\mathrm{BE}}}{R_1}$     式15

在NMOS亚阈值电流补偿电路中，NMOS管MN1和MN2的工作状态主要由它们的栅源电压决定，当V_GS<V_TH时，NMOS管MN1和MN2工作在亚阈区，本发明通过修改电阻R5和R6的值，来使得这两个NMOS管工作在亚阈值区，该补偿结构输出两个亚阈值电流I_N，它与一阶补偿之后的电流进行叠加，从而对基准电流进行补偿，降低其温漂系数；

在PMOS亚阈值电流补偿电路中，PMOS管MP5的工作状态主要由它的栅源电压决定，当|V_GS|<|V_TH|时，PMOS管MN5工作在亚阈区，本发明通过修改电阻R7和R8的值，来使得这个PMOS管工作在亚阈值区，该补偿结构输出一个亚阈值电流I_P，它与一阶补偿之后的电流进行叠加，从而对基准电流进行补偿，降低其温漂系数；

通过NMOS亚阈值电流补偿电路产生的NMOS亚阈值电流I_N为：

$I_N={\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}{V}_T^2{\left(\frac{W}{L}\right)}_1\exp \left(\frac{V_{R6}--V_{\mathrm{TH}1}}{n{V}_T}\right)(1-\exp \left(\frac{-V_{\mathrm{DS}1}}{V_T}\right))$     式16

其中，μ_n为电子的迁移率，(W/L)₁为NMOS管MN1宽长比，V_R6为电阻R6上的电压，V_TH1为NMOS管MN1的阈值电压,V_DS1为NMOS管MN1的漏源电压，V_R6为电阻R6上的电压。

通过NMOS管MN1和MN2分别给基准两侧支路补偿NMOS管的亚阈值电流I_N，使得基准电流增加I_N，得到电流I₂：

I₂＝I_PTAT+I_CTAT+I_N            式17

MP2与MP3组成电流镜，所以I₂＝I₃；

通过PMOS亚阈值电流补偿电路补偿的PMOS亚阈值电流I_P为：

$I_P={\mathrm{\&mu;}}_p{C}_{\mathrm{ox}}{V}_T^2{\left(\frac{W}{L}\right)}_5\exp \left(\frac{V_{R7}-V_{\mathrm{TH}5}}{n{V}_T}\right)(1-\exp \left(\frac{-V_{\mathrm{DS}5}}{V_T}\right))$    式18

其中，μ_p为空穴的迁移率，(W/L)₅为PMOS管MP5的宽长比，V_TH5为PMOS管MP5的阈值电压，V_DS5为PMOS管MP5的漏源电压，V_R7为电阻R7上的电压。

通过PMOS管MP5向电阻R4中注入亚阈值电流I_P，最终经过电阻R4上的基准电流：

I_REF＝I_PTAT+I_CTAT+I_N+I_P         式19

进而输出的基准电压V_REF为：

V_REF＝(I_PTAT+I_CTAT+I_N+I_P)R₄           式20

如附图4所示，左边上图为一阶补偿之后的电流模带隙基准输出的电流与温度的变化曲线图，其变化关系图近似抛物线形；左边中图为NMOS管工作在亚阈区的电流与温度的变化曲线图；左边下图为PMOS管工作在亚阈区的电流与温度的变化曲线图，亚阈值电流很小；当T<T_r时，一阶补偿后的基准电流随着温度的降低而减小(近似呈二次关系变化)，相反PMOS管的亚阈值电流I_P却随着温度的降低而增大(近似呈指数形式变化)，NMOS管的亚阈值电流近似为零，因此可以通过线性叠加三者电流，使得当T<T_r时，基准电流变化趋缓，同理，当T>T_r时，一阶补偿后的基准电流随着温度的升高而减小(近似呈二次关系变化)，相反NMOS管产生的亚阈值电流I_N却随着温度的升高而增大(近似呈指数形式变化)，PMOS管产生的亚阈值电流近似为零，因此可以通过线性叠加三者电流，使得当T>T_r时，基准电流变化趋缓，最终使得在整个温度变化范围内，该结构输出的基准电流与温度变化曲线图如附图4中右图的变化曲线图所示，降低了基准电流的温度系数。

如附图5所示，(a)图是本发明中的电流模基准结构一阶补偿之后输出的基准电压与温度变化关系的仿真图，它与温度的变化关系近似抛物线形，(b)图是PMOS管和NMOS管工作在亚阈区的电流与温度的变化曲线图，PMOS管的亚阈值电流I_P在高温段的电流值约为零，在低温段的电流值近似指数变化；NMOS管的亚阈值电流I_N在低温段的电流值约为零，在高温段的电流值近似指数关系变化。NMOS管和PMOS管产生的亚阈值电流流过电阻R4形成的电压与一阶补偿过的电压进行叠加得到了一个亚阈值电流补偿的带隙基准电压源，如附图5(c)所示，在-40-120℃的宽温度范围内具有较低的温度系数。

如附图6所示，(a)图是通过微调电阻R7进而调整PMOS管MP5的亚阈值电流，使得输出基准电压的温度系数最低的仿真过程图；(b)图是通过微调电阻R6进而调整NMOS管MN1和NMOS管MN2的亚阈值电流，使得输出的基准电压的温度系数最低的仿真过程图。仿真结果显示，本发明的带隙基准电压源在温度范围为-40～120℃时的温度系数仅为1.02ppm/℃，基准的精度得到了显著的提高。

在以上示出的实施例中，其它更改和组合是可能的，本发明并不限定在示出的几种实施例中，例如，电流源可以采用共源共栅结构来减小电流源的失配。但凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种具有亚阈值电流补偿的电流模带隙基准电压源，电流模带隙基准电压源设有带隙基准核心电路，包括运算放大器、PMOS管MP1、PMOS管MP2、PMOS管MP3、PNP管Q1、PNP管Q2、电阻R1、电阻R2、电阻R3、电阻R4，运算放大器的同相输入端与PMOS管MP2的漏极、电阻R2的一端以及电阻R3的一端连接在一起，电阻R2的另一端接地，电阻R3的另一端连接PNP管Q2的发射极，PNP管Q2的基极和集电极均接地，运算放大器的反向输入端与PMOS管MP1的漏极、电阻R1的一端以及PNP管Q1的发射极连接在一起，电阻R1的另一端以及PNP管Q1的基极和集电极均接地，PMOS管MP1的栅极与PMOS管MP2的栅极及PMOS管MP3的栅极互连并连接运算放大器的输出端，PMOS管MP1的源极以及PMOS管MP2的源极和PMOS管MP3的源极均连接电源VDD，PMOS管MP3漏极连接电阻R4的一端，电阻R4的另一端接地；

其特征在于：增设第一、第二两个MOS管亚阈值电流补偿电路，对电流模带隙基准电流进行补偿，通过MOS管近似指数变化关系的亚阈值电流温度特性，补偿基准电流的二次变化关系，实现低温度系数的带隙基准电压；

第一MOS管亚阈值电流补偿电路包括NMOS管MN1、NMOS管MN2、PMOS管MP4、电阻R5、电阻R6，NMOS管MN1的漏极连接带隙基准核心电路中PMOS管MP2的漏极，NMOS管MN2的漏极连接带隙基准核心电路中PMOS管MP1的漏极，NMOS管MN1的源极和NMOS管MN2的源极均接地，NMOS管MN1的栅极与NMOS管MN2的栅极互连并连接电阻R6的一端和PMOS管MP4的漏极，电阻R6的另一端接地，PMOS管MP4的栅极连接带隙基准核心电路中运算放大器的输出端，PMOS管MP4的源极通过电阻R5连接电源VDD；

第二MOS管亚阈值电流补偿电路包括PMOS管MP5、PMOS管MP6、电阻R7、电阻R8，PMOS管MP5的漏极连接带隙基准核心电路中PMOS管MP3的漏极并作为带隙基准电压源的输出端输出基准电压V_REF，PMOS管MP5的源极和电阻R7的一端均连接电源VDD，PMOS管MP5的栅极与PMOS管MP6的源极以及电阻R7的另一端连接在一起，PMOS管MP6的栅极连接带隙基准核心电路中运算放大器的输出端，PMOS管MP6的漏极通过电阻R8接地。

2.根据权利要求1所述的具有亚阈值电流补偿的电流模带隙基准电压源，其特征在于：所述电阻R6和电阻R7都是零温度系数的电阻，都是由一个正温度系数的电阻与一个负温度系数的电阻串联得到。

3.根据权利要求1所述的具有亚阈值电流补偿的电流模带隙基准电压源，其特征在于：所述第一、第二两个MOS管亚阈值电流补偿电路中所有PMOS管的宽长比相同，NMOS管MN1和NMOS管MN2的宽长比相同，电阻R1和电阻R2的阻值相同，PNP管Q2的面积是PNP管Q1面积的N倍，N＝8。