CN111352461B - 一种基于cmos工艺的负压基准电路 - Google Patents

一种基于cmos工艺的负压基准电路 Download PDF

Info

Publication number
CN111352461B
CN111352461B CN202010316177.8A CN202010316177A CN111352461B CN 111352461 B CN111352461 B CN 111352461B CN 202010316177 A CN202010316177 A CN 202010316177A CN 111352461 B CN111352461 B CN 111352461B
Authority
CN
China
Prior art keywords
resistor
operational amplifier
circuit
source core
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010316177.8A
Other languages
English (en)
Other versions
CN111352461A (zh
Inventor
徐宏林
张�浩
吴俊杰
刘海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 14 Research Institute
Original Assignee
CETC 14 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 14 Research Institute filed Critical CETC 14 Research Institute
Priority to CN202010316177.8A priority Critical patent/CN111352461B/zh
Publication of CN111352461A publication Critical patent/CN111352461A/zh
Application granted granted Critical
Publication of CN111352461B publication Critical patent/CN111352461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种基于CMOS工艺的负压基准电路，属于集成电路技术领域。本发明包括基准源核心电路和参考电平转换电路，所述基准源核心电路，产生相对于负压电源的参考电压；所述参考电平转换电路，用于产生参考于地的负压基准输出；所述基准源核心电路的输出端与参考电平转换电路的运算放大器正向输入端相连，基准源核心电路和参考电平转换电路均连接同一地和同一负压电源，电阻为同类型电阻。本发明将由传统的基准源核心电路产生的相对于负压电源的参考电压转换成所需的负压基准，解决在传统CMOS工艺上实现高精度负压基准难度大的问题。

Description

一种基于CMOS工艺的负压基准电路
技术领域
本发明属于集成电路技术领域，具体涉及一种基于CMOS工艺的负压基准电路。
背景技术
随着雷达天线阵面集成度的大幅提高，射频前端系统的芯片化集成需求越来越强烈。基于CMOS工艺的射频前端芯片具有集成度高、成本低和功耗低的特点，是提高天线阵面集成度的必经途径。功放栅极驱动芯片是射频前端的重要元件之一，其需要能够提供nF级别电容、数十毫安电流的驱动能力。负压基准电路是功放栅极驱动芯片的重要组成部分，实现基于CMOS工艺的负压基准电路是满足高集成度、低成本功放栅极驱动芯片的基础。
BiCMOS工艺或者BCD工艺中的NPN三极管可以用于高精度负压基准电路的设计，相对于CMOS工艺而言，BiCMOS/BCD工艺的价格更高，提升了射频前端的应用成本。而传统的CMOS工艺只有寄生的PNP三极管，采用传统的设计方法可以实现基于地电平的正压基准电路，但基于传统CMOS工艺实现高精度的负压基准电路难度较大。
发明内容
本发明目的是提供一种实现方式简单、高精度的基于CMOS工艺的负压基准电路。
具体地说，本发明提供了一种基于CMOS工艺的负压基准电路，包括基准源核心电路和参考电平转换电路，
所述基准源核心电路，产生相对于负压电源的参考电压，包括CMOS工艺中的寄生PNP三极管Q1、Q2和Q3，同类型第一电阻和第二电阻；该基准源核心电路输出电压Vref_pre表示为：
其中，Vbe1为Q1的基级与发射级间电压，Vbe为Q2的基级与发射级间电压，Vbe3为Q3的基级与发射级间电压，R1为第一电阻的阻值，R2为第二电阻的阻值，VEE为负压电源电压；
所述参考电平转换电路，用于产生参考于地的负压基准输出；包括运放A、NMOS管MN、第三电阻和第四电阻，运放A的正向输入端作为参考电平转换电路输入端，运放A的反向输入端和NMOS管MN的源端连接第三电阻，运放A的正向电源端与地相连，运放A的负向电源端与电源VEE相连；运放A的输出端和NMOS管MN的栅端相连；第三电阻的另一端和VEE相连；NMOS管MN的漏端与第四电阻的一端相连，且作为参考电平转换电路输出端；第四电阻的另一端接地；
所述基准源核心电路的输出端与参考电平转换电路的运算放大器正向输入端相连，基准源核心电路和参考电平转换电路均连接同一地和同一负压电源，第一电阻、第二电阻、第三电阻、第四电阻为同类型电阻。
进一步地，所述运放A为PMOS输入两级运算放大器或者高增益的单级运算放大器。
进一步地，所述基准源核心电路还包括：运放A1、PMOS管MP1～MP3；MP1～MP3的源极同时与地相连；MP1～MP3的栅极与运放A1的输出端相连；MP1的漏极与运放A1的反向输入端相连，同时与Q1的发射极相连；MP2的漏极与运放A1的正向输入端相连，同时与第一电阻的一端相连；MP3的漏极与第二电阻的一端相连，作为该基准源核心电路的输出；Q1～Q3的基极和集电极同时与负压电源VEE相连；第一电阻的另一端与Q2的发射极相连；第二电阻的另一端与Q3的发射极相连。
进一步地，所述基准源核心电路还包括：运放A2、PMOS管MP1～MP6；MP1～MP3的源极同时和地相连，MP1～MP3的栅极与运放A2的输出端相连；MP1的漏极与MP4的源极相连；MP2的漏极与MP5的源极相连；MP3的漏极与MP6的源极相连；MP4的漏极与运放A2的反向输入端相连，同时与Q1的发射极相连；MP5的漏极与运放A2的正向输入端相连，同时与第一电阻的一端相连；MP6的漏极与第二电阻R2的一端相连，作为该基准源核心电路的输出；MP4～MP6的栅极同时与偏置电路的输出端相连；Q1～Q3的基极和集电极同时与负压电源VEE相连；第一电阻的另一端与和Q2的发射极相连；第二电阻的另一端与Q3的发射极相连。
本发明的基于CMOS工艺的负压基准电路的有益效果如下：
本发明的基于CMOS工艺的负压基准电路，利用传统的基准源核心电路产生相对于负压电源的参考电压，再经过简单的参考电平转换电路产生所需的负压基准。本发明的负压基准电路可在CMOS工艺下提供相对于地的稳定电平，该基准电压具有低温度系数，且不随着负压电源的变化而变化；本发明可在标准的CMOS工艺下实现，只在传统的基准源电路基础上增加了简单的电平转换电路，实现方式简单。
附图说明
图1是本发明实施例的一种基准源核心电路原理图。
图2是本发明实施例的另一种基准源核心电路原理图。
图3是本发明实施例的参考电平转换电路原理图。
具体实施方式
下面结合实施例并参照附图对本发明作进一步详细描述。
实施例1：
本发明的一个实施例，为一种基于CMOS工艺的负压基准电路，用于功率放大器的栅极负压驱动模块。
如图1和图3所示，基于CMOS工艺的负压基准电路包括基准源核心电路和参考电平转换电路，基准源核心电路设有输出端Vref_pre，参考电平转换电路设有输入端Vref_pre’，输出端Vref_pre和输入端Vref_pre’相连。基准源核心电路和参考电平转换电路均连接地和电源VEE。
基准源核心电路采用传统的基准源核心电路，如图1所示，A1为运放，Q1、Q2和Q3为CMOS工艺中的寄生PNP三极管，R1和R2为同类型电阻，MP1～MP3为PMOS管。MP1～MP3的源极同时与地相连；MP1～MP3的栅极与运放A1的输出端相连；MP1的漏极与运放A1的反向输入端相连，同时与Q1的发射极相连；MP2的漏极与运放A1的正向输入端相连，同时与R1的一端相连；MP3的漏极与R2的一端相连，作为该基准源核心电路的输出；Q1～Q3的基极和集电极同时与负压电源VEE相连；R1的另一端与Q2的发射极相连；R2的另一端与Q3的发射极相连。
也可以采用如图2所示的基准源核心电路，A2为运放，Q1、Q2和Q3为CMOS工艺中的寄生PNP三极管，R1和R2为同类型电阻，MP1～MP6为PMOS管。MP1～MP3的源极同时和地相连，MP1～MP3的栅极与运放A2的输出端相连；MP1的漏极与MP4的源极相连；MP2的漏极与MP5的源极相连；MP3的漏极与MP6的源极相连；MP4的漏极与运放A2的反向输入端相连，同时与Q1的发射极相连；MP5的漏极与运放A2的正向输入端相连，同时与R1的一端相连；MP6的漏极与R2的一端相连，作为该基准源核心电路的输出；MP4～MP6的栅极同时与偏置电路的输出端相连；Q1～Q3的基极和集电极同时与负压电源VEE相连；R1的另一端与和Q2的发射极相连；R2的另一端与Q3的发射极相连。
参考电平转换电路包括运放A、NMOS管MN、电阻R3和电阻R4，用于产生参考于地的负压基准输出。输入端Vref_pre’与运放A的正向输入端相连，运放A的反向输入端与电阻R3的一端相连，正向电源端与地相连，负向电源端与电源VEE相连，输出端和NMOS管MN的栅端相连；电阻R3的一端和VEE相连，另一端和NMOS管MN的源端相连；NMOS管MN的漏端和电阻R4的一端相连，同时和输出端Vref相连；电阻R4的另一端接地。
运放A为PMOS输入两级运算放大器或者高增益的单级运算放大器。
工作原理：
如图1所示的传统基准源核心电路中，该基准源核心电路输出电压Vref_pre可以表示为：
其中，Vbe1为Q1的基级与发射级间电压，Vbe为Q2的基级与发射级间电压，Vbe为Q3的基级与发射级间电压，R1为第一电阻的阻值，R2为第二电阻的阻值，VEE为负压电源电压。
通过对寄生PNP三极管Q1、Q2、Q3及电阻R1、R2选取合适的器件参数和类型，对公式(1)中的第一项和第二项进行优化，可以很容易实现较低温度系数的电压值。
可以理解，包括CMOS工艺中的寄生PNP三极管Q1、Q2、Q3，同类型电阻R1和R2，及NMOS管在内的基准源核心电路可以采用不同的电路结构，只要该基准源核心电路输出电压Vref_pre同样可以表示为公式(1)。
但是公式(1)中存在负压电源VEE项，电源VEE的变化会直接体现在基准源输出电压Vref_pre中。实际应用中，电源VEE很容易受到来自环境的射频干扰，因此该传统基准源核心电路不再适用实际应用。
如图3所示的参考电平转换电路的输入端Vref_pre’即为图1所示的基准源核心电路的输出端Vref_pre，即
Vref_pre’＝Vref_pre (2)
根据运放的负反馈机制，稳定情况下运放A的反向输入端和正向输入端电平相等，则流过输出支路上电阻R4上的电流I为
将公式(1)(2)中代入公式(3)，则参考电平转换电路输出的负压基准电压Vref可以表示为
根据公式(4)可知，通过选择同类型的电阻R1和R2，同类型电的电阻R3和R4，对公式(4)进行优化，优化后的参考电平转换电路输出的负压基准电压Vref是与电源电压VEE无关的具有较低温度系数的负压基准电压值。
技术效果：
经仿真测试，本发明实现的一种基于CMOS工艺的负压基准电路，输出基准电压在低频处的电源抑制比大于80dB，在-55～125℃的全温范围内变化小于1mV，相对于传统的负压基准电路全温变化降低至少50％。
本发明的基于CMOS工艺的负压基准电路，相对于基于BiCMOS/BCD工艺实现的负压基准电路而言，本发明成本更低，电路结构简单，较容易实现。
虽然本发明已以较佳实施例公开如上，但实施例并不是用来限定本发明的。在不脱离本发明之精神和范围内，所做的任何等效变化或润饰，同样属于本发明之保护范围。因此本发明的保护范围应当以本申请的权利要求所界定的内容为标准。

Claims (4)

1.一种基于CMOS工艺的负压基准电路，其特征在于，包括基准源核心电路和参考电平转换电路，
所述基准源核心电路，产生相对于负压电源的参考电压，包括CMOS工艺中的寄生PNP三极管Q1、Q2和Q3，同类型第一电阻和第二电阻；该基准源核心电路输出电压Vref_pre表示为：
其中，Vbe1为Q1的基级与发射级间电压，Vbe2为Q2的基级与发射级间电压，Vbe3为Q3的基级与发射级间电压，R1为第一电阻的阻值，R2为第二电阻的阻值，VEE为负压电源电压；
所述参考电平转换电路，用于产生参考于地的负压基准输出；包括运放A、NMOS管MN、第三电阻和第四电阻，运放A的正向输入端作为参考电平转换电路输入端，运放A的反向输入端和NMOS管MN的源端连接第三电阻，运放A的正向电源端与地相连，运放A的负向电源端与电源VEE相连；运放A的输出端和NMOS管MN的栅端相连；第三电阻的另一端和VEE相连；NMOS管MN的漏端与第四电阻的一端相连，且作为参考电平转换电路输出端；第四电阻的另一端接地；
所述基准源核心电路的输出端与参考电平转换电路的运算放大器正向输入端相连，基准源核心电路和参考电平转换电路均连接同一地和同一负压电源，第一电阻、第二电阻、第三电阻、第四电阻为同类型电阻。
2.根据权利要求1所述的基于CMOS工艺的负压基准电路，其特征在于，所述运放A为PMOS输入两级运算放大器或者高增益的单级运算放大器。
3.根据权利要求1所述的基于CMOS工艺的负压基准电路，其特征在于，所述基准源核心电路还包括：运放A1、PMOS管MP1～MP3；MP1～MP3的源极同时与地相连；MP1～MP3的栅极与运放A1的输出端相连；MP1的漏极与运放A1的反向输入端相连，同时与Q1的发射极相连；MP2的漏极与运放A1的正向输入端相连，同时与第一电阻的一端相连；MP3的漏极与第二电阻的一端相连，作为该基准源核心电路的输出；Q1～Q3的基极和集电极同时与负压电源VEE相连；第一电阻的另一端与Q2的发射极相连；第二电阻的另一端与Q3的发射极相连。
4.根据权利要求1所述的基于CMOS工艺的负压基准电路，其特征在于，所述基准源核心电路还包括：运放A2、PMOS管MP1～MP6；MP1～MP3的源极同时和地相连，MP1～MP3的栅极与运放A2的输出端相连；MP1的漏极与MP4的源极相连；MP2的漏极与MP5的源极相连；MP3的漏极与MP6的源极相连；MP4的漏极与运放A2的反向输入端相连，同时与Q1的发射极相连；MP5的漏极与运放A2的正向输入端相连，同时与第一电阻的一端相连；MP6的漏极与第二电阻R2的一端相连，作为该基准源核心电路的输出；MP4～MP6的栅极同时与偏置电路的输出端相连；Q1～Q3的基极和集电极同时与负压电源VEE相连；第一电阻的另一端与和Q2的发射极相连；第二电阻的另一端与Q3的发射极相连。
CN202010316177.8A 2020-04-21 2020-04-21 一种基于cmos工艺的负压基准电路 Active CN111352461B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010316177.8A CN111352461B (zh) 2020-04-21 2020-04-21 一种基于cmos工艺的负压基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010316177.8A CN111352461B (zh) 2020-04-21 2020-04-21 一种基于cmos工艺的负压基准电路

Publications (2)

Publication Number Publication Date
CN111352461A CN111352461A (zh) 2020-06-30
CN111352461B true CN111352461B (zh) 2024-04-19

Family

ID=71196602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010316177.8A Active CN111352461B (zh) 2020-04-21 2020-04-21 一种基于cmos工艺的负压基准电路

Country Status (1)

Country Link
CN (1) CN111352461B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111930172B (zh) * 2020-09-03 2022-04-15 武汉第二船舶设计研究所(中国船舶重工集团公司第七一九研究所) 一种单运放自偏置的共源共栅带隙基准电路
CN115133934A (zh) * 2022-06-14 2022-09-30 中船航海科技有限责任公司 一种高精度低功率电流频率转换电路及转换方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035471A (zh) * 2014-06-27 2014-09-10 东南大学 一种具有亚阈值电流补偿的电流模带隙基准电压源
CN104932601A (zh) * 2015-06-26 2015-09-23 华南理工大学 一种高电源抑制比的带隙基准电压源
CN105242736A (zh) * 2015-10-27 2016-01-13 上海芯圣电子股份有限公司 一种辅助ldo电路及切换供电电路
CN106125811A (zh) * 2016-06-15 2016-11-16 北京工业大学 一种超低温漂高电源抑制比带隙基准电压源
CN107300942A (zh) * 2017-06-06 2017-10-27 西安电子科技大学 三阶温度补偿cmos带隙基准电压源
CN108037791A (zh) * 2018-01-08 2018-05-15 西安电子科技大学 一种无运放的带隙基准电路
CN110794913A (zh) * 2019-11-22 2020-02-14 重庆邮电大学 一种采用负反馈箝位技术的带隙基准电路
CN211603985U (zh) * 2020-04-21 2020-09-29 中国电子科技集团公司第十四研究所 一种基于cmos工艺的负压基准电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630173B (zh) * 2009-08-20 2012-06-20 四川和芯微电子股份有限公司 一种具有低闪烁噪声的cmos带隙基准源电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035471A (zh) * 2014-06-27 2014-09-10 东南大学 一种具有亚阈值电流补偿的电流模带隙基准电压源
CN104932601A (zh) * 2015-06-26 2015-09-23 华南理工大学 一种高电源抑制比的带隙基准电压源
CN105242736A (zh) * 2015-10-27 2016-01-13 上海芯圣电子股份有限公司 一种辅助ldo电路及切换供电电路
CN106125811A (zh) * 2016-06-15 2016-11-16 北京工业大学 一种超低温漂高电源抑制比带隙基准电压源
CN107300942A (zh) * 2017-06-06 2017-10-27 西安电子科技大学 三阶温度补偿cmos带隙基准电压源
CN108037791A (zh) * 2018-01-08 2018-05-15 西安电子科技大学 一种无运放的带隙基准电路
CN110794913A (zh) * 2019-11-22 2020-02-14 重庆邮电大学 一种采用负反馈箝位技术的带隙基准电路
CN211603985U (zh) * 2020-04-21 2020-09-29 中国电子科技集团公司第十四研究所 一种基于cmos工艺的负压基准电路

Also Published As

Publication number Publication date
CN111352461A (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
CN102073332B (zh) 一种输出带低压差线性稳压器的低温度系数cmos带隙基准电路
CN102495659B (zh) 一种指数温度补偿的低温漂cmos带隙基准电压源
CN111352461B (zh) 一种基于cmos工艺的负压基准电路
CN202394144U (zh) 一种指数温度补偿的低温漂cmos带隙基准电压源
CN211603985U (zh) 一种基于cmos工艺的负压基准电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN113934249B (zh) 一种适用于低电流增益型npn三极管的带隙基准电压源
CN110083193B (zh) 带隙基准电压产生电路
CN114184832B (zh) 一种低压检测电路
CN113778161B (zh) 一种低功耗高电源抑制比的自偏置电流基准源
CN105867499A (zh) 一种实现基准电压源低压高精度的电路及方法
CN111665898B (zh) 一种基于GaAs HBT工艺的功放芯片偏置电路
CN111752325A (zh) 一种高精度线性稳压电路
CN113885634B (zh) 一种适用于低电流增益型npn三极管的带隙基准电压源
CN114020089B (zh) 一种适用于低电流增益型npn三极管的带隙基准电压源
CN115857610A (zh) 一种宽范围带隙基准电压源
CN105607685A (zh) 一种动态偏置电压基准源
CN112260655A (zh) 非对称三极管输入的折叠式运算放大器、带隙基准电路
CN113110692A (zh) 一种电流镜电路
CN215298055U (zh) 一种带负反馈的高压基准电路
CN114706442B (zh) 一种低功耗带隙基准电路
CN217954988U (zh) 一种带隙基准电路
CN112394766B (zh) 低电压下能降低功耗和提高精度的cmos低压带隙基准电压源
CN114840046B (zh) 一种基于电流密勒补偿的线性稳压器
CN114967819B (zh) 基于soi工艺的带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant