CN113885634B - 一种适用于低电流增益型npn三极管的带隙基准电压源 - Google Patents
一种适用于低电流增益型npn三极管的带隙基准电压源 Download PDFInfo
- Publication number
- CN113885634B CN113885634B CN202111287577.1A CN202111287577A CN113885634B CN 113885634 B CN113885634 B CN 113885634B CN 202111287577 A CN202111287577 A CN 202111287577A CN 113885634 B CN113885634 B CN 113885634B
- Authority
- CN
- China
- Prior art keywords
- triode
- mos tube
- electrode
- reference voltage
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明属于基准源技术领域，具体涉及一种适用于低电流增益型NPN三极管的带隙基准电压源。本发明通过在传统Wildar型带隙基准电压源架构中利用一个局部自偏置电路去抵消传统Wildar型带隙基准电压源架构中的基极电流不平衡，同时利用这个局部自偏置提取出的基极电流反馈到电路进一步提高输出基准的精度，即最终获得与Beta绝对值无关的高精度基准电压，使传统Wildar型基准电压源架构对三极管电流增益系数Beta不敏感，同时仍然保持对后级运放的较为宽松的输入失调和噪声要求的特点，且适用于低电源电压应用场景。
Description
技术领域
本发明属于基准源技术领域，具体涉及一种适用于低电流增益型NPN三极管的带隙基准电压源。
背景技术
带隙基准电压源(Bandgap)作为电压基准因其高精度的特性在芯片领域被广泛使用。在芯片中，设计者经常需要通过环路控制使某些电压在设定范围以内，或通过需要产生高精度电流，或实现对某些电压信号的比较和监控，这些都离不开片内带隙基准电压源(Bandgap)。而芯片内的带隙基准电压源经常会用到三极管(BJT)作为其关键器件，原理是利用具有负温度特性的三极管基极-发射极电压(VBE)和具有正温度特性的基极-发射极电压差(delta_VBE)，将两者相加的方法来创造出一个和温度无关的高精度电压值。而在带隙基准电压源中，NPN型三极管因为其灵活的三端接法，搭配不同带隙基准架构可以获得更高精度或更好的失调噪声抑制，即不像寄生PNP型三极管，集电极(collector)只能接衬底(substrate)，只能搭建传统带隙基准架构。例如，NPN三极管可以通过采用Brokaw型带隙基准架构或者Widlar型带隙基准架构，就可以抑制后级运放的失调和噪声而获得高精度基准电压。但因为成本考虑或者工艺限制，经常在设计中会遇到NPN型三极管没有很高的三极管电流增益系数(Beta值)。而一些带隙基准架构需要Beta值大于20或50甚至更高才能忽略在理想公式中Beta变化对最后输出基准电压的影响，从而限制了高精度基准架构的应用，例如Wildar型。同时因为要求工作的电源电压越来越低，部分带隙基准架构也无法满足，例如Brokaw型。如何在只有低电流增益型NPN三极管的情况下，同时获得高精度且兼容低电压工作的带隙基准架构是亟待解决的问题。
Brokaw架构利用自身三极管增益来降低对后级运放失调和噪声的要求，且因基极由运放输出偏置，故最终输出的基准电压受三极管电流增益系数Beta变化不敏感，但因为低工作电压的要求没法在低电源电压高精度基准设计中适用；而Wildar架构具有良好的适用于低电源电压的特性，且同样对后级运放失调和噪声要求不高，但却受限于三极管电流增益系数Beta敏感的特性而无法在低电流增益型NPN三极管的情况下采用。Brokaw架构(如图1)利用自身三极管增益来降低对后级运放失调和噪声的要求，且因基极由运放输出偏置，故最终输出的基准电压受三极管电流增益系数Beta变化不敏感，但因为低工作电压的要求没法在低电源电压高精度基准设计中适用，即图1中电源电压VDD至少需要比基准输出电压VOUT高M3管的Vgs电压再加上M2管的Vdsat电压，同时VDD还需要比基准输出电压VOUT高M1管的Vgs电压减Q1确保在放大区的Vbc电压，才能工作正常，相比之下，Wildar只需要VDD高于基准输出电压VOUT加上一个Vdsat就可以，通常典型两种架构对VDD要求的差别为0.8V左右，故Brokaw架构不适用于低电压要求；而Wildar架构(如图2)具有良好的适用于低电源电压的特性，且同样对后级运放失调和噪声要求不高，但却受限于三极管电流增益系数Beta敏感的特性而无法在低电流增益型NPN三极管的情况下采用，即图2中R2流经电流为Q1集电极电流加Q1基极电流加Q2基极电流，R3流经电流为Q2集电极电流加Q3基极电流，即如果三极管电流增益较小，基极电流影响不可忽略，则R2和R3上流经的电流相差1份基极电流，更高精度还对Q3上流经电流有严格的要求，故传统Wildar架构受限于三极管电流增益系数Beta敏感的特性而无法采用。
现有技术对在只有低电流增益型NPN三极管下，设计低电压高精度带隙基准电压源的方法：
1.采用传统带隙基准架构，即采用基极和集电极短接的寄生PNP或者基极和集电极短接的NPN的带隙基准架构，如图3：因为这种架构中集电极和基极短接，故不受三极管电流增益系数Beta在公式中的影响。同时传统带隙基准支持的工作电压较低。缺点是，因为不自带增益放大，后级运放的输入失调和等效输入噪声对最终输出的基准电压的影响很大，为抑制影响，需要很大的面积或者功耗开销，即使采用复杂的chopper方法也会使输出电压存在一定噪声纹波需要抑制。
2.采用电流型带隙基准架构，即将三极管基极-发射极电压(VBE)和基极-发射极电压差(delta_VBE)先转换为电流信号，再进行相加得到基准电压，如图4。优点是，可以在极低的电源电压下工作，甚至低于带隙电压VBG。缺点仍然是对后级运放有很高的失调和噪声要求。
发明内容
本发明通过在传统Wildar型带隙基准电压源架构中利用一个由本征NMOS管(Native NMOS)构成的局部自偏置(local source follower)去抵消传统Wildar型带隙基准电压源架构中的基极电流不平衡，同时利用这个局部自偏置提取出的基极电流反馈到电路的适当位置进一步提高输出基准的精度，即最终获得与Beta绝对值无关的高精度基准电压，使传统Wildar型基准电压源架构对三极管电流增益系数Beta不敏感，同时仍然保持对后级运放的较为宽松的输入失调和噪声要求的特点，且适用于低电源电压应用场景。其中本征NMOS管(Native NMOS)为大多工艺默认自带器件，并不增加额外的工艺成本，且相比普通阈值NMOS，因为工艺掺杂层次较少，自身相互间失调小很多，使得附加结构对精度影响小；其低阈值的特性(一般接近0V电压)也使得提出的带隙基准电压源架构依然支持很低的工作电源电压。
为实现上述目的，本发明的技术方案为：
一种适用于低电流增益型NPN三极管的带隙基准电压源，包括Wildar型带隙基准电压源，其特征在于，还包括局部自偏置电路，所述局部自偏置电路用于抵消Wildar型带隙基准电压源中的基极电流不平衡，同时利用局部自偏置电路提取出的基极电流反馈到电路中提高输出基准的精度，即最终获得与Beta绝对值无关的高精度基准电压，使Wildar型基准电压源对三极管电流增益系数Beta不敏感。
进一步的，所述Wildar型带隙基准电压源包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1、第二电阻R2、第三电阻R3和电流源；电流源的输入接电源VDD，电流源的输出通过第二电阻R2后接第一三极管Q1的集电极、以及第二三极管Q2的基极，第一三极管Q1的发射极接地；第二三极管Q2的集电极通过第三电阻R3后接电流源的输出，第二三极管Q2的发射极通过第一电阻R1后接地；第三三极管Q3的集电极接电流源的输出，第三三极管Q3的发射极接地；
所述局部自偏置电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9；第一MOS管M1的栅极接第一三极管Q1的集电极，第一MOS管M1的源极接第一三极管Q1和第二三极管Q2的基极，第一MOS管M1的漏极接第四MOS管M4的漏极；第二MOS管M2的栅极接第二三极管Q2的集电极，第二MOS管M2的源极接第三三极管Q3的基极，第二MOS管M2的漏极接第四MOS管M4的漏极；第三MOS管M3的漏极接电源VDD，其栅极接电流源的输出端，其源极接第九MOS管M9的漏极；第四MOS管M4的源极接电源VDD，其栅极和漏极互连；第五MOS管M5的源极接电源VDD，其栅极接第四MOS管M4的漏极；第六MOS管M6的漏极和栅极互连，其漏极接第五MOS管M5的漏极，第六MOS管M6的源极接地；第七MOS管M7的漏极接第一三极管Q1的集电极，第七MOS管M7的栅极接第五MOS管M5的漏极，第七MOS管M7的源极接地；第八MOS管M8的漏极接第二三极管Q2的集电极，第八MOS管M8的栅极接第五MOS管M5的漏极，第八MOS管M8的源极接地；第九MOS管M9的栅极接第五MOS管M5的漏极，第九MOS管M9的源极接地；第一MOS管M1、第二MOS管M2和第三MOS管M3为本征NMOS管，长宽比为2:1:1；第三MOS管M3源极与第九MOS管M9漏极的连接点为基准电压源输出端。
本发明的方案中，利用由本征NMOS管(Native NMOS)构成的局部自偏置(localsource follower)去抵消传统Wildar型带隙基准电压源架构中的基极电流不平衡，同时利用这个局部自偏置提取出的基极电流反馈到电路的适当位置进一步提高输出基准的精度；这里Native NMOS为大多工艺默认自带器件，并不增加额外的工艺成本，且低阈值低失调的特性对整体的输出精度和最低工作电源电压有很大帮助。
本发明的有益效果为：本发明通过在传统Wildar型带隙基准电压源架构中利用一个由本征NMOS管(Native NMOS)构成的局部自偏置(local source follower)去抵消传统Wildar型带隙基准电压源架构中的基极电流不平衡，同时利用这个局部自偏置提取出的基极电流反馈到电路的适当位置进一步提高输出基准的精度，即最终获得与Beta绝对值无关的高精度基准电压，使传统Wildar型基准电压源架构对三极管电流增益系数Beta不敏感，同时仍然保持对后级运放的较为宽松的输入失调和噪声要求的特点，且适用于低电源电压应用场景。其中本征NMOS管(Native NMOS)为大多工艺默认自带器件，并不增加额外的工艺成本，且相比普通阈值NMOS，因为工艺掺杂层次较少，自身相互间失调小很多，使得附加结构对精度影响小；其低阈值的特性(一般接近0V电压)也使得提出的带隙基准电压源架构依然支持很低的工作电源电压。
附图说明
图1为通用的Brokaw型带隙基准架构；
图2为通用的Wildar型带隙基准架构；
图3为采用寄生PNP或者NPN的传统带隙基准架构；
图4为电流型带隙基准架构；
图5为用局部自偏置(local source follower)优化和反馈补偿基极电流的通用Wildar型带隙基准电压改进架构。
具体实施方式
下面结合附图，对本发明技术方案进行详细描述：
图5是对图2中第一种通用Wildar型带隙基准电压架构的优化，即由本征NMOS管(Native NMOS)构成的局部自偏置(local source follower)优化补偿基极电流的通用Wildar型带隙基准电压改进架构。图中为Wildar型带隙基准电压的基本架构，通过创新性的增加M1-M9实现了基极电流的自偏置和反馈补偿，最终实现使传统Wildar型带隙基准电压源架构对三极管电流增益系数Beta不敏感。
具体工作原理如下：M1-M3为本征NMOS管(Native NMOS)，其中M1，M2和M3的长宽比为2:1:1。M1形成的局部自偏置电路(local source follower)提供Q1和Q2的基极电流而M2形成的局部自偏置电路(local source follower)提供Q3的基极电流，因为M1提供2份基极电流，M2提供1份基极电流，故M1和M2的最优长宽比为2:1。M4-M5构成的电流镜电路可以将Q1-Q3的基极电流提取出来，再通过M6-M8进一步反馈到电路从而提高输出电压的精度，即理想R2和R3需流经的电流要完全等于发射极电流，缺失M6-M8的话，只有集电极电流，输出电压会因此存在误差。通过M6-M8各多余补偿1份基极电流，就可以接近理想状态。M9通过镜像一路基极电流作为本征NMOS管M3的负载，形成一个电平转换器(Level shifter)，镜像的电流和M1,M2流经电流成比例，从而确保M1-M3具有相同的栅源电压Vgs，最终获得和本征NMOS管(Native NMOS)阈值无关的输出基准电压值。
Claims (1)
1.一种适用于低电流增益型NPN三极管的带隙基准电压源，包括Wildar型带隙基准电压源，其特征在于，还包括局部自偏置电路，所述局部自偏置电路用于抵消Wildar型带隙基准电压源中的基极电流不平衡，同时利用局部自偏置电路提取出的基极电流反馈到电路中提高输出基准的精度，即最终获得与Beta绝对值无关的高精度基准电压，使Wildar型基准电压源对三极管电流增益系数Beta不敏感；
所述Wildar型带隙基准电压源包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1、第二电阻R2、第三电阻R3和电流源；电流源的输入接电源VDD，电流源的输出通过第二电阻R2后接第一三极管Q1的集电极、以及第二三极管Q2的基极，第一三极管Q1的发射极接地；第二三极管Q2的集电极通过第三电阻R3后接电流源的输出，第二三极管Q2的发射极通过第一电阻R1后接地；第三三极管Q3的集电极接电流源的输出，第三三极管Q3的发射极接地；
所述局部自偏置电路包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9；第一MOS管M1的栅极接第一三极管Q1的集电极，第一MOS管M1的源极接第一三极管Q1和第二三极管Q2的基极，第一MOS管M1的漏极接第四MOS管M4的漏极；第二MOS管M2的栅极接第二三极管Q2的集电极，第二MOS管M2的源极接第三三极管Q3的基极，第二MOS管M2的漏极接第四MOS管M4的漏极；第三MOS管M3的漏极接电源VDD，其栅极接电流源的输出端，其源极接第九MOS管M9的漏极；第四MOS管M4的源极接电源VDD，其栅极和漏极互连；第五MOS管M5的源极接电源VDD，其栅极接第四MOS管M4的漏极；第六MOS管M6的漏极和栅极互连，其漏极接第五MOS管M5的漏极，第六MOS管M6的源极接地；第七MOS管M7的漏极接第一三极管Q1的集电极，第七MOS管M7的栅极接第五MOS管M5的漏极，第七MOS管M7的源极接地；第八MOS管M8的漏极接第二三极管Q2的集电极，第八MOS管M8的栅极接第五MOS管M5的漏极，第八MOS管M8的源极接地；第九MOS管M9的栅极接第五MOS管M5的漏极，第九MOS管M9的源极接地；第一MOS管M1、第二MOS管M2和第三MOS管M3为本征NMOS管，长宽比为2:1:1；第三MOS管M3源极与第九MOS管M9漏极的连接点为基准电压源输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111287577.1A CN113885634B (zh) | 2021-11-02 | 2021-11-02 | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111287577.1A CN113885634B (zh) | 2021-11-02 | 2021-11-02 | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113885634A CN113885634A (zh) | 2022-01-04 |
| CN113885634B true CN113885634B (zh) | 2022-10-04 |
Family
ID=79015327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111287577.1A Active CN113885634B (zh) | 2021-11-02 | 2021-11-02 | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113885634B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113934249B (zh) * | 2021-11-02 | 2022-10-28 | 苏州中科华矽半导体科技有限公司 | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7420359B1 (en) * | 2006-03-17 | 2008-09-02 | Linear Technology Corporation | Bandgap curvature correction and post-package trim implemented therewith |
| CN201097250Y (zh) * | 2007-09-20 | 2008-08-06 | 华中科技大学 | 高电源抑制的带隙基准源 |
| CN100504710C (zh) * | 2007-09-20 | 2009-06-24 | 华中科技大学 | 高电源抑制的带隙基准源 |
| CN102270008B (zh) * | 2011-06-23 | 2013-06-12 | 西安电子科技大学 | 宽输入带曲率补偿的带隙基准电压源 |
| US9013231B1 (en) * | 2013-12-06 | 2015-04-21 | Atmel Corporation | Voltage reference with low sensitivity to package shift |
| US20160274617A1 (en) * | 2015-03-17 | 2016-09-22 | Sanjay Kumar Wadhwa | Bandgap circuit |
| CN108958348B (zh) * | 2018-08-13 | 2019-11-01 | 电子科技大学 | 一种高电源抑制比的带隙基准源 |
| CN110377091A (zh) * | 2019-08-16 | 2019-10-25 | 电子科技大学 | 一种高阶补偿带隙基准源 |
| CN113934249B (zh) * | 2021-11-02 | 2022-10-28 | 苏州中科华矽半导体科技有限公司 | 一种适用于低电流增益型npn三极管的带隙基准电压源 |
-
2021
- 2021-11-02 CN CN202111287577.1A patent/CN113885634B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113885634A (zh) | 2022-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113934249B (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
| CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| CN113050743B (zh) | 一种输出多种温度系数的电流基准电路 | |
| CN113885634B (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
| CN114062765B (zh) | 一种低功耗高精度电压检测电路 | |
| CN114020089B (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN114020088B (zh) | 一种适用于低电流增益型npn三极管的带隙基准电压源 | |
| CN111879999B (zh) | 一种低温度系数快速电压检测电路 | |
| CN113934250A (zh) | 一种具有低温度系数和高电源抑制比高低压转换电路 | |
| CN111352461B (zh) | 一种基于cmos工艺的负压基准电路 | |
| CN211603985U (zh) | 一种基于cmos工艺的负压基准电路 | |
| CN219016862U (zh) | 一种指数型温度补偿的无运放带隙基准电路 | |
| CN111752325A (zh) | 一种高精度线性稳压电路 | |
| CN111293876A (zh) | 一种电荷泵的线性化电路 | |
| CN212484194U (zh) | 一种cmos电压基准源 | |
| CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
| CN112256078B (zh) | 一种正温系数电流源和一种零温度系数电流源 | |
| CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
| CN108181968B (zh) | 一种基准电压产生电路 | |
| CN112731998A (zh) | 基于mosfet的ztc工作点的电压基准电路 | |
| CN112394766B (zh) | 低电压下能降低功耗和提高精度的cmos低压带隙基准电压源 | |
| CN114706442B (zh) | 一种低功耗带隙基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221017 Address after: 215000-5-501, building 05, 78 Keling Road, science and Technology City, Suzhou high tech Zone, Jiangsu Province Patentee after: Suzhou Zhongkehua silicon semiconductor technology Co.,Ltd. Address before: 215000-5-501, building 05, 78 Keling Road, science and Technology City, Suzhou high tech Zone, Jiangsu Province Patentee before: Suzhou Huasi Gongchuang information technology partnership (L.P.) |