CN113934250A - 一种具有低温度系数和高电源抑制比高低压转换电路 - Google Patents

Abstract

本发明公开了一种具有低温度系数和高电源抑制比高低压转换电路，属于集成电路领域，包括：无运放带隙基准电路、高压转低压电路；所述无运放带隙基准电路与高压转低压电路相连接；本发明在元器件参数选取合适的情况下，可以显著降低电路的温漂效应，所产生的低压可以稳定的给集成电路中的低压部分供电，以减少温度对集成电路的影响，极大的提高了集成电路在高温和低温环境下的工作稳定性。

Description

一种具有低温度系数和高电源抑制比高低压转换电路

技术领域

本发明涉及属于集成电路领域，更为具体的，涉及一种具有低温度系数和高电源抑制比高低压转换电路。

背景技术

在模拟芯片中经常需要多路不同电压的电源供内部不同类型MOS管使用。在此类的芯片中通常是单独设计高低压电源转换电路。传统的高低压转换电路通常有两种。第一种是利用齐纳管的稳压特性来稳定低压电源。第二种是利用高压MOS管搭建带隙基准电路，然后通过LDO结构来实现高低压转换。

这两种做法都有其弊端，第一种方法的温度系数差，低压电源不稳定，并且电源抑制比差，当高压部分变化太大时会对产生的低压部分产生较大影响。第二种方式电路结构复杂，如果想得到较低的温度系数和和较好的电源抑制比，使电路在高温或者低温仍然能够正常工作，电路所需的元器件使用数量增加，消耗很大的芯片面积。

发明内容

本发明的目的在于克服现有技术的不足，提供一种具有低温度系数和高电源抑制比高低压转换电路，可以简化高低压转换电路的电路结构，降低设计的复杂度，减少芯片面积，同时又保证了电源电压的精度以及较低的温度系数和高电源抑制比，使电路在高温或者低温下能够具有良好的稳定性，显著降低电路的温漂效应，所产生的低压可以稳定的给集成电路中的低压部分供电，以减少温度对集成电路的影响，极大的提高了集成电路在高温和低温环境下的工作稳定性。

本发明的目的是通过以下方案实现的：

一种具有低温度系数和高电源抑制比高低压转换电路，包括无运放带隙基准电路、高压转低压电路；所述无运放带隙基准电路与高压转低压电路相连接。

进一步地，所述无运放带隙基准电路包括第一电流产生单元、低温度系数的带隙基准电压产生单元、反馈电压单元和第二电流产生单元；所述第一电流产生单元给整个无运放带隙基准电路提供第一电流，所述第二电流产生单元给低温度系数的带隙基准电压产生单元提供第二电流，所述反馈电压单元的反馈电压送给高压转低压电路。

进一步地，所述低温度系数的带隙基准电压产生单元包括NPN管N1、NPN管N2、电阻R1和电阻R2；所述NPN管N1的发射级与电阻R1的下端、电阻R2的上端相连接；所述NPN管N2的发射极与电阻R1的上端相连接；所述电阻R2的下端接地。

进一步地，所述第一电流产生单元包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4；所述PMOS管P2的漏极与PMOS管P4的源极连接；所述PMOS管P1的栅极与PMOS管P1的漏极、PMOS管P2的栅极连接，其漏极与PMOS管P3的源极相连；所述PMOS管P2的漏极与PMOS管P4的源极连接；所述PMOS管P3的栅极与自身的漏极以及PMOS管P4的栅极相连，其漏极与NPN管N1的集电极相连；所述PMOS管P4的漏极NPN管N2的集电极、PMOS管P5的栅极相连，其电压作为基准电压VREF2；该基准电压VREF2作为反馈电压单元。

进一步地，所述第二电流产生单元包括偏置电流源ibias1；所述偏置电流源ibias1的正极和偏置电流源ibias2的正极、PMOS管P1的源极、PMOS管P2的源极、NPN管N6的发射极、PNP管Q1的发射极以及电阻R5连接，并且ibias1的正极电压大小为LV；所述偏置电流源ibias1的负极与NPN管N1的基极、NPN管N2的基极、以及电阻R4的上端相连，其电压作为基准电压VREF1；该基准电压VREF1作为低温度系数的带隙基准电压。

进一步地，所述高压转低压电路包括：偏置电流源ibias2、偏置电流源ibias3、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管M1、NMOS管M2、NPN管N3、NPN管N4、NPN管N5、NPN管N5、NPN管N6、PNP管Q1、PNP管Q1、PNP管Q3、电阻R3、电阻R4、电阻R5；所述偏置电流源ibias2的负极与PMOS管P5的源极相连；所述偏置电流源ibias3的正极分别与电压VCC、PMOS管P6的源极相连接，其负极与PMOS管P6的漏极、NPN管N3的基极、NPN管N3的集电极相连接；所述PMOS管P5的漏极与电阻R3上端相连；所述PMOS管P6的栅极与PMOS管P7的栅极、PMOS管P7的漏极、NMOS管N1的漏极相连；所述PMOS管P7的源极电压VCC、NMOS管M1的栅极、NMOS管M2的栅极连接；所述NMOS管M1源极与NPN管N4的集电极相连；所述NMOS管M2的漏极与电压VCC连接，其源极与NPN管N6的集电极连接；所述NPN管N3的发射极和NPN管N5的基极、NPN管N5的集电极连接；所述NPN管N4的发射极分别与NPN管N6的基极、PNP管Q2的发射极连接；所述NPN管N5的发射极分别与PNP管Q1的发射极、PNP管Q2的基极连接；所述PNP管Q1的集电极接地；所述PNP管Q2的集电极接地；所述PNP管Q3的集电极接地；所述电阻R3的下端接地；所述电阻R4的下端接地。

进一步地，PMOS管P1和P2的宽长比相同，PMOS管P3和P4的宽长比相同。

进一步地，NMOS管M1、M2均为耐高压管。

进一步地，偏置电流源ibias2与PMOS管P5、电阻R3形成简单共栅放大器，偏置电流源ibias2为PMOS管P5和电阻R3通路提供工作电流，无运放带隙基准电路生成的电压VREF2反馈给PMOS管P5的栅极，VREF2电压经过放大后反馈给PNP管Q1和Q3的栅极。

进一步地，PMOS管P1、P2、P3、P4形成共源共栅电流镜，共源共栅电流镜产生的电流为无运放带隙基准电路提供工作电流，其中镜像电流与原电流大小之比为1：1。

本发明的有益效果包括：

(1)本发明可以简化高低压转换电路的电路结构，降低设计的复杂度，减少芯片面积，同时又保证了电源电压的精度以及较低的温度系数和高电源抑制比，使电路在高温或者低温下能够具有良好的稳定性。

(2)在本发明具体的实施例中，通过高压转低压电路，将在动态范围内变化的电压VCC转换成低电压LV，LV电压的大小等于PNP管Q3的发射极与集电极两端压差。LV电压经过分压电阻R4和R5分压之后生成电压VREF1，生成的VREF1为无运放带隙基准电路中NPN管N1、NPN管N2的基极提供直流工作电压，偏置电流源ibias1为无运放带隙基准电路中NPN管N1、NPN管N2的基极提供直流工作电流，同时VREF1为无运放带隙基准电路产生的基准电压，具有低温度系数，电压LV与电压VREF1的关系由分压电阻R5与分压电阻R4的比值关系确定，因此电压LV也具有低温度系数。同时无运放带隙基准电路生成的电压VREF2与高压转低压电路形成负反馈通路，以进一步保证电压LV的温度特性，由此保证产生的电压LV在温度变化范围较大时动态变化范围小，进而保证集成电路能够在高温或者低温环境下稳定工作。同时由于负反馈通路，抑制了高电压VCC对低电压LV的影响，在电压VCC变化时，负反馈通路会抑制低电压LV的变化，因此该电路具有高电源抑制比。此电路极大的减少了电路中元器件的数量，精简了电路的结构，具有非常好的实用性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中一种具有低温度系数和高电源抑制比的高低压转换电路的电路图；

图中，101、无运放带隙基准电路；102、高压转低压电路。

具体实施方式

本说明书中所有实施例公开的所有特征，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。

实施例1：如图1所示，一种具有低温度系数和高电源抑制比高低压转换电路，包括无运放带隙基准电路101、高压转低压电路102；无运放带隙基准电路101与高压转低压电路102相连接。

实施例2：在实施例1的基础上，无运放带隙基准电路101包括第一电流产生单元、低温度系数的带隙基准电压产生单元、反馈电压单元和第二电流产生单元；第一电流产生单元给整个无运放带隙基准电路101提供第一电流，第二电流产生单元给低温度系数的带隙基准电压产生单元提供第二电流，反馈电压单元的反馈电压送给高压转低压电路102。

实施例3：在实施例2的基础上，低温度系数的带隙基准电压产生单元包括NPN管N1、NPN管N2、电阻R1和电阻R2；NPN管N1的发射级与电阻R1的下端、电阻R2的上端相连接；NPN管N2的发射极与电阻R1的上端相连接；电阻R2的下端接地。

实施例4：在实施例3的基础上，第一电流产生单元包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4；PMOS管P2的漏极与PMOS管P4的源极连接；PMOS管P1的栅极与PMOS管P1的漏极、PMOS管P2的栅极连接，其漏极与PMOS管P3的源极相连；PMOS管P2的漏极与PMOS管P4的源极连接；PMOS管P3的栅极与自身的漏极以及PMOS管P4的栅极相连，其漏极与NPN管N1的集电极相连；PMOS管P4的漏极NPN管N2的集电极、PMOS管P5的栅极相连，其电压作为基准电压VREF2；该基准电压VREF2作为反馈电压单元。

实施例5：在实施例4的基础上，第二电流产生单元包括偏置电流源ibias1；偏置电流源ibias1的正极和偏置电流源ibias2的正极、PMOS管P1的源极、PMOS管P2的源极、NPN管N6的发射极、PNP管Q1的发射极以及电阻R5连接，并且ibias1的正极电压大小为LV；偏置电流源ibias1的负极与NPN管N1的基极、NPN管N2的基极、以及电阻R4的上端相连，其电压作为基准电压VREF1；该基准电压VREF1作为低温度系数的带隙基准电压。

实施例6：在实施例1～4中任一实施例的基础上，高压转低压电路102包括：偏置电流源ibias2、偏置电流源ibias3、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管M1、NMOS管M2、NPN管N3、NPN管N4、NPN管N5、NPN管N5、NPN管N6、PNP管Q1、PNP管Q1、PNP管Q3、电阻R3、电阻R4、电阻R5；偏置电流源ibias2的负极与PMOS管P5的源极相连；偏置电流源ibias3的正极分别与电压VCC、PMOS管P6的源极相连接，其负极与PMOS管P6的漏极、NPN管N3的基极、NPN管N3的集电极相连接；PMOS管P5的漏极与电阻R3上端相连；PMOS管P6的栅极与PMOS管P7的栅极、PMOS管P7的漏极、NMOS管N1的漏极相连；PMOS管P7的源极电压VCC、NMOS管M1的栅极、NMOS管M2的栅极连接；NMOS管M1源极与NPN管N4的集电极相连；NMOS管M2的漏极与电压VCC连接，其源极与NPN管N6的集电极连接；NPN管N3的发射极和NPN管N5的基极、NPN管N5的集电极连接；NPN管N4的发射极分别与NPN管N6的基极、PNP管Q2的发射极连接；NPN管N5的发射极分别与PNP管Q1的发射极、PNP管Q2的基极连接；PNP管Q1的集电极接地；PNP管Q2的集电极接地；PNP管Q3的集电极接地；电阻R3的下端接地；电阻R4的下端接地。

需要说明的是，在具体应用中，PMOS管P1和P2的宽长比相同，PMOS管P3和P4的宽长比相同。

需要说明的是，在具体应用中，NMOS管M1、M2均为耐高压管。

需要说明的是，在具体应用中，偏置电流源ibias2与PMOS管P5、电阻R3形成简单共栅放大器，偏置电流源ibias2为PMOS管P5和电阻R3通路提供工作电流，无运放带隙基准电路101生成的电压VREF2反馈给PMOS管P5的栅极，VREF2电压经过放大后反馈给PNP管Q1和Q3的栅极。

需要说明的是，在具体应用中，PMOS管P1、P2、P3、P4形成共源共栅电流镜，共源共栅电流镜产生的电流为无运放带隙基准电路提供工作电流，其中镜像电流与原电流大小之比为1：1。

本发明实施例的构思工作原理，包括两个部分：

在无运放带隙基准电路101部分，电压LV为无运放带隙基准电路101的供电电压；PMOS管P1、P2、P3、P4形成共源共栅电流镜，共源共栅电流镜产生的电流为无运放带隙基准电路提供工作电流，其中镜像电流与原电流大小之比为1：1，PMOS管P1和P2的宽长比相同，PMOS管P3和P4的宽长比相同；偏置电流源ibias1为NPN管N1和N2提供基极电流，NPN管N1和N2为无运放带隙基准电路的核心器件，用于产生低温度系数的带隙基准电压VREF1，NPN管的基极与集电极的压差Vbe具有负温度系数，NPN管N1与N2的Vbe之差具有正温度系数，电阻R2与R1的比值作为正温度系数因子，用于抵消负温度系数的影响，形成具有低温度系数的基准电压；无运放带隙基准电路产生的基准电压VREF2作为反馈电压送给高压转低压电路，以进一步保证电压LV的稳定性。

在高压转低压电路103部分，电压VCC为高压转低压电路的供电电压，同时此电路将VCC高电压转换为稳定低电压LV；偏置电流源ibias2与PMOS管P5、电阻R3形成简单共栅放大器，偏置电流源ibias2为PMOS管P5和电阻R3通路提供工作电流，无运放带隙基准电路101生成的电压VREF2反馈给PMOS管P5的栅极，VREF电压经过放大后反馈给PNP管Q1和Q3的栅极，以此与高压转低压电路形成负反馈通路来调节LV，用以保证电压LV的稳定性。PMOS管P6和P7形成电流镜，在电路中的各元器件正常工作时，NPN管N3和N4的放大倍数为β，PMOS管镜像的电流用于给NPN管N3和N4提供基极工作电流，同时还为N3提供部分集电极电流，PMOS管P6镜像的电流与流过PMOS管P7的漏源电流大小之比为α：β(α的值具体由所选取的MOS管决定，α值小于β值)，以达到电路中器件工作电流良好的匹配效果。同时偏置电流源ibias3为N3提供部分电流。PMOS管P6和P7形成的电流镜和偏置电流源ibias3中的电流为高压转低压电路提供工作电流，此电流的大小应保证PNP管Q1、Q2、Q3的发射极与集电极之间的电压差为设计中所需的值，进而才能保证所生成的电压LV在该值附近，同时可以调节分压电阻R5和R4的比值，对低电压LV进行微调，使其较精确的为所需要的值。NMOS管M1、M2选择为耐高压管，在电路启动时保证高压转低压电路的正常启动，同时保证当VCC较大时此电路依旧能够正常工作，生成的电压LV依然稳定在中心值。分压电阻R5和R4将电阻LV电压分压后传输到无运放带隙基准电路的VREF1，电压LV与电压VREF1的大小关系由分压电阻R5和分压电阻R4的比值确定。电压VREF1为无运放带隙基准电路生成的带隙基准电压，具有低温度系数，因此电压LV也具有低温度系数。

综上所述，本发明实施例所提供的一种具有低温度系数和高电源抑制比的高低压转化电路，能够完成将高电压VCC转化低电压LV，并且所生成的电压LV具有低温度系数，在高温或者低温环境下此电路能够稳定的输出低电压LV，为集成电路中低压模块提供供电电压。本发明实施例中只需要利用低压MOS管带隙，相对于传统的高压MOS管带隙，MOS管的尺寸有所减小，从而有效的减小芯片面积。利用带隙的寄生运放，可以避免使用传统LDO的运放结构，从而精简了电路的结构，减少元器件的数量，很大程度的减小了芯片面积。利用负反馈调节，抑制高电压VCC对低电压LV的影响，具有较高的电源抑制比。本发明实施例中可以简化高低压转换电路的电路结构，降低设计的复杂度，减少芯片面积，同时又保证了电源电压的精度以及较低的温度系数和高电源抑制比，使电路在高温或者低温下能够具有良好的稳定性。

本发明未涉及部分均与现有技术相同或可采用现有技术加以实现。

上述技术方案只是本发明的一种实施方式，对于本领域内的技术人员而言，在本发明公开了应用方法和原理的基础上，很容易做出各种类型的改进或变形，而不仅限于本发明上述具体实施方式所描述的方法，因此前面描述的方式只是优选的，而并不具有限制性的意义。

除以上实例以外，本领域技术人员根据上述公开内容获得启示或利用相关领域的知识或技术进行改动获得其他实施例，各个实施例的特征可以互换或替换，本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种具有低温度系数和高电源抑制比高低压转换电路，其特征在于，包括无运放带隙基准电路(101)、高压转低压电路(102)；所述无运放带隙基准电路(101)与高压转低压电路(102)相连接。

2.根据权利要求1所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，所述无运放带隙基准电路(101)包括第一电流产生单元、低温度系数的带隙基准电压产生单元、反馈电压单元和第二电流产生单元；所述第一电流产生单元给整个无运放带隙基准电路(101)提供第一电流，所述第二电流产生单元给低温度系数的带隙基准电压产生单元提供第二电流，所述反馈电压单元的反馈电压送给高压转低压电路(102)。

3.根据权利要求2所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，所述低温度系数的带隙基准电压产生单元包括NPN管N1、NPN管N2、电阻R1和电阻R2；所述NPN管N1的发射级与电阻R1的下端、电阻R2的上端相连接；所述NPN管N2的发射极与电阻R1的上端相连接；所述电阻R2的下端接地。

4.根据权利要求3所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，所述第一电流产生单元包括PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4；所述PMOS管P2的漏极与PMOS管P4的源极连接；所述PMOS管P1的栅极与PMOS管P1的漏极、PMOS管P2的栅极连接，其漏极与PMOS管P3的源极相连；所述PMOS管P2的漏极与PMOS管P4的源极连接；所述PMOS管P3的栅极与自身的漏极以及PMOS管P4的栅极相连，其漏极与NPN管N1的集电极相连；所述PMOS管P4的漏极NPN管N2的集电极、PMOS管P5的栅极相连，其电压作为基准电压VREF2；该基准电压VREF2作为反馈电压单元。

5.根据权利要求4所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，所述第二电流产生单元包括偏置电流源ibias1；所述偏置电流源ibias1的正极和偏置电流源ibias2的正极、PMOS管P1的源极、PMOS管P2的源极、NPN管N6的发射极、PNP管Q1的发射极以及电阻R5连接，并且ibias1的正极电压大小为LV；所述偏置电流源ibias1的负极与NPN管N1的基极、NPN管N2的基极、以及电阻R4的上端相连，其电压作为基准电压VREF1；该基准电压VREF1作为低温度系数的带隙基准电压。

6.根据权利要求1～5任一所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，所述高压转低压电路(102)包括：偏置电流源ibias2、偏置电流源ibias3、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管M1、NMOS管M2、NPN管N3、NPN管N4、NPN管N5、NPN管N5、NPN管N6、PNP管Q1、PNP管Q1、PNP管Q3、电阻R3、电阻R4、电阻R5；所述偏置电流源ibias2的负极与PMOS管P5的源极相连；所述偏置电流源ibias3的正极分别与电压VCC、PMOS管P6的源极相连接，其负极与PMOS管P6的漏极、NPN管N3的基极、NPN管N3的集电极相连接；所述PMOS管P5的漏极与电阻R3上端相连；所述PMOS管P6的栅极与PMOS管P7的栅极、PMOS管P7的漏极、NMOS管N1的漏极相连；所述PMOS管P7的源极电压VCC、NMOS管M1的栅极、NMOS管M2的栅极连接；所述NMOS管M1源极与NPN管N4的集电极相连；所述NMOS管M2的漏极与电压VCC连接，其源极与NPN管N6的集电极连接；所述NPN管N3的发射极和NPN管N5的基极、NPN管N5的集电极连接；所述NPN管N4的发射极分别与NPN管N6的基极、PNP管Q2的发射极连接；所述NPN管N5的发射极分别与PNP管Q1的发射极、PNP管Q2的基极连接；所述PNP管Q1的集电极接地；所述PNP管Q2的集电极接地；所述PNP管Q3的集电极接地；所述电阻R3的下端接地；所述电阻R4的下端接地。

7.根据权利要求6所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，PMOS管P1和P2的宽长比相同，PMOS管P3和P4的宽长比相同。

8.根据权利要求6所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，NMOS管M1、M2均为耐高压管。

9.根据权利要求6所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，偏置电流源ibias2与PMOS管P5、电阻R3形成简单共栅放大器，偏置电流源ibias2为PMOS管P5和电阻R3通路提供工作电流，无运放带隙基准电路(101)生成的电压VREF2反馈给PMOS管P5的栅极，VREF2电压经过放大后反馈给PNP管Q1和Q3的栅极。

10.根据权利要求7所述的具有低温度系数和高电源抑制比高低压转换电路，其特征在于，PMOS管P1、P2、P3、P4形成共源共栅电流镜，共源共栅电流镜产生的电流为无运放带隙基准电路提供工作电流，其中镜像电流与原电流大小之比为1：1。

Images