CN218825340U - 高压二阶补偿带隙基准电路 - Google Patents
高压二阶补偿带隙基准电路 Download PDFInfo
- Publication number
- CN218825340U CN218825340U CN202223486983.3U CN202223486983U CN218825340U CN 218825340 U CN218825340 U CN 218825340U CN 202223486983 U CN202223486983 U CN 202223486983U CN 218825340 U CN218825340 U CN 218825340U
- Authority
- CN
- China
- Prior art keywords
- triode
- npn triode
- base
- electrode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
高压二阶补偿带隙基准电路,涉及集成电路技术。本实用新型由启动电流源、PTAT电流产生电路、输出电路组成,所述输出电路包括CTAT模块,所述PTAT电流产生电路包括第二PMOS管、第五PNP三极管、第六PNP三极管、第七NPN三极管、第八NPN三极管、第九PNP三极管、第十PNP三极管;所述输出电路包括第十一PNP三极管、第十三NPN三极管、第十五NPN三极管、第十二NPN三极管、第十四NPN三极管、第十八NPN三极管、第十六NPN三极管和第十七NPN三极管;本实用新型具有电路结构简单、功耗低、面积较小等特点。
Description
技术领域
本实用新型涉及集成电路技术,特别涉及一种带隙基准电路。
背景技术
基准源是模拟和数字电路中的核心模块之一,一个具有相对稳定和较高精度的参考电压源。带隙基准电压源是一种拥有比较广泛应用的基准电路,在DC/DC,ADC,DAC以及DRAM等集成电路设计中应用广泛,用于给电路提供一个与电源电压和温度无关的直流电压信号。一个传统的带隙基准电路,其原理是通过一个较高精度运算放大器进行电压箝位使带隙核心电路部分产生PTAT电流,然后将该电流通过电流镜结构镜像到电阻和三极管上产生带隙基准电压。这样一个高精度的运放结构,会增加整体电路的设计复杂程度,并且会产生额外的功耗。同时也只能应用在低压电源电压下,不能应用在高压环境下。为了能够应用在高压电源电压环境下以及减少温度对带隙基准电压眼的影响,需要采用新的设计思想,采用新的电路结构来实现高压的带二阶补偿的带隙基准电路。
图1所示是一种传统的带隙基准电路,其中高精度运放的作用是箝位PMOS管MP1漏极电位和MP2漏极电位,带隙核心电路结构会产生一个与温度呈正比的电流IPTAT=ΔVBE/R1,然后通过电流镜将IPTAT镜像至电阻R2和三极管Q3上,形成一个与温度无关的基准电压VREF=VBE+IPTAT×R2。一个运放结构的使用会导致版图面积和电路功耗都增加很多,另一方面来说,运放结构的电路设计也至关重要,如果设计的运放结构的失调过大或者带宽太小都会对带隙基准电路的功能或性能造成影响。
实用新型内容
本实用新型所要解决的技术问题是,提供一种适用范围广、功耗低的二阶补偿带隙基准电路。
本实用新型解决所述技术问题采用的技术方案是,高压二阶补偿带隙基准电路,其特征在于,由启动电流源、PTAT电流产生电路、输出电路组成,所述输出电路包括CTAT模块,
所述PTAT电流产生电路包括:
第二PMOS管,其源极接高电平参考点,漏极接第一参考点,栅极接启动电流源的输出端;
第五PNP三极管,其发射极接第一参考点,基极和集电极连接;
第六PNP三极管,其发射极接第一参考点,基极连接第五PNP三极管的基极;
第七NPN三极管,其集电极接第五PNP三极管的集电极;
第八NPN三极管,其集电极接第六PNP三极管的集电极,基极接第七NPN三极管的基极,发射极通过第四电阻接地;
第七NPN三极管的发射极通过第三电阻连接第八NPN三极管的发射极;
第九PNP三极管,其基极接第六PNP三极管的集电极,发射极接第一参考点,基极还通过第二电容接地;
第十PNP三极管,其发射极接第九PNP三极管的集电极,基极接第八NPN三极管的发射极,集电极接地;
第一参考点通过第三电容接地;
所述输出电路包括:
第十一PNP三极管,其发射极接第一参考点,基极接第六PNP三极管的基极;
第十三NPN三极管,基极和集电极接第十一PNP三极管的集电极;
第十五NPN三极管,基极和集电极接第十三PNP三极管的发射极,发射极接地;
第十二NPN三极管,集电极接高电平参考点,基极接第一参考点,
第十四NPN三极管,集电极接第十二NPN三极管的发射极,基极接1第三NPN三极管的基极;
第十八NPN三极管,集电极接第十四NPN三极管的发射极,基极接第十五NPN三极管的基极,发射极接地;
第十六NPN三极管,集电极接高电平参考点,基极接第一参考点,发射极接输出端,发射极还通过第四电容接地;
第十七NPN三极管,集电极通过第六电阻接输出端,集电极还连接第八NPN三极管的基极,基极接第十八NPN三极管的发射极,发射极接地,基极还通过第五电阻接地。
所述启动电流源包括:
一个N沟道JFET管,其漏极接高电平,栅极接地,源极接高电平参考点;
第一PMOS管,其源极接高电平参考点,栅极和漏极接启动电流源的输出端,漏极还通过第一电容接高电平参考点;
第一NPN三极管,其基极和集电极通过第一电阻接N沟道JFET管的源极;
第三NPN三极管,其集电极接第一NPN三极管的发射极,发射极接地;
第二NPN三极管,集电极接第一PMOS管的漏极,基极接第一NPN三极管的基极,发射极接第三NPN三极管的基极;
第四NPN三极管,集电极接第二NPN三极管的发射极,基极接第三NPN三极管的集电极,发射极通过第二电阻接地。
本实用新型主要采用N沟道JEFT器件和特殊二阶带隙补偿架构,解决了高压低功耗高精度带隙基准。主要应用于高压ADC、高压DC-DC、高压AC-DC等领域。相对传统电路设计,具有电路结构简单、功耗低、面积较小等特点。
附图说明
图1是现有技术的带隙基准电路图。
图2是本实用新型提出的带隙基准电路图。
图3是启动电流源部分的电路图。
图4是PTAT电流产生电路的电路图。
图5是输出电路的电路图。
具体实施方式
与传统的带隙基准电路相比较,本实用新型增加了一个N沟道耗尽型JFET管的结构来适应高压电源电压环境,减少了一个运放结构,采用PTAT电流和CTAT电流互相补偿的方式来降低温度对电路带隙精度的影响。
以下结合附图对本实用新型进行详细的介绍。
参考图2~图5,本实用新型中的高压二阶补偿带隙基准电路由启动电流源、PTAT电流产生电路、输出电路组成。其中,
启动电流源:该部分电路产生一个电流源,给后续电路提供电流。同时存在一个N沟道耗尽型MOSFET管,可以控制输入到该电路的电压大小,使得该结构可以适用于高压电源电压环境下。
PTAT电流产生电路:该部分电路产生一个PTAT电流,和后续CTAT电流进行相加,抵消掉温度对基准电压的影响。
输出电路:该部分电路存在一个CTAT结构以及输出部分。CTAT结构产生一个与热力学温度呈互补关系的电流源,同时也与PTAT电流源呈互补关系。将CTAT电流源和PTAT电流源相加将产生一个与温度无关的电流源。
工作过程为:启动电流源先自启动,产生一个初始电压,提供给带隙核心电路,启动带隙核心电路部分的工作;带隙基准核心电路产生一个电路所需的带隙基准电压VREF;同时反馈电路收到启动电流源的电流,也可以对带隙基准电压VREF进行调节;反馈电路还可以保持整个环路的稳定性。
下面详细介绍带隙核心电路、反馈电路和启动电流源:
一、启动电流源
启动电流源包括一个N沟道JFET管、第一PMOS管MP1、第一电阻R1、第二电阻R2、第一电容C1、第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4。各器件连接关系如下:
第一N沟道JFET管的栅极接地,漏级接VCC,源级接第一电阻R1、第一电容C1、第一PMOS管MP1的源级;第一电阻R1一端接第一N沟道JFET管的源级、第一电容C1、第一PMOS管MP1的源级,另一端接第一NPN管Q1的集电极和基级、第二NPN管Q2的基级;第一PMOS管MP1源级接第一N沟道JFET管的源级、第一电阻R1、第一电容C1,漏极接第一PMOS管MP1源级、第一电容C1、第二NPN管Q2集电极;第一NPN管Q1集电极接第一电阻R1另一端、第一NPN管Q1基级、第二NPN管Q2基级,基级接第一NPN管Q1集电极、第二NPN管Q2基级,发射极接第三NPN管Q3集电极、第四NPN管Q4基级;第二NPN管Q2集电极接第一电容C1另一端、第一PMOS管MP1漏级和栅极,基级接第一NPN管Q1的集电极和基级,发射极接第三NPN管Q3的基级、第四NPN管Q4的集电极;第三NPN管Q3的集电极接第一NPN管Q1的发射极、第四NPN管Q4基级,基级接第二NPN管Q2发射极、第四NPN管Q4的集电极,发射极接第二电阻R2和GND;第四NPN管Q4的集电极接第二NPN管Q2发射极、第三NPN管Q3的基极,基级接第一NPN管Q1发射极、第三NPN管Q3的集电极,发射极接第二电阻R2到地;
该部分起到一个启动电流源的作用,一个N沟道耗尽管JFET用来保证通过管子后的电压较低,能够使得后续电路正常工作。如图3所示,三极管Q1的基级和集电极与三极管Q2的基级相连,电路启动开始工作。右侧PMOS管MP1作为电流镜结构连接到B点,给后续电路提供偏置电流。
二、PTAT电流产生电路
PTAT电流产生电路包括第二PMOS管MP2、第五PNP管Q5、第六PNP管Q6、第七NPN管Q7、第八NPN管Q8、第九PNP管Q9、第十PNP管Q10、第三电阻R3、第四电阻R4、第二电容C2、第三电容C3。各器件连接关系如下:
第二PMOS管MP2的源级接到A点,栅极接到B点、漏级接第五PNP管Q5的发射极、第六PNP管Q6的发射极、第九PNP管Q9的发射极、第三电容C3;第五PNP管Q5的发射极接第二PMOS管MP2的漏级、第六PNP管Q6的发射极,基级接第六PNP管Q6的基级、第五PNP管Q5的集电极;第六PNP管Q6的发射极接第二PMOS管MP2的漏级、第五PNP管Q5的发射极,基级接第五PNP管Q5的集电极和基级,集电极接第八NPN管Q8的集电极、第二电容C2一端、第九PNP管Q9的基级;第七NPN管Q7的集电极接第五PNP管Q5的基级和集电极、第六PNP管Q6的基级,基级接第八NPN管Q8的基级,发射极接第三电阻R3一端;第八NPN管Q8的集电极接第六PNP管Q6的集电极、第二电容C2一端、第九PNP管Q9的基级,基级接第七NPN管Q7的基级,发射极接第三电阻R3另一端、第四电阻R4一端、第十PNP管Q10的基级;第九PNP管Q9的发射极接第二PMOS管MP2的漏级、第五PNP管Q5的发射极、第六PNP管Q6的发射极,基级接第六PNP管Q6的集电极、第八NPN管Q8的集电极、第二电容C2一端,集电极接第十PNP管Q10的发射极;第十PNP管Q10的发射极接第九PNP管Q9的集电极,基级接第三电阻R3另一端、第四电阻R4一端、第八NPN管Q8的发射极,集电极接地GND;第三电阻R3一端接第七NPN管Q7的发射极,另一端接第四电阻R4、第十PNP管Q10的基级;第四电阻R4一端接第三电阻R3、第十PNP管Q10的基级,另一端接地GND;第二电容C2一端接第六PNP管Q6的集电极、第八NPN管Q8的集电极、第九PNP管Q9的基级,另一端接地GND;第三电容C3一端接第二PMOS管MP2的漏级、第五PNP管Q5的发射极、第六PNP管Q6的发射极、第九PNP管Q9的发射极,另一端接地GND;
第二PMOS管MP2连接第一PMOS管MP1,形成电流镜结构,输入偏置电流。三极管Q7,Q8以及电阻R3,R4组成PTAT电流结构,产生一个稳定的PTAT电流,三极管Q5,Q6用来保证两路电流大致相等,提供PTAT电流输出。E点代表的就是Vref1。
IR4=2IR3
三、输出电路
输出电路包括:第十一PNP管Q11、第十二NPN管Q12、第十三NPN管Q13、第十四NPN管Q14、第十五NPN管Q15、第十六NPN管Q16、第十七NPN管Q17、第十八NPN管Q18、第五电阻R5、第六电阻R6、第四电容C4。各器件连接关系如下:
第十一PNP管Q11的发射极接第十二NPN管Q12的基级、第十六NPN管Q16的基级,基级接D点,集电极接第十三NPN管Q13的基级和集电极、第十四NPN管Q14的基级;第十二NPN管Q12的集电极接A点,基级接第十一PNP管Q11的发射极、第十六NPN管Q16的基级,发射极接第十四NPN管Q14的集电极;第十三NPN管Q13的集电极接第十三NPN管Q13的基级、第十一PNP管Q11的集电极、第十四NPN管Q14的基级,基级接第十三NPN管Q13的集电极、第十一PNP管Q11的集电极、第十四NPN管Q14的基级,发射极接第十五NPN管Q15的基级和集电极、第十八NPN管Q18的基级;第十四NPN管Q14的集电极接第十二NPN管Q12的发射极,基级接第十一PNP管Q11的集电极、第十三NPN管Q13的基级和集电极,发射极接第十八NPN管Q18的集电极、第五电阻R5、第十七NPN管Q17的基级;第十五NPN管Q15的集电极接第十五NPN管Q15的基级、第十八NPN管Q18的基级、第十三NPN管Q13的发射极,基级接第十五NPN管Q15的集电极、第十八NPN管Q18的基级、第十三NPN管Q13的发射极,发射极接地GND;第十六NPN管Q16的集电极接A点,基级接第十一PNP管Q11的发射极、第十二NPN管Q12的基级,集电极接第六电阻R6一端、第四电阻C2一端;第十七NPN管Q17的集电极接第六电阻R6的另一端,基级接第十四NPN管Q14的发射极、第十八NPN管Q18的集电极、第五电阻R5一端,发射极接地GND;第十八NPN管Q18的集电极接第十四NPN管Q14的发射极、第五电阻R5一端、第十七NPN管Q17的基级,基级接第十五NPN管Q15的集电极和基级、第十三NPN管Q13的发射极,发射极接地GND;第五电阻R5一端接第十四NPN管Q14的发射极、第十八NPN管Q18的集电极、第十七NPN管Q17的基级,另一端接地GND;第四电容C4一端接第六电阻R6、第十六NPN管Q16的发射极,另一端接地GND;
该部分电路存在一个CTAT结构,产生一个CTAT电流,和PTAT电流相互补偿,产生一个不受温度影响的电流。三极管Q11连接D点,输入PTAT电流,通过三极管Q13,Q14镜像到电路右侧,三极管Q17和电阻R5组成CTAT结构,产生CTAT电流。两个电流叠加起来通过三极管Q12,Q16流入电阻R6,产生带隙基准电压。
VBE,Q13+VBE,Q15=VBE,Q14+VBE,Q17
VREF=Vref1+Iout·R6
本实用新型对电路的主要优化方向在于高压和温度影响,采用N沟道耗尽型管的结构,使其能够应用在高压电源电压环境下。同时和传统带隙基准结构相比,减少了一个运放结构,借用CTAT结构,搭建一个二阶补偿电路。CTAT结构产生一个与热力学温度呈互补关系的电流源,同时也与PTAT电流源呈互补关系。将CTAT电流源和PTAT电流源相加将产生一个与温度无关的电流源。通过一个零温电阻产生一个和温度无关的带隙基准电压源。
Claims (2)
1.高压二阶补偿带隙基准电路,其特征在于,由启动电流源、PTAT电流产生电路、输出电路组成,所述输出电路包括CTAT模块,
所述PTAT电流产生电路包括:
第二PMOS管,其源极接高电平参考点,漏极接第一参考点,栅极接启动电流源的输出端;
第五PNP三极管,其发射极接第一参考点,基极和集电极连接;
第六PNP三极管,其发射极接第一参考点,基极连接第五PNP三极管的基极;
第七NPN三极管,其集电极接第五PNP三极管的集电极;
第八NPN三极管,其集电极接第六PNP三极管的集电极,基极接第七NPN三极管的基极,发射极通过第四电阻接地;
第七NPN三极管的发射极通过第三电阻连接第八NPN三极管的发射极;
第九PNP三极管,其基极接第六PNP三极管的集电极,发射极接第一参考点,基极还通过第二电容接地;
第十PNP三极管,其发射极接第九PNP三极管的集电极,基极接第八NPN三极管的发射极,集电极接地;
第一参考点通过第三电容接地;
所述输出电路包括:
第十一PNP三极管,其发射极接第一参考点,基极接第六PNP三极管的基极;
第十三NPN三极管,基极和集电极接第十一PNP三极管的集电极;
第十五NPN三极管,基极和集电极接第十三PNP三极管的发射极,发射极接地;
第十二NPN三极管,集电极接高电平参考点,基极接第一参考点,
第十四NPN三极管,集电极接第十二NPN三极管的发射极,基极接1第三NPN三极管的基极;
第十八NPN三极管,集电极接第十四NPN三极管的发射极,基极接第十五NPN三极管的基极,发射极接地;
第十六NPN三极管,集电极接高电平参考点,基极接第一参考点,发射极接输出端,发射极还通过第四电容接地;
第十七NPN三极管,集电极通过第六电阻接输出端,集电极还连接第八NPN三极管的基极,基极接第十八NPN三极管的发射极,发射极接地,基极还通过第五电阻接地,第十七第十七NPN三极管和第五电阻构成CTAT模块。
2.如权利要求1所述的高压二阶补偿带隙基准电路,其特征在于,所述启动电流源包括:
一个N沟道JFET管,其漏极接高电平,栅极接地,源极接高电平参考点;
第一PMOS管,其源极接高电平参考点,栅极和漏极接启动电流源的输出端,漏极还通过第一电容接高电平参考点;
第一NPN三极管,其基极和集电极通过第一电阻接N沟道JFET管的源极;
第三NPN三极管,其集电极接第一NPN三极管的发射极,发射极接地;
第二NPN三极管,集电极接第一PMOS管的漏极,基极接第一NPN三极管的基极,发射极接第三NPN三极管的基极;
第四NPN三极管,集电极接第二NPN三极管的发射极,基极接第三NPN三极管的集电极,发射极通过第二电阻接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223486983.3U CN218825340U (zh) | 2022-12-27 | 2022-12-27 | 高压二阶补偿带隙基准电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223486983.3U CN218825340U (zh) | 2022-12-27 | 2022-12-27 | 高压二阶补偿带隙基准电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218825340U true CN218825340U (zh) | 2023-04-07 |
Family
ID=87046011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223486983.3U Active CN218825340U (zh) | 2022-12-27 | 2022-12-27 | 高压二阶补偿带隙基准电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218825340U (zh) |
-
2022
- 2022-12-27 CN CN202223486983.3U patent/CN218825340U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017049840A1 (zh) | 一种具有高电源抑制比的带隙基准电压源 | |
CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN101131592A (zh) | 高电源抑制的带隙基准源 | |
CN113485505B (zh) | 高压低功耗带隙基准电压源 | |
CN111240394A (zh) | 带预稳压结构的无运放带隙基准电路 | |
CN110347203B (zh) | 宽带低功耗的带隙基准电路 | |
Ng et al. | A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode | |
CN111812388B (zh) | 一种固定电压差检测电路 | |
CN113359929B (zh) | 带隙基准电路和低失调高电源抑制比带隙基准源 | |
CN113050743B (zh) | 一种输出多种温度系数的电流基准电路 | |
CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
CN108536210B (zh) | 一种平滑温度补偿带隙基准源电路 | |
CN112564631A (zh) | 带预稳压及基极电流消除的带隙基准电路 | |
CN113934250B (zh) | 一种具有低温度系数和高电源抑制比高低压转换电路 | |
CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
CN201041642Y (zh) | 一种带负反馈的电源偏置电路 | |
CN109343641A (zh) | 一种高精度的电流基准电路 | |
CN218825340U (zh) | 高压二阶补偿带隙基准电路 | |
CN104914915A (zh) | 高精度的负压分段补偿带隙基准电压源电路 | |
CN111752325A (zh) | 一种高精度线性稳压电路 | |
CN111427406B (zh) | 带隙基准电路 | |
CN110888485A (zh) | 一种自偏置的带隙基准电路 | |
CN105607685B (zh) | 一种动态偏置电压基准源 | |
CN105630063A (zh) | 一种基准电源的产生电路 | |
TWI714188B (zh) | 參考電壓產生電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |