CN112564631A - 带预稳压及基极电流消除的带隙基准电路 - Google Patents

带预稳压及基极电流消除的带隙基准电路 Download PDF

Info

Publication number
CN112564631A
CN112564631A CN202011401592.XA CN202011401592A CN112564631A CN 112564631 A CN112564631 A CN 112564631A CN 202011401592 A CN202011401592 A CN 202011401592A CN 112564631 A CN112564631 A CN 112564631A
Authority
CN
China
Prior art keywords
voltage
module
resistor
transistor
npn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011401592.XA
Other languages
English (en)
Inventor
李威
邹志航
陈志贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202011401592.XA priority Critical patent/CN112564631A/zh
Publication of CN112564631A publication Critical patent/CN112564631A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提出一种采用预稳压结构带基极电流消除的带隙基准电路，解决了现有带隙基准电路电源抑制比较低，解决了三极管受工艺影响导致电流增益较低并最终影响基准电压精度的问题。本发明包括预稳压模块以及带隙基准电路模块。预稳压模块产生一个稳定电压来给带隙基准供电，核心的带隙基准电路采用了无运放结构，可以减小失调电压的影响，并且采用了三极管基极电流消除的设计可以大幅度减小基极电流对带隙基准的影响。

Description

带预稳压及基极电流消除的带隙基准电路
技术领域
本发明属于模拟集成电路设计领域，具体涉及到一种带预稳压及基极电流消除的带隙基准电路。
背景技术
随着电源管理芯片朝着大电流和高频率方向发展，对带隙基准电路的要求越来越高，芯片的大电流意味着整个系统的功耗会增加，因此基准电路需要在比较宽的温度范围内工作，并保证输出的参考电压保持比较小的波动。因此研究高电源抑制比、低温漂的带隙基准成为热点设计方向。
图1所示的是一种传统的带隙基准电路，基本原理是将两个具有相反温度系数的量以适当的权重相加，那么结果会显示出零温度系数，相关的公式可表示为：
Figure BDA0002812655420000011
在图1中R1和R2阻值相同，Vref是基准电压，VT是热点压，n是晶体管Q2的并联数量。通过运放强制X和Y节点电压相等，就可以得到式(1)中的后一项，再通过调节R2和R3的阻值比例以及n值就可以得到一个与温度无关的基准电压。
根据在实践中的应用发现传统带隙基准有如下缺点：
(1)传统的带隙基准运算放大器由电源电压供电，电源上的噪声会直接影响带隙基准的精度；
(2)由于现有的工艺晶体管的电流放大倍数较低，基极电流较大，影响带隙基准精度；
(3)传统的带隙基准电路采用差分对作为运放的输入端，因此会存在一个失调电压，会降低带隙基准的精度；
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种带预稳压及基极电流消除的带隙基准电路。
本设计主要分为两个模块：预稳压模块1、带隙基准模块2。
如图2所示的预稳压模块设有一个输入端和一个输出端，输入端为电源电压输入，由于采用的是BCD工艺，输入电压可以高达24V，输出为稳压后的5V电压，此模块为预稳压模块是给核心基准电路提供稳定电压。
如图3所示的带隙基准模块，有一个输入端多个输出端，输入端为从预稳压模块得到的5V电压，输出可有电阻分压得到多个基准电压。
上述模块1预稳压模块包含第一PMOS管M1、第二PMOS管M2、第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、电阻R0、电阻R1、第一稳压管D1、第一电容C1；其中：第一PMOS管M1和第二PMOS管M2组成电流镜。第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4产生一个PTAT电流通过电流镜镜像到第一稳压管D1上。第五NPN三极管Q5、第六NPN三极管Q6为达灵顿结构，为模块提供大的输出带载能力。
上述模块2带隙基准模块包含：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NPN三极管Q1、第二NPN三极管Q2、电阻R0、电阻R1、电阻R2、电阻R3、电阻R4；第一PMOS管P1和第二PMOS管P2构成电流镜使IC1与IC2相等，通过第一NPN三极管Q1和第二NPN三极管Q2以及电阻R1产生PTAT电流，B点的电压就为1.25V基准电压。第三PMOS管P3构成反馈回路提高电路稳定性。其中R0为基极电流消除电阻可以减小基极电流的影响。
本发明与现有技术相比，有以下几个优点：
1.本发明有预稳压单元可以消除输入电源电压波动的影响，极大提高了电源抑制比以及基准输出的精度。
2.带隙基准电路为无运放结构，可以减少运放失调电压对带隙基准电压源的影响，同样可以相应的减少功耗。
3.带隙基准电路中拥有基极电流消除的设计，可以在三极管电流增益较低的情况下达到较好的带隙基准电压精度。
附图说明
图1为传统带隙基准电路；
图2为预稳压模块电路；
图3为带隙基准模块电路；
具体实施方式
以下将根据图来具体说明实现方式：
根据图2所示的模块1此模块包含第一PMOS管M1、第二PMOS管M2、第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、电阻R0、电阻R1、第一稳压管D1、第一电容C1；其中：第一PMOS管M1和第二PMOS管M2组成电流镜。第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4产生一个PTAT电流通过电流镜镜像到第一稳压管D1上。第五NPN三极管Q5、第六NPN三极管Q6为达灵顿结构，为模块提供大的输出带载能力。
根据图2假设流过R1的电流为I1
VB＝VBE1+VCE3＝VBE2+VCE4+I1R1 (2)
可以得到
Figure BDA0002812655420000021
由图2可知
VCE3＝VBE4+I1R1 (4)
VCE4＝VBE3-I1R1 (5)
将式(4)和式(5)带入式(3)
Figure BDA0002812655420000031
Figure BDA0002812655420000032
根据图3所示的模块2此模块包含第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NPN三极管Q1、第二NPN三极管Q2、电阻R0、电阻R1、电阻R2、电阻R3、电阻R4；第一PMOS管P1和第二PMOS管P2构成电流镜使IC1与IC2相等，通过第一NPN三极管Q1和第二NPN三极管Q2以及电阻R1产生PTAT电流，B点的电压就为1.25V基准电压。第三PMOS管P3构成反馈回路提高电路稳定性。其中R0为基极电流消除电阻可以减小基极电流的影响。
根据图3可推导出
Figure BDA0002812655420000033
为了消除IB的影响，因此需要
Figure BDA0002812655420000034
Figure BDA0002812655420000035
Figure BDA0002812655420000036
综上本发明提供一种带预稳压及基极电流消除的带隙基准电路，采用预稳压结构，提高了基准电压的电源抑制比；本发明具有高电源抑制比、低失调电压、结构简单的优点，基极电流影响可以忽略。可用于模拟集成电路。

Claims (1)

1.本设计主要分为两个模块：预稳压模块1、带隙基准模块2。
如图2所示的预稳压模块设有一个输入端和一个输出端，输入端为电源电压输入，由于采用的是BCD工艺，输入电压可以高达24V，输出为稳压后的5V电压，此模块为预稳压模块是给核心基准电路提供稳定电压。
如图3所示的带隙基准模块，有一个输入端多个输出端，输入端为从预稳压模块得到的5V电压，输出可有电阻分压得到多个基准电压。
上述模块1预稳压模块包含第一PMOS管M1、第二PMOS管M2、第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4、第五NPN三极管Q5、第六NPN三极管Q6、电阻R0、电阻R1、第一稳压管D1、第一电容C1；其中：第一PMOS管M1和第二PMOS管M2组成电流镜。第一NPN三极管Q1、第二NPN三极管Q2、第三NPN三极管Q3、第四NPN三极管Q4产生一个PTAT电流通过电流镜镜像到第一稳压管D1上。第五NPN三极管Q5、第六NPN三极管Q6为达灵顿结构，为模块提供大的输出带载能力。
上述模块2带隙基准模块包含：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NPN三极管Q1、第二NPN三极管Q2、电阻R0、电阻R1、电阻R2、电阻R3、电阻R4；第一PMOS管P1和第二PMOS管P2构成电流镜使IC1与IC2相等，通过第一NPN三极管Q1和第二NPN三极管Q2以及电阻R1产生PTAT电流，B点的电压就为1.25V基准电压。第三PMOS管P3构成反馈回路提高电路稳定性。其中R0为基极电流消除电阻可以减小基极电流的影响。
CN202011401592.XA 2020-12-02 2020-12-02 带预稳压及基极电流消除的带隙基准电路 Pending CN112564631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011401592.XA CN112564631A (zh) 2020-12-02 2020-12-02 带预稳压及基极电流消除的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011401592.XA CN112564631A (zh) 2020-12-02 2020-12-02 带预稳压及基极电流消除的带隙基准电路

Publications (1)

Publication Number Publication Date
CN112564631A true CN112564631A (zh) 2021-03-26

Family

ID=75048095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011401592.XA Pending CN112564631A (zh) 2020-12-02 2020-12-02 带预稳压及基极电流消除的带隙基准电路

Country Status (1)

Country Link
CN (1) CN112564631A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114253337A (zh) * 2021-12-08 2022-03-29 电子科技大学 一种集成过温保护以及电阻修调保护功能的带隙基准电路
CN114285385A (zh) * 2022-02-21 2022-04-05 成都芯翼科技有限公司 一种运算放大器输入电流的抵消电路
CN114552952A (zh) * 2022-04-22 2022-05-27 深圳市泰德半导体有限公司 用于开关电源的导通时间产生电路及开关电源

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114253337A (zh) * 2021-12-08 2022-03-29 电子科技大学 一种集成过温保护以及电阻修调保护功能的带隙基准电路
CN114285385A (zh) * 2022-02-21 2022-04-05 成都芯翼科技有限公司 一种运算放大器输入电流的抵消电路
CN114552952A (zh) * 2022-04-22 2022-05-27 深圳市泰德半导体有限公司 用于开关电源的导通时间产生电路及开关电源

Similar Documents

Publication Publication Date Title
CN111240394B (zh) 带预稳压结构的无运放带隙基准电路
CN112564631A (zh) 带预稳压及基极电流消除的带隙基准电路
WO2017049840A1 (zh) 一种具有高电源抑制比的带隙基准电压源
TWI459174B (zh) 低雜訊電壓參考電路
JP4817825B2 (ja) 基準電圧発生回路
CN108536210B (zh) 一种平滑温度补偿带隙基准源电路
Ng et al. A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode
CN114265466B (zh) 一种基于高阶温度曲率补偿的低温漂带隙基准电压源
CN103926968A (zh) 一种带隙基准电压产生电路
CN115437446B (zh) 一种高精度曲率补偿带隙基准电路
CN113157041A (zh) 一种宽输入带隙基准电压源
CN113359929A (zh) 带隙基准电路和低失调高电源抑制比带隙基准源
CN112596576A (zh) 带隙基准电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN116166078A (zh) 一种用于can总线收发器的低温漂高精度基准电压源
US10353414B2 (en) Bandgap reference circuit with inverted bandgap pairs
Cao et al. A wide input voltage range, low quiescent current LDO using combination structure of bandgap and error amplifier
CN113721696B (zh) 一种高精度bandgap设计方法
CN115857609A (zh) 一种指数型温度补偿的无运放带隙基准电路
CN113467567A (zh) 一种基准源电路及芯片
CN114661086A (zh) 一种带隙基准电压源电路
CN214795740U (zh) 带隙基准电压源
Sharma et al. Design of low dropout voltage regulator for battery operated devices
CN111984052A (zh) 电压源
CN113485511B (zh) 一种具有低温度系数的带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210326

WD01 Invention patent application deemed withdrawn after publication