CN114552952A - 用于开关电源的导通时间产生电路及开关电源 - Google Patents

用于开关电源的导通时间产生电路及开关电源 Download PDF

Info

Publication number
CN114552952A
CN114552952A CN202210426973.6A CN202210426973A CN114552952A CN 114552952 A CN114552952 A CN 114552952A CN 202210426973 A CN202210426973 A CN 202210426973A CN 114552952 A CN114552952 A CN 114552952A
Authority
CN
China
Prior art keywords
circuit
voltage
current
triode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210426973.6A
Other languages
English (en)
Other versions
CN114552952B (zh
Inventor
刘仕强
贺策林
熊进
明鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Taide Semiconductor Co ltd
Original Assignee
Shenzhen Taide Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Taide Semiconductor Co ltd filed Critical Shenzhen Taide Semiconductor Co ltd
Priority to CN202210426973.6A priority Critical patent/CN114552952B/zh
Publication of CN114552952A publication Critical patent/CN114552952A/zh
Application granted granted Critical
Publication of CN114552952B publication Critical patent/CN114552952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种导通时间产生电路及开关电源，包括充电电路、电流产生电路和比较器，通过电流产生电路将输入电压转换为电流，以控制开关电源中的开关频率，具体的在电流产生电路上设置电流镜像电路和三极管电路，利用三极管电路采集输入电压转换为电路，并基于电流镜像电路镜像出一个偏置电压，利用该偏置电压为充电电路提供充电电压，充电电路在接收到开关电源的内部上管信号后，对充电电路上的开关电容进行充电，在利用比较器控制充电的时间，以实现对开关电源的开关的导通时间的控制，解决了现有技术中采用恒定导通时间产生电路控制开关电源的开与关的频率不稳定的问题。

Description

用于开关电源的导通时间产生电路及开关电源
技术领域
本发明涉及电源管理技术领域，尤其涉及一种用于开关电源的导通时间产生电路及开关电源电路。
背景技术
恒定时间导通控制技术(Constant On-Time control, COT)，作为降压式开关电源环路控制技术中常用的一种，其内部比较重要的一个电路模块叫做恒定导通时间产生电路，用于产生一段恒定的时间维持上通道功率管的开启。
目前，主要是采用恒定导通时间产生电路来控制开关电源中的开与关，而恒定导通时间产生电路又基于开关电源控制技术的需求具有不同的设计需求，传统的电路，利用电流偏置电路产生固定的电流给电容充电来进行导通时间的计时，这种电路结构简单，导通时间也可以进行很好的控制，但是，开关电源芯片在不同占空比下，导通时间的恒定会导致开关周期发生巨大的变化，周期的变化过大，会使得开关电源的开与关的控制频率不稳定，并且还会使得芯片的抗电磁辐射能力(EMI)的设计更复杂，这样并不利于开关电源的控制开发。
发明内容
本发明的主要目的在于提供一种用于开关电源的导通时间产生电路及开关电源电路，以解决现有技术中采用恒定导通时间产生电路控制开关电源的开与关的频率不稳定的问题。
为实现上述目的，本发明提供了一种用于开关电源的导通时间产生电路，所述导通时间产生电路包括：充电电路，以及与所述充电电路的输入端连接的电流产生电路和与所述充电电路的输出端连接的比较器；
所述电流产生电路包括分压电路、电流镜像电路和三极管电路，所述电流镜像电路与所述三极管电路串联后与所述分压电路并联；
所述分压电路用于对输入电压进行分压处理；
所述三极管电路用于对分压处理后得到的第一电压进行采样，并在所述第一电压的作用下产生基极电流；
所述电流镜像电路基于所述基极电流产生偏置电压，并输出至所述充电电路；
所述充电电路在接收到所述开关电源的内部开上管信号时，基于所述偏置电压对用于控制所述开关电源的开与关的开关电容进行充电，得到充电电压；
所述比较器用于比较所述充电电压是否等于预设电压值，若等于，则输出导通时间长度，其中所述导通时间长度为将所述开关电容的电压充至预设电压值时所需的时间。
可选的，所述分压电路包括串联的第一电阻组和第二电阻组，所述电流镜像电路与所述三极管电路串联后与所述第一电阻组并联。
可选的，所述三极管电路包括第一三极管、第二三极管、第三三极管和限流电阻，其中，所述第一三极管、第二三极管和第三三极管在所述第一电压的持续作用下导通，并产生流过所述第二三极管的基极电流；
所述第三三极管的集电极分别与其自身的基极、所述第二三极管的发射极和所述限流电阻连接，所述第三三极管的发射与所述第二三极管的基极连接；
所述第二三极管的集电极与所述电流镜像电路连接，所述第二三极管的基极与所述第一三极管的发射极连接；
所述第一三极管的基极与所述第一电阻组和第二电阻组的共同连接端连接，所述第一三极管的集电极通过所述第二电阻组与所述第一三极管的基极连接。
可选的，所述电流镜像电路包括第一PMOS管和第二PMOS管；
所述第一PMOS管与所述第二PMOS管之间为镜像连接，且所述第一PMOS管的栅极与所述充电电路的输入端连接；所述第二PMOS管的漏极与所述第二三极管的集电极连接，用于通过所述第一PMOS管和所述第二PMOS管的镜像作用下，将所述基极电流镜像，并在所述第一PMOS管的栅极产生偏置电压。
可选的，所述电流产生电路还包括与所述电流镜像电路并联的第一基极电流消除电路，用于基于所述输入电压生成第一偏置电流，以对所述基极电流进行补偿。
可选的，所述第一基极电流消除电路包括第一镜像电路、第五NMOS管和第六NMOS管；
所述第一镜像电路的输入端与所述分压电路的输入端连接，所述第一镜像电路的第一输出端分别与所述第五NMOS管的栅极和漏极以及所述第六NMOS管的栅极连接，所述第一镜像电路的第二输出端接地；
所述第六NMOS管串联于所述电流镜像电路与所述三极管电路之间，所述第五NMOS管的源极与所述三极管电路的输入端连接。
可选的，所述电流产生电路还包括第二基极电流消除电路，用于基于所述输入电压生成第二偏置电流，以对所述基极电流进行补偿；
所述第二基极电流消除电路包括第五PMOS管和第二镜像电路，所述第二镜像电路的第一输入端与所述分压电路的输入端连接，所述第二镜像电路的第二输入端与所述第五PMOS管的漏极连接；所述第二镜像电路的输出端与所述三极管电路的输出端连接；
所述第五PMOS管的源极与所述分压电路的输入端连接，所述第五PMOS管的栅极与所述第一镜像电路的第二输出端连接。
可选的，在所述第二基极电流消除电路中设有齐纳管，所述齐纳管的一端与所述第二镜像电路连接，另一端接地，用于强制所述第二镜像电路中的低压MOS管位置低压范围。
可选的，所述充电电路包括由多个MOS管形成的自偏置电路、开关电容和低压管；
所述自偏置电路的输入端与所述电流镜像电路的输出端连接，所述自偏置电路的其中一个输出端分别与所述开关电容的一端和所述比较器的正输入端连接，所述开关电容的另一端接地；
所述开关电容并联连接于所述低压管的源极和漏极，所述低压管的栅极接入所述开关电源的内部开上管信号。
为了解决上述的问题，本发明还提供了一种开关电源，所述开关电源包括如上任一项所述的导通时间产生电路和与所述导通时间产生电路的输出端连接的开关电源芯片，所述开关电源芯片基于所述导通时间产生电路产生的导通时间长度控制开关的工作频率。
采用本发明实施例，具有如下有益效果：
通过对本发明提供的导通时间产生电路的实施，该电路包括充电电路、电流产生电路和比较器，通过电流产生电路将输入电压转换为电流，以控制开关电源中的开关频率，具体的在电流产生电路上设置电流镜像电路和三极管电路，利用三极管电路采集输入电压转换为电路，并基于电流镜像电路镜像出一个偏置电压，利用该偏置电压为充电电路提供充电电压，充电电路在接收到开关电源的内部上管信号后，对充电电路上的开关电容进行充电，在利用比较器控制充电的时间，以实现对开关电源的开关的导通时间的控制，解决了现有技术中采用恒定导通时间产生电路控制开关电源的开与关的频率不稳定的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1为本发明实施例提供的导通产生电路的一种结构框图；
图2为本发明实施例提供的电流产生电路的一种结构示意图；
图3为本发明实施例提供的电流产生电路的另一种结构示意图；
图4为本发明实施例提供的电流产生电路的具体电路原理图；
图5为本发明实施例提供的导通产生电路的另一种结构框图；
图6为本发明实施例提供的导通产生电路的又一种结构框图；
图7为本发明实施例提供的充电电路的一种结构示意图；
图8为本发明实施例提供的充电电路的具体电路原理图；
图9为本发明实施例提供的开关电源的结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
请参阅图1，为本发明实施例中导通时间产生电路的结构示意图，该导通时间产生电路主要由三大电路组成，分别是电流产生电路110、充电电路120和比较器130；
其中，电流产生电路110与充电电路120连接，用于对输入电压进行采样，然后基于电流镜像的方式输出偏置电压至充电电路120；
充电电路120用于基于偏置电压转换为电流，对自身设置的用于控制开关电源的开关电容进行充电；
比较器130用于采集开关电容上的充电电压，并与预设的电压值进行比较，基于比较的结果确定开关电源的开关工作频率，即是导通时间的控制。
具体的，该开关电容上的电压的上升速率因而与输入电压有关，当电压等于预设的电压值时，比较器130输出的控制信号由低电平转为高电平，停止开关电容的电压的电压上升过程，直到开关电源的内部的开上管逻辑到来时，电压再次开始开始由电流充电而上升，因此电压的上升过程即为导通时间的长度。
在本实施例中，如图2和3所示，所述电流产生电路110包括分压电路111、电流镜像电路112和三极管电路113，所述电流镜像电路112与所述三极管电路113串联后与所述分压电路111并联；
所述分压电路111用于对输入电压进行分压处理；
所述三极管电路113用于对分压处理后得到的第一电压进行采样，并在所述第一电压的作用下产生基极电流；
所述电流镜像电路112基于所述基极电流产生偏置电压，并输出至所述充电电路120；
所述充电电路120在接收到所述开关电源的内部开上管信号时，基于所述偏置电压对用于控制所述开关电源的开与关的开关电容进行充电，得到充电电压；
所述比较器130用于比较所述充电电压是否等于预设电压值，若等于，则输出导通时间长度，其中所述导通时间长度为将所述开关电容的电压充至预设电压值时所需的时间。
进一步的，所述分压电路111包括至少两个由多个电阻通过串并联的方式连接的电阻电路组成，下面以两个为例，所述分压电路111包括第一电阻组1111和第二电阻组1112，所述第一电阻组1111的输出端与输入电压连接，所述第一电阻组1111的输出端与第二电阻组1112的输入端连接，所述第二电阻组1112的输出端接地或者与输入电压的负极连接。
在实际应用中，如图4所示，所述第一电阻组1111为电阻R1，第二电阻组1112为电阻R2，其中电阻R1和电阻R2可以理解为是分别由多个电阻通过串并联的方式连接形成的等效电阻。
电流镜像电路112与第一电阻组1111（即是电阻R1）并联连接，具体的，电流镜像电路112的输入端与输入电压和第一电阻组1111的输入端连接，电流镜像电路112的输出端与第一电阻组1111的输出端（即是电阻R1和R2的共同连接端）连接，而电流镜像电路112中的另一个输出端与充电电路120的输入端连接，这里由于电流镜像电路112的电压等于第一电阻组1111（即是电阻R1）的电压相等，因此，通过电流镜像电路112的电流不变，通过电流镜像电路112的镜像作用保证了输入充电电路120的电流也不变。
在本实施例中，所述电流镜像电路112由多个PMOS管的引脚进行串并联实现的镜像电路结构，具体的如图3所示，所述电流镜像电路112包括第一PMOS管1121和第二PMOS管11322；
所述第一PMOS管1121与所述第二PMOS管11322之间为镜像连接，且所述第一PMOS管1121的栅极与所述充电电路120的输入端连接；所述第二PMOS管11322的漏极与第二三极管的集电极连接，用于通过所述第一PMOS管1121和所述第二PMOS管11322的镜像作用下，将所述基极电流镜像，并在所述第一PMOS管1121的栅极产生偏置电压。
在实际应用中，第一PMOS管1121与第二PMOS管11322之间为镜像连接，具体的，第一PMOS管1121的源极与输入电压连接，第一PMOS管1121的栅极同时与第二PMOS管11322的栅极、第二PMOS管11322的漏极和充电电路120的输入端连接，第一PMOS管1121的漏极与第二PMOS管11322的源极连接，第二PMOS管11322的漏极还与三极管电路113连接，在第一PMOS管1121与第二PMOS管11322形成的镜像电路的作用下，将三极管电路113中产生的电流镜像至充电电路120中，以实现对开关电容的充电。
在本实施例中，如图4所示，所述三极管电路113包括第一三极管Q1、第二三极管Q2、第三三极管Q3和限流电阻R3，其中，所述第一三极管Q1、第二三极管Q2和第三三极管Q3在所述第一电压的持续作用下导通，并产生流过所述第二三极管Q2的基极电流；
所述第三三极管Q3的集电极分别与其自身的基极、所述第二三极管Q2的发射极和所述限流电阻R3连接，所述第三三极管Q3的发射与所述第二三极管Q2的基极连接；
所述第二三极管Q2的集电极与所述电流镜像电路112连接，所述第二三极管Q2的基极与所述第一三极管Q1的发射极连接；
所述第一三极管Q1的基极与所述第一电阻组1111（即是R1）和第二电阻组1112（即是R2）的共同连接端连接，所述第一三极管Q1的集电极通过所述第二电阻组1112与所述第一三极管Q1的基极连接。
通过电阻R1与R2对输入电压的分压，这样第一三极管Q1的基极电压大小为：
Figure 888363DEST_PATH_IMAGE001
电压V1经过第一三极管Q1抬升一个基极-发射极结电压VBE1，再经过第二三极管Q2降低一个基极-发射极结电压VBE2，通常来说，PNP三极管与NPN三极管在一个BCD工艺下，基极-发射极电压相等，因此，第三三极管Q3的基极电压大小等于V1，fset为一个芯片外的引脚，外接一个到地的电阻RSET，而电阻R3为一个很小的限流电阻，在功能上可以进行忽略，因此流过第二三极管Q2的电流I1的大小为：
Figure 336662DEST_PATH_IMAGE002
而电压Vb即电流镜LDP1与LDP2基于电流I1的大小产生的一个偏置电压，镜像给充电电路120。
在本实施例中，由于三极管电路113中的第二三极管Q2的基极会对基极电流有一定的分流作用，从而减少基极电流，导致电流镜像电路112中镜像后的电流减低，影响了镜像至充电电路120中的充电电压，对此，所述电流产生电路110还包括与所述电流镜像电路112并联的第一基极电流消除电路114，用于基于所述输入电压生成第一偏置电流，以对所述基极电流进行补偿，具体如图5所示。
在实际应用中，所述第一基极电流消除电路114包括第一镜像电路、第五NMOS管和第六NMOS管；
所述第一镜像电路的输入端与所述分压电路111的输入端连接，所述第一镜像电路的第一输出端分别与所述第五NMOS管的栅极和漏极以及所述第六NMOS管的栅极连接，所述第一镜像电路的第二输出端接地；
所述第六NMOS管串联于所述电流镜像电路112与所述三极管电路113之间，所述第五NMOS管的源极与所述三极管电路113的输入端连接。
如图4所示，第一基极电流消除电路114具体由PMOS管LDP3、LDP4和NMOS管LDN5和LDN6组成，其中PMOS管LDP3和LDP4组成镜像结构电路，LDP3和LDP4的源极与输入电压连接，LDP3的栅极与LDP4的栅极和LDP4的漏极连接，LDP3和LDP4的漏极接地或者与输入电压的负极连接，并且LDP4的漏极与地之间还设有偏置电流Ibias。
进一步的，NMOS管LDN5和LDN6也设置成镜像结构电路，LDN6的漏极与电流镜像电路112中的第二PMOS管LDP2的漏极连接，LDN6的源极与第二三极管Q2的集电极连接，LDN6的栅极均与LDN6的漏极、栅极和LDP3的漏极连接，在PMOS管LDP3和LDP4组成镜像结构电路的作用下，产生第一偏置电流，再通过NMOS管LDN5和LDN6组成镜像结构电路补偿至第二三极管Q2的集电极中，以实现对基极电流的补偿，实现了对基极电流影响的消除。
在本实施例中，如图6所示，所述电流产生电路110还包括第二基极电流消除电路115，用于基于所述输入电压生成第二偏置电流，以对所述基极电流进行补偿；
所述第二基极电流消除电路115包括第五PMOS管和第二镜像电路，所述第二镜像电路的第一输入端与所述分压电路的输入端连接，所述第二镜像电路的第二输入端与所述第五PMOS管的漏极连接；所述第二镜像电路的输出端与所述三极管电路113的输出端连接；
所述第五PMOS管的源极与所述分压电路111的输入端连接，所述第五PMOS管的栅极与所述第一镜像电路的第二输出端连接。
在实际应用中，如图4所示，所述第二镜像电路由NMOS管LDN3，NMOS管LDN4，低压PMOS管MP1，MP2，低压NMOS管MN1，MN2，MN3，MN4，MN5以及三极管Q4组成。
其中，所述NMOS管LDN3与NMOS管LDN4，低压PMOS管MP1与MP2分别组成一个镜像结构电路，而NMOS管LDN3与NMOS管LD组成镜像结构电路后与低压PMOS管MP1与MP2组成的镜像结构电路连接，具体的，源极与输入电压连接，耐压NMOS管LDN5的栅极与LDP3的漏极连接，耐压NMOS管LDN5的漏极与NMOS管LDN3和NMOS管LDN4组成的镜像电路连接。所述低压NMOS管MN1，MN2，MN3，MN4，MN5两两构成镜像结构电路，第一三极管Q1通过低压NMOS管MN1接地。
在本实施例中，在所述第二基极电流消除电路115中设有齐纳管，所述齐纳管的一端与所述第二镜像电路连接，另一端接地，用于强制所述第二镜像电路中的低压MOS管位置低压范围。
如图4所示，该电流产生电路110中的各电路具体由PMOS管LDP1，LDP2，LDP3，LDP4，LDP5 ，NMOS管LDN1，LDN2，LDN3，LDN4，LDN5，LDN6等耐高压场效应管，PMOS管MP1，MP2，NMOS管MN1，MN2，MN3，MN4，MN5等低压场效应管组成。
通过电阻R1与R2对输入电压的分压，这样三极管Q1的基极电压大小为：
Figure 850820DEST_PATH_IMAGE003
电压V1经过三极管Q1抬升一个基极-发射极结电压VBE1，再经过三极管Q2降低一个基极-发射极结电压VBE2，通常来说，PNP三极管与NPN三极管在一个BCD工艺下，基极-发射极电压相等，因此，三极管Q3的基极电压大小等于V1，fset为一个芯片外的引脚，外接一个到地的电阻RSET，而电阻R3为一个很小的限流电阻，在功能上可以进行忽略，因此流过三极管Q2的电流I1的大小为：
Figure 777188DEST_PATH_IMAGE004
而电压Vb即电流镜LDP1与LDP2基于电流I1的大小产生的一个偏置电压，镜像给充电电路120。
电流产生电路110在将输入电压转换为电流输出到充电电路120进行充电过程中，具体是通过利用三极管的特性，实现对输入电压的采样与电压转电流的功能，其中包含的SHDN输入为整个芯片的使能信号，当芯片开始工作时，这个电压为低电平，当芯片未使能时，这个信号为高电压，将整个电路功能置位。
进一步的，考虑到三极管的电流放大系数是一个与温度和工艺角相关的量，因此，在利用三极管Q1与Q2时，必须考虑到其基极电流的影响，如图4中的电流产生电路110，Q2的基极电流会将Q1的偏置电流进行分流，导致三极管Q1无法正常工作于线性区；Q1基极电流过大，会影响电阻R1与电阻R2对输入电压VIN的分压。因此，对于Q2的基极电流，通过设置由PMOS管LDP3和LDP4组成的镜像结构电路生成一个偏置电流，通过该偏置电流的电流大小，即可消除影响。
进一步的，对于Q1基极电流影响流过Q2的镜像电流I1，具体通过设置由耐压NMOS管LDN5，低压PMOS管MP1，MP2，低压NMOS管MN1，MN2，MN3，MN4，MN5以及三极管Q4组成的基极电流影响消除电路，以消除影响。
通过MN1管采样流过Q1的电流，在经过NMOS管镜像到MN5管，MN5管的电流再通过MP2与MP1镜像镜像，这样流过Q1的电流会流到Q4上，再将Q4的基极电流通过MN3镜像到MN2，NMOS管MN2的漏极接在三极管Q1的基极，这样三极管Q1的基极电流几乎都会通过MN2管流走，而不会影响到电阻R1与R2对输入电压的分压，另外NMOS管MN4再次镜像三极管Q4的基极电流，以保证流过MP2管的电流与流过三极管Q1的电流相等。
本实施例中，通过直接利用输入电压作为供电电源轨，这样导通时间的产生能够在芯片上电时及时工作，而不需要等待开关电源芯片内部低压供电模块工作后才开始工作。VIN电压的最大值受限于三极管Q1的基极-集电极穿通电压，通常而言，这个值在15V，而考虑温度与工艺偏差等影响，本发明的输入电压VIN最大值在36V。齐纳管Z1保证LDN4管的源级电压在低压范围，保护低压MOS器件不损坏。
在本实施例中，在输出偏置电压至充电电路120后，由充电电路120进行充电控制，具体的，充电电路120包括由多个MOS管形成的自偏置电路121、开关电容122和低压管123，具体如图7；
所述自偏置电路121的输入端与所述电流镜像电路112的输出端连接，所述自偏置电路121的其中一个输出端分别与所述开关电容122的一端和所述比较器130的正输入端连接，所述开关电容122的另一端接地；
所述开关电容122并联连接于所述低压管123的源极和漏极，所述低压管123的栅极接入所述开关电源的内部开上管信号。
在实际应用中，如图8所示，为本实施例中提供的充电电路的具体原理图，该充电电路120中的自偏置电路121由PMOS管LDP6、LDP7、LDP8、LDP9、LDP10、LDP11、LDP12和NMOS管LDN7和LDN8组成，低压管123为N沟道场效应管MN6低压器件，其余场效应管为耐高压器件。该充电电路120主要功能为通过耐压PMOS管LDP6与LDP7，将电流I1镜像过来给电容C1充电，当C1上电压VCAP充电到VREF时，充电过程结束。而充电过程开始于上管开启信号S_ON的电平翻低，因此整个导通时间长度为：
Figure 591560DEST_PATH_IMAGE005
进一步的，考虑到宽输入电压带来的沟道调制效应对电容C1上电流的影响，通过耐压PMOS LDP8，LDP9，LDP10，LDP11，LDP12与耐压NMOS LDN7，LDN8组成的自偏置电路，将LDP6的漏电压置于合理电位，消除沟道调制效应的影响。
具体地，由于降压式开关电源的频率与导通时间关系为：
Figure 945181DEST_PATH_IMAGE006
其中，VO为芯片输出电压，fsw表示降压式开关电源芯片的工作频率，因此结合上述表达式，可以得到频率与输入电压的关系为：
Figure 759684DEST_PATH_IMAGE007
通过上表达式可以看出，基于本发明的导通时间产生电路，开关频率与输入电压无关，因此当输入电压变化时，开关频率能够稳定。
综上所述，本发明采样通过将输入电压进行采样，使得流向计时充电电容的电流与输入电压成长比，随着占空比的减小即输入电压的增大，导通时间减小，维持整个开关电源芯片随输入电压变化而频率稳定，减小EMI。本发明通过内部电路的设计，可以减小导通时间随工艺与温度而带来的影响，同时能够在5~36V输入电压范围下不需要预降压而正常工作。
进一步的，本申请还提供了一种开关电源，如图9所示，所述开关电源包括上述实施例提供的导通时间产生电路和与所述导通时间产生电路的输出端连接的开关电源芯片，所述开关电源芯片基于所述导通时间产生电路产生的导通时间长度控制开关的工作频率。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种用于开关电源的导通时间产生电路，其特征在于，所述导通时间产生电路包括：充电电路，以及与所述充电电路的输入端连接的电流产生电路和与所述充电电路的输出端连接的比较器；
所述电流产生电路包括分压电路、电流镜像电路和三极管电路，所述电流镜像电路与所述三极管电路串联后与所述分压电路并联；
所述分压电路用于对输入电压进行分压处理；
所述三极管电路用于对分压处理后得到的第一电压进行采样，并在所述第一电压的作用下产生基极电流；
所述电流镜像电路基于所述基极电流产生偏置电压，并输出至所述充电电路；
所述充电电路在接收到所述开关电源的内部开上管信号时，基于所述偏置电压对用于控制所述开关电源的开与关的开关电容进行充电，得到充电电压；
所述比较器用于比较所述充电电压是否等于预设电压值，若等于，则输出导通时间长度，其中所述导通时间长度为将所述开关电容的电压充至预设电压值时所需的时间。
2.根据权利要求1所述的导通时间产生电路，其特征在于，所述分压电路包括串联的第一电阻组和第二电阻组，所述电流镜像电路与所述三极管电路串联后与所述第一电阻组并联。
3.根据权利要求2所述的导通时间产生电路，其特征在于，所述三极管电路包括第一三极管、第二三极管、第三三极管和限流电阻，其中，所述第一三极管、第二三极管和第三三极管在所述第一电压的持续作用下导通，并产生流过所述第二三极管的基极电流；
所述第三三极管的集电极分别与其自身的基极、所述第二三极管的发射极和所述限流电阻连接，所述第三三极管的发射与所述第二三极管的基极连接；
所述第二三极管的集电极与所述电流镜像电路连接，所述第二三极管的基极与所述第一三极管的发射极连接；
所述第一三极管的基极与所述第一电阻组和第二电阻组的共同连接端连接，所述第一三极管的集电极通过所述第二电阻组与所述第一三极管的基极连接。
4.根据权利要求3所述的导通时间产生电路，其特征在于，所述电流镜像电路包括第一PMOS管和第二PMOS管；
所述第一PMOS管与所述第二PMOS管之间为镜像连接，且所述第一PMOS管的栅极与所述充电电路的输入端连接；所述第二PMOS管的漏极与所述第二三极管的集电极连接，用于通过所述第一PMOS管和所述第二PMOS管的镜像作用下，将所述基极电流镜像，并在所述第一PMOS管的栅极产生偏置电压。
5.根据权利要求1-4中任一项所述的导通时间产生电路，其特征在于，所述电流产生电路还包括与所述电流镜像电路并联的第一基极电流消除电路，用于基于所述输入电压生成第一偏置电流，以对所述基极电流进行补偿。
6.根据权利要求5所述的导通时间产生电路，其特征在于，所述第一基极电流消除电路包括第一镜像电路、第五NMOS管和第六NMOS管；
所述第一镜像电路的输入端与所述分压电路的输入端连接，所述第一镜像电路的第一输出端分别与所述第五NMOS管的栅极和漏极以及所述第六NMOS管的栅极连接，所述第一镜像电路的第二输出端接地；
所述第六NMOS管串联于所述电流镜像电路与所述三极管电路之间，所述第五NMOS管的源极与所述三极管电路的输入端连接。
7.根据权利要求6所述的导通时间产生电路，其特征在于，所述电流产生电路还包括第二基极电流消除电路，用于基于所述输入电压生成第二偏置电流，以对所述基极电流进行补偿；
所述第二基极电流消除电路包括第五PMOS管和第二镜像电路，所述第二镜像电路的第一输入端与所述分压电路的输入端连接，所述第二镜像电路的第二输入端与所述第五PMOS管的漏极连接；所述第二镜像电路的输出端与所述三极管电路的输出端连接；
所述第五PMOS管的源极与所述分压电路的输入端连接，所述第五PMOS管的栅极与所述第一镜像电路的第二输出端连接。
8.根据权利要求7所述的导通时间产生电路，其特征在于，在所述第二基极电流消除电路中设有齐纳管，所述齐纳管的一端与所述第二镜像电路连接，另一端接地，用于强制所述第二镜像电路中的低压MOS管位置低压范围。
9.根据权利要求1-4中任一项所述的导通时间产生电路，其特征在于，所述充电电路包括由多个MOS管形成的自偏置电路、开关电容和低压管；
所述自偏置电路的输入端与所述电流镜像电路的输出端连接，所述自偏置电路的其中一个输出端分别与所述开关电容的一端和所述比较器的正输入端连接，所述开关电容的另一端接地；
所述开关电容并联连接于所述低压管的源极和漏极，所述低压管的栅极接入所述开关电源的内部开上管信号。
10.一种开关电源，其特征在于，所述开关电源包括如权利要求1-9中任一项所述的导通时间产生电路和与所述导通时间产生电路的输出端连接的开关电源芯片，所述开关电源芯片基于所述导通时间产生电路产生的导通时间长度控制开关的工作频率。
CN202210426973.6A 2022-04-22 2022-04-22 用于开关电源的导通时间产生电路及开关电源 Active CN114552952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210426973.6A CN114552952B (zh) 2022-04-22 2022-04-22 用于开关电源的导通时间产生电路及开关电源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210426973.6A CN114552952B (zh) 2022-04-22 2022-04-22 用于开关电源的导通时间产生电路及开关电源

Publications (2)

Publication Number Publication Date
CN114552952A true CN114552952A (zh) 2022-05-27
CN114552952B CN114552952B (zh) 2022-08-30

Family

ID=81666653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210426973.6A Active CN114552952B (zh) 2022-04-22 2022-04-22 用于开关电源的导通时间产生电路及开关电源

Country Status (1)

Country Link
CN (1) CN114552952B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044068A1 (en) * 2004-08-26 2006-03-02 Sergey Alenin Bipolar differential to single ended transfer circuit with gain boost
JP2008098845A (ja) * 2006-10-10 2008-04-24 New Japan Radio Co Ltd 差動増幅回路
CN105099181A (zh) * 2015-08-18 2015-11-25 电子科技大学 一种用于buck变换器的导通时间产生电路
CN105786069A (zh) * 2014-12-19 2016-07-20 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路
CN107707103A (zh) * 2017-10-30 2018-02-16 电子科技大学 一种适用于buck变换器的分段斜坡补偿电路
CN108880527A (zh) * 2018-08-17 2018-11-23 电子科技大学 一种兼容多电平输入的接口电路
CN109213254A (zh) * 2018-11-08 2019-01-15 西安电子科技大学 一种电源管理电路及其芯片
US20190146542A1 (en) * 2017-11-14 2019-05-16 Nxp Usa, Inc. Base current cancellation circuit and method therefor
CN111290468A (zh) * 2020-03-18 2020-06-16 北京东方计量测试研究所 一种基准电压产生电路及方法
CN111478581A (zh) * 2020-05-15 2020-07-31 电子科技大学 一种具有宽输入电压范围的上功率管导通时间计时电路
CN112383293A (zh) * 2020-11-30 2021-02-19 上海维安半导体有限公司 一种智能低边功率开关的控制电路及芯片
CN112564631A (zh) * 2020-12-02 2021-03-26 电子科技大学 带预稳压及基极电流消除的带隙基准电路
CN112953519A (zh) * 2021-01-28 2021-06-11 电子科技大学 一种自适应的动态延时电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044068A1 (en) * 2004-08-26 2006-03-02 Sergey Alenin Bipolar differential to single ended transfer circuit with gain boost
JP2008098845A (ja) * 2006-10-10 2008-04-24 New Japan Radio Co Ltd 差動増幅回路
CN105786069A (zh) * 2014-12-19 2016-07-20 深圳市中兴微电子技术有限公司 一种低压电源产生电路、方法及集成电路
CN105099181A (zh) * 2015-08-18 2015-11-25 电子科技大学 一种用于buck变换器的导通时间产生电路
CN107707103A (zh) * 2017-10-30 2018-02-16 电子科技大学 一种适用于buck变换器的分段斜坡补偿电路
US20190146542A1 (en) * 2017-11-14 2019-05-16 Nxp Usa, Inc. Base current cancellation circuit and method therefor
CN108880527A (zh) * 2018-08-17 2018-11-23 电子科技大学 一种兼容多电平输入的接口电路
CN109213254A (zh) * 2018-11-08 2019-01-15 西安电子科技大学 一种电源管理电路及其芯片
CN111290468A (zh) * 2020-03-18 2020-06-16 北京东方计量测试研究所 一种基准电压产生电路及方法
CN111478581A (zh) * 2020-05-15 2020-07-31 电子科技大学 一种具有宽输入电压范围的上功率管导通时间计时电路
CN112383293A (zh) * 2020-11-30 2021-02-19 上海维安半导体有限公司 一种智能低边功率开关的控制电路及芯片
CN112564631A (zh) * 2020-12-02 2021-03-26 电子科技大学 带预稳压及基极电流消除的带隙基准电路
CN112953519A (zh) * 2021-01-28 2021-06-11 电子科技大学 一种自适应的动态延时电路

Also Published As

Publication number Publication date
CN114552952B (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
CN107707103B (zh) 一种适用于buck变换器的分段斜坡补偿电路
CN111478581B (zh) 一种具有宽输入电压范围的上功率管导通时间计时电路
CN213934662U (zh) 一种无片外电容线性稳压电路
CN112860002B (zh) 一种瞬时响应线性稳压器
CN210864456U (zh) 低噪声带隙基准输出电压建立电路
CN105099181B (zh) 一种用于buck变换器的导通时间产生电路
CN113485505B (zh) 高压低功耗带隙基准电压源
CN106155152A (zh) 一种具有高电源抑制比特性的带隙基准电路
CN113050750A (zh) 一种能够实现宽输入范围和快速稳态的低压差线性稳压器
CN114578891B (zh) 一种可降低温度影响的电路
CN112684239A (zh) 一种低温漂电源电压检测电路
CN112953519B (zh) 一种自适应的动态延时电路
CN201097251Y (zh) 带隙基准电压产生电路
CN114552952B (zh) 用于开关电源的导通时间产生电路及开关电源
CN116860052A (zh) 一种负反馈稳压电路及前端稳压电路
CN108880527B (zh) 一种兼容多电平输入的接口电路
CN115357088B (zh) 一种具有简易结构的低温度系数供电电路
CN115903987A (zh) 一种新型Zener基准电路
CN212112265U (zh) 一种线性稳压电路
CN113485519B (zh) 一种线性稳压供电电路
CN114050715B (zh) 一种带恒流功能的高压启动电路
CN117008676B (zh) 一种用于带隙基准电路的自启动电路
CN218335758U (zh) 一种带有稳压功能的大功率开关电源
CN219122609U (zh) 超低功耗带隙基准启动电路
CN114578890B (zh) 一种具有分段线性补偿的基准电压源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant