CN111478581B - 一种具有宽输入电压范围的上功率管导通时间计时电路 - Google Patents

Abstract

一种具有宽输入电压范围的上功率管导通时间计时电路，包括输入电压采样模块、计时电流输出模块和计时模块，输入电压采样模块用于采样COT开关电源的输入电压并转换得到采样电流，计时电流输出模块根据采样电流产生计时电流，计时模块在COT开关电源的上功率管导通后利用计时电流给计时电容充电，并利用比较器比较计时电容上的电压和参考电压，当计时电容上的电压大于参考电压时产生上功率管的关断信号并对计时电容放电。本发明将输入COT开关电源输入电压信息反应到上功率管的导通时间上，使COT开关电源获得与输出电压成正相关的开关频率，能够有效提高COT开关电源在低输入电压时的效率和降低高输出电压时的输出纹波；具有宽输入电压范围和高镜像精度。

Description

一种具有宽输入电压范围的上功率管导通时间计时电路

技术领域

本发明属于电子电路技术领域，涉及一种上功率管导通时间计时电路，能够用于控制宽电压输入范围的恒定导通时间(COT)控制模式开关电源的上功率管导通时间。

背景技术

随着电子技术的快速发展，电子设备需要开关电源(DC/DC)在各种负载条件下均具有良好的效率以及快速的瞬态响应能力。传统的PWM控制方式难以满足点式负载(POL)对于电源性能的要求，恒定导通时间(Constant On Time，COT)控制方式以其出色的瞬态响应能力和较高的轻载效率在工业界得到了广泛的应用。但传统的COT控制模式开关电源中上功率管导通时间的产生方式中，导通时间往往不能跟随开关电源输入电压和输出电压的变化进行准确的调整，影响了COT控制模式开关电源的效率和输出纹波；特别体现在开关电源输入电压范围较大时。

发明内容

针对上述传统COT开关电源的上功率管导通时间产生方式中存在的不适应宽电压输入范围和不能准确跟随开关电源输入输出电压变化调整导通时间的不足之处，本发明提出一种上功率管导通时间计时电路，具有宽输入电压范围，适用于COT模式开关电源中上功率管导通时间的控制，通过将COT开关电源的输入电压VIN的信息反应到上功率管导通时间上，能够使COT开关电源获得与其输出电压VO成正相关的开关频率，进而有效提高COT开关电源在低输入电压时的效率和降低高输出电压时的输出纹波。

本发明的技术方案：

一种具有宽输入电压范围的上功率管导通时间计时电路，用于对恒定导通时间控制模式开关电源的上功率管导通时间计时并控制上功率管关断，所述上功率管导通时间计时电路包括输入电压采样模块、计时电流输出模块和计时模块，

所述输入电压采样模块用于采样所述恒定导通时间控制模式开关电源的输入电压，并将采样得到的电压转换为电流获得采样电流；

所述计时电流输出模块根据所述采样电流产生计时电流，包括第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第一NMOS管和第二NMOS管，其中第一NMOS管和第二NMOS管的宽长比相同，第九PMOS管和第十PMOS管的宽长比相同，第十一PMOS管和第十二PMOS管的宽长比相同；

第八PMOS管和第九PMOS管分别用于镜像所述采样电流，使得流过第八PMOS管的电流和流过第九PMOS管的电流与所述采样电流成比例；

第八PMOS管的源极连接电源电压，其漏极连接第十二PMOS管的源极；

第九PMOS管的源极连接电源电压，其漏极连接第二NMOS管的栅极和漏极以及第一NMOS管的栅极；

第十一PMOS管的栅漏短接并连接第十二PMOS管的栅极和第一NMOS管的漏极，其源极连接第十PMOS管的栅极和漏极；

第十PMOS管的源极连接电源电压，第一NMOS管和第二NMOS管的源极接地；

第十二PMOS管的漏极作为所述计时电流输出模块的输出端输出所述计时电流；

所述计时模块包括计时电容和比较器，当所述恒定导通时间控制模式开关电源的上功率管导通后，所述计时模块利用所述计时电流给所述计时电容充电，所述比较器用于比较所述计时电容上的电压和参考电压，当所述计时电容上的电压大于所述参考电压时，所述计时模块产生所述恒定导通时间控制模式开关电源中上功率管的关断信号并对所述计时电容放电。

具体的，所述输入电压采样模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第一电阻、第二电阻、第三电阻、第一PNP型三极管、第一NPN型三极管、第二NPN型三极管、第三NPN型三极管和第四NPN型三极管，其中第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管、第三NMOS管和第四NMOS管为耐高压器件；

第一电阻的一端连接所述恒定导通时间控制模式开关电源的输入电压，另一端连接第一PNP型三极管的基极并通过第二电阻后接地；

第一PNP型三极管的集电极接地，其发射极连接第一NPN型三极管的基极、第二NPN型三极管的发射极和第三NMOS管的源极；

第一PMOS管的栅漏短接并连接第二PMOS管的栅极和偏置电流，其源极连接第二PMOS管、第四PMOS管和第六PMOS管的源极并连接所述恒定导通时间控制模式开关电源的输入电压；

第四NMOS管的栅极连接第二PMOS管的漏极以及第三NMOS管的栅极和漏极，其漏极连接第四PMOS管、第五PMOS管和第六PMOS管的栅极以及第三PMOS管的栅极和漏极，其源极连接第一NPN型三极管的集电极；

第三电阻的一端连接第一NPN型三极管的发射极以及第二NPN型三极管的基极和集电极，另一端接地并连接片外电阻；所述采样电流为流过第三电阻的电流；所述片外电阻的阻值远大于第三电阻的阻值，通过调节所述片外电阻的阻值能够调节所述采样电流的大小；

第三PMOS管的源极连接第四PMOS管的漏极；第五PMOS管的源极连接第六PMOS管的漏极，其漏极连接第三NPN型三极管的基极和集电极以及第四NPN型三极管的基极；

第三NPN型三极管和第四NPN型三极管的发射极接地；

第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管构成电流镜，第三NPN型三极管和第四NPN型三极管构成电流镜，第七PMOS管分别与所述计时电流输出模块中的第八PMOS管和第九PMOS管构成电流镜，通过三个电流镜将所述采样电流镜像到第八PMOS管和第九PMOS管所在支路；第七PMOS管的栅漏短接并连接第四NPN型三极管的集电极、第八PMOS管的栅极和第九PMOS管的栅极，其源极连接电源电压。

具体的，所述计时模块还包括第四电阻、第五NMOS管和第六NMOS管，

第四电阻的一端连接第六NMOS管的漏极、比较器的正向输入端和所述计时电流，另一端连接第五NMOS管的漏极并通过所述计时电容后接地；

第五NMOS管和第六NMOS管的源极接地，栅极连接控制信号；当所述恒定导通时间控制模式开关电源的上功率管导通时，所述控制信号控制第五NMOS管和第六NMOS管关闭；当所述恒定导通时间控制模式开关电源的上功率管关断时，所述控制信号控制第五NMOS管和第六NMOS管开启；

比较器的负向输入端连接所述参考电压，其输出端产生所述恒定导通时间控制模式开关电源中上功率管的关断信号。

本发明的有益效果为：本发明将COT开关电源输入电压VIN的信息反应到上功率管的导通时间T_ON上，使COT开关电源获得与输出电压VO成正相关的开关频率，能够有效提高COT开关电源在低输入电压时的效率和降低高输出电压时的输出纹波；计时电流输出模块中通过对电流镜进行设计，使得电流镜在流过不同电流时都能保持一样的沟调效应，保证镜像精度；在输入电压采样模块中部分使用耐高压器件，有效地提高了本发明的耐压特性，满足宽输入电压应用情况。

附图说明

图1为将本发明提出的一种具有宽输入电压范围的上功率管导通时间计时电路在实施例中应用于电流模COT BUCK变换器的拓扑图。

图2为本发明提出的一种具有宽输入电压范围的上功率管导通时间计时电路在实施例中的一种具体实现电路图。

图3为本发明提出的一种具有宽输入电压范围的上功率管导通时间计时电路在实施例中的功能仿真验证图。

具体实施方式

下面结合附图和具体实施例详细描述本发明的技术方案。

COT开关电源往往采用脉宽调制(PWM)控制上功率管和下功率管的导通与关断，如图1所示以电流模COT的BUCK变换器为例进行说明，上功率管一端连接COT开关电源的输入信号VIN，另一端连接下功率管的一端，下功率管的另一端接地，上功率管和下功率管的连接处通过电感后获得COT开关电源的输出信号VO；输出信号VO经过电阻分压获得反馈信号与一个基准信号VREF进行误差放大后，再与电感电流的采样值进行比较能够获得脉宽调制信号PWM_OUT，内部导通时间计时电路(on-time timer)根据脉宽调制信号PWM_OUT决定COT开关电源的上功率管何时开启，本发明提出的上功率管导通时间计时电路控制上功率管的关断，从而决定上功率管的导通时间，本发明通过把COT开关电源的输入电压VIN的信息引入内部导通时间计时电路(on-time timer)从而获得与开关电源输出VO正相关的系统开关频率，进而可以在COT开关电源输出电压VO较大时获得较大的开关频率来减小VO的纹波，在VIN、VO较小时降低开关频率，提高系统效率。开关电源在应用于汽车等领域时往往需要较大电压输入范围(比如5V-42V)，本发明提出的上功率管导通时间计时电路需要采样输入电压VIN信息，因此对宽电压输入范围的设计进行了考虑，能够实现5-42V的宽电压输入范围。又由于不同的输入电压VIN会对应着不同的计时电流，从而对应着不同的上管开启时间T_ON，理想情况下，VIN与计时电流存在着正比关系，与T_ON存在着反比关系，为了保证所有输入电压情况下正反比关系的系数稳定，需要对VIN电压采样精度及电流镜像精度进行注重的考虑，本发明通过对电流镜进行特殊设计来保证所有电压输入范围内都具有高电流镜像精度，进而维持不同电压下T_ON与VIN的准确的对应关系。

本发明提出的一种具有宽输入电压范围的上功率管导通时间计时电路包括输入电压采样模块、计时电流输出模块和计时模块，其中输入电压采样模块用于采样恒定导通时间控制模式开关电源的输入电压VIN，并将采样得到的电压转换为电流获得采样电流I₁；计时电流输出模块镜像采样电流I₁并产生计时电流I_charge输出到计时模块；计时模块根据计时电流输出模块输出的不同计时电流I_charge产生上功率管关断控制信号，从而决定上功率管导通时间TON的长短。

如图2所示给出了输入电压采样模块的一种实现结构，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第三NMOS管MN3、第四NMOS管MN4、第一电阻R1、第二电阻R2、第三电阻R3、第一PNP型三极管Q1、第一NPN型三极管Q2、第二NPN型三极管Q3、第三NPN型三极管Q4和第四NPN型三极管Q5，第一电阻R1的一端连接恒定导通时间控制模式开关电源的输入电压VIN，另一端连接第一PNP型三极管Q1的基极并通过第二电阻R2后接地；第一PNP型三极管Q1的集电极接地，其发射极连接第一NPN型三极管Q2的基极、第二NPN型三极管Q3的发射极和第三NMOS管MN3的源极；第一PMOS管MP1的栅漏短接并连接第二PMOS管MP2的栅极和偏置电流，其源极连接第二PMOS管MP2、第四PMOS管MP4和第六PMOS管MP6的源极并连接恒定导通时间控制模式开关电源的输入电压VIN；第四NMOS管MN4的栅极连接第二PMOS管MP2的漏极以及第三NMOS管MN3的栅极和漏极，其漏极连接第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6的栅极以及第三PMOS管MP3的栅极和漏极，其源极连接第一NPN型三极管Q2的集电极；第三电阻R3的一端连接第一NPN型三极管Q2的发射极以及第二NPN型三极管Q3的基极和集电极，另一端接地并连接片外电阻R_SET；流过第三电阻R3的电流就是采样电流I₁；第三PMOS管MP3的源极连接第四PMOS管MP4的漏极；第五PMOS管MP5的源极连接第六PMOS管MP6的漏极，其漏极连接第三NPN型三极管Q4的基极和集电极以及第四NPN型三极管Q5的基极；第三NPN型三极管Q4和第四NPN型三极管Q5的发射极接地；第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6构成电流镜，第三NPN型三极管Q4和第四NPN型三极管Q5构成电流镜，第七PMOS管MP7分别与计时电流输出模块中的第八PMOS管MP8和第九PMOS管MP9构成电流镜，通过三个电流镜将采样电流镜像到第八PMOS管MP8和第九PMOS管MP9所在支路；第七PMOS管MP7的栅漏短接并连接第四NPN型三极管Q5的集电极、第八PMOS管MP8的栅极和第九PMOS管MP9的栅极，其源极连接电源电压VCC。

VIN-I电流采样部分即输入电压采样模块是为了将COT开关电源输入电压VIN的电压信息转化为电流信息。其中输入电压采样模块的输入端有输入电压VIN的输入端、偏置电流的输入端BIAS、片外电阻的输入端FSET。其中第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第五PMOS管MP5、第三NMOS管MN3和第四NMOS管MN4为耐高压器件，可以提高输入电压VIN的输入范围。第二NPN型三极管Q3通过二极管连接(diode连接)的方式可以有效的将FSET端的高压静电通过第二NPN型三极管Q3和第一PNP型三极管Q1泄放。第一电阻R1和第二电阻R2将输入电压VIN进行分压获得后连接第一PNP型三极管Q1基极。FSET端连接至芯片外部，通过连接不同的片外电阻R_FST可以对采样电流I₁进行预设置；第三电阻R3为保护电阻，其电阻值远小于片外电阻R_SET的电阻值，可用于FSET端短路时进行限流保护。经过第一PMOS管MP1和第二PMOS管MP2镜像的偏置电流I₂为第一NPN型三极管Q2的基极和第一PNP型三极管Q1提供偏置。正常工作时，输入电压VIN经过第一电阻R1和第二电阻R2分压后的电压V₂＝VIN*R2/(R1+R2)，V₂经过第一PNP型三极管Q1的基极-发射极电压V_BE1抬升后又降了第一NPN型三极管Q2的基极-发射极电压V_BE2得到V₁电压，其中V_BE1≈V_BE2，即V₁≈V₂，也就是说电源电压VIN的信息传递到了V₁，进而可得采样电流I₁：

其中需要设置偏置电流使得I₁大于I₂，否则第一PNP型三极管Q1和第一NPN型三极管Q2无法得到正常工作的偏置电流。

本实施例提出的输入电压采样模块不需要电压缓冲器来采样VIN电压信息，而是直接通过两个BJT管第一PNP型三极管Q1和第一NPN型三极管Q2来采样VIN电压信息，然后通过片外电阻R_SET转化为电流信息，电路结构简洁。

第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6构成了一个具有低沟调效应的电流镜，镜像比为1:K₁，第三NPN型三极管Q4和第四NPN型三极管Q5也构成了一个电流镜，镜像比为1:K₂。输入电压VIN的电压信息转化为电流信息I₁后通过这两个电流镜输入到计时电流输出模块。

如图2所示，计时电流输出模块包括第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第一NMOS管MN1和第二NMOS管MN2，第八PMOS管MP8和第九PMOS管MP9分别用于镜像采样电流，使得流过第八PMOS管MP8的电流和流过第九PMOS管MP9的电流与采样电流成比例；第八PMOS管MP8的源极连接电源电压VCC，其漏极连接第十二PMOS管MP12的源极；第九PMOS管MP9的源极连接电源电压VCC，其漏极连接第二NMOS管MN2的栅极和漏极以及第一NMOS管MN1的栅极；第十一PMOS管MP11的栅漏短接并连接第十二PMOS管MP12的栅极和第一NMOS管MN1的漏极，其源极连接第十PMOS管MP10的栅极和漏极；第十PMOS管MP10的源极连接电源电压VCC，第一NMOS管MN1和第二NMOS管MN2的源极接地；第十二PMOS管MP12的漏极作为计时电流输出模块的输出端输出计时电流I_charge。

计时电流输出模块用于将输入电压采样模块获得的采样电流较为精确地输出到计时电容C1上。包含COT开关电源输入电压VIN信息的采样电流I₁主要通过电流镜的形式传递，所以计时电流输出模块可以采用低压电压VCC供电，不需要VIN供电。计时电流输出模块中通过第八PMOS管MP8和第九PMOS管MP9分别与输入电压采样模块中的第七PMOS管MP7构成电流镜，第七PMOS管MP7和第八PMOS管MP8的镜像比为1:K3，产生计时电流I_charge用于为计时电容C1的充电；所以可得计时电流I_charge与COT开关电源输入电压VIN的关系为：

计时电流输出模块中第十二PMOS管MP12采用共栅连接的形式，用于抑制沟调效应，避免V4电压(即时电流输出模块的输出端电压)的变化影响到计时电流I_charge的大小。就第十二PMOS管MP12的共栅管的特性来说，传统的方式是将其栅端连接至一个与其他电压无关的偏置电压将V3(即第十二PMOS管MP12源端电压)与V4隔离，在V4变化时V3的变化量极小，从而达到抑制沟调效应的目的。然而，在本发明中，由于计时电流I_charge会随着VIN的改变而改变，那么I_charge的变化会导致第十二PMOS管MP12的栅源电压V_GS发生变化，若第十二PMOS管MP12的栅电压连接至固定电压，那么V3会随着VIN的升高而升高，而第八PMOS管MP8的栅电压会随着降低，所以第八PMOS管MP8的沟调效应会使得电流镜的镜像比发生变化，影响I_charge与VIN之间的比例关系。为了避免上述现象，本发明通过第九PMOS管MP9、第二NMOS管MN2和第一NMSO管MN1采样到采样电流I₁的信息，即采样到VIN的信息，再通过两个二极管连接的P管即第十PMOS管MP10和第十一PMOS管MP11产生偏置电压为第十二PMOS管MP12提供栅端偏置。其中第一NMOS管MN1和第二NMOS管MN2的宽长比相同，第九PMOS管MP9和第十PMOS管MP10的宽长比相同，第十一PMOS管MP11和第十二PMOS管MP12的宽长比相同，所以可得第八PMOS管MP8的栅源电压V_GS8与第十PMOS管MP10的栅源电压V_GS10始终相同，即V_GS8＝V_GS10，而第十一PMOS管MP11与第十PMOS管MP10的栅源电压也相同，所以可以得到在任何VIN情况下V3始终等于MP8的栅端电压，即MP7与MP8的栅端电压、漏端电压、源端电压始终相同，那么镜像精度不会受到沟调效应的影响，可以因此达到最高。

计时模块包括计时电容C1和比较器，用于对恒定导通时间控制模式开关电源上功率管的导通时间进行计时并控制上功率管的关断，从而调整上功率管的导通时间；当恒定导通时间控制模式开关电源的上功率管导通后，计时模块利用计时电流I_charge给计时电容C1充电，比较器用于比较计时电容C1上的电压和参考电压V_REF1，当计时电容C1上的电压大于参考电压V_REF1时，计时模块产生恒定导通时间控制模式开关电源中上功率管的关断信号S_OFF并对计时电容C1放电。

如图2所示给出了计时模块的一种实现电路，包括计时电容C1、比较器、第四电阻R4、第五NMOS管MN5和第六NMOS管MN6，第四电阻R4的一端连接第六NMOS管MN6的漏极、比较器的正向输入端和计时电流I_charge，另一端连接第五NMOS管MN5的漏极并通过计时电容C1后接地；第五NMOS管MN5和第六NMOS管MN6的源极接地，栅极连接控制信号；当恒定导通时间控制模式开关电源的上功率管导通时，控制信号控制第五NMOS管MN5和第六NMOS管MN6关闭；当恒定导通时间控制模式开关电源的上功率管关断时，控制信号控制第五NMOS管MN5和第六NMOS管MN6开启；比较器的负向输入端连接参考电压V_REF1，其输出端产生恒定导通时间控制模式开关电源中上功率管的关断信号S_OFF。

计时模块的作用主要是当上功率管开启后经过一段时间的计时然后关断上功率管，对应的计时时间就是上功率管的导通时间T_ON。COT开关电源的上功率管的逻辑可以用一个SR触发器来简单示意。当图1中PWM比较器输出PWM_OUT产生一个高脉冲时，上功率管导通信号S_ON翻高，上功率管开启，同时，上功率管导通信号S_ON经过反相器反相后获得低电平信号控制第五NMOS管MN5和第六NMOS管MN6管关闭，计时电流I_charge开始给计时电容C1充电，当电压V₄达到参考电压V_REF1时，比较器的输出翻转，即上功率管的关断信号S_OFF翻高，上功率管的开启信号S_ON翻低，上功率管关断，同时第五NMOS管MN5和第六NMOS管MN6栅端的控制信号电压翻高，计时电容C1电荷泄放到0，计时周期结束，下一个周期在PWM_OUT再次产生一个高脉冲时开始。第四电阻R4用于补偿比较器的延迟。

通过以上分析可以得到上功率管开启时间T_ON与COT开关电源的输入电压VIN的关系为：

而COT开关电源的开关频率为V_O/T_ON*V_IN，所以可得开关频率fsw为：

图1所示的COT开关电源的输出电压纹波与输出电压的大小有很大关系，输出电压越大纹波越大。所以当VO较大时提高频率可以有效降低输出纹波，而输出电压较小时纹波本身就会减小，所以可以降低开关频率，提升系统效率。

图3为本发明的功能验证图，可以看到采样的电压、计时电流I_charge以及上功率管开启时间与VIN能保持良好的正比或者反比关系。

综上所述，本发明提出了一种具有宽输入电压VIN范围、适用于COT模式开关电源的上功率管导通时间计时电路，该电路具有宽电压输入范围，能够达到5-42V，并且将COT开关电源的输入电压VIN信息反应到上功率管导通时间上，可以使COT开关电源获得与其输出电压VO成正相关的开关频率，进而有效提高COT开关电源在低输入电压VIN时的效率和降低高输出电压时的输出纹波。同时，通过对电流镜进行设计，利用第九PMOS管MP9、第二NMOS管MN2和第一NMSO管MN1采样到VIN的信息，再通过第十PMOS管MP10和第十一PMOS管MP11产生偏置电压为第十二PMOS管MP12提供栅端偏置，抑制了沟调效应，使得镜像精度不会受到沟调效应的影响，保证所有电压输入范围内本发明都具有高电流镜像精度，进而维持不同电压下上功率管导通时间T_ON与COT开关电源输入电压VIN的准确的对应关系。

本领域的普通技术人员将会意识到，上述例子是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种具有宽输入电压范围的上功率管导通时间计时电路，用于对恒定导通时间控制模式开关电源的上功率管导通时间计时并控制上功率管关断，其特征在于，所述上功率管导通时间计时电路包括输入电压采样模块、计时电流输出模块和计时模块，

所述输入电压采样模块用于采样所述恒定导通时间控制模式开关电源的输入电压，并将采样得到的电压转换为电流获得采样电流；

所述计时电流输出模块根据所述采样电流产生计时电流，包括第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第一NMOS管和第二NMOS管，其中第一NMOS管和第二NMOS管的宽长比相同，第九PMOS管和第十PMOS管的宽长比相同，第十一PMOS管和第十二PMOS管的宽长比相同；

第八PMOS管和第九PMOS管分别用于镜像所述采样电流，使得流过第八PMOS管的电流和流过第九PMOS管的电流与所述采样电流成比例；

第八PMOS管的源极连接电源电压，其漏极连接第十二PMOS管的源极；

第九PMOS管的源极连接电源电压，其漏极连接第二NMOS管的栅极和漏极以及第一NMOS管的栅极；

第十一PMOS管的栅漏短接并连接第十二PMOS管的栅极和第一NMOS管的漏极，其源极连接第十PMOS管的栅极和漏极；

第十PMOS管的源极连接电源电压，第一NMOS管和第二NMOS管的源极接地；

第十二PMOS管的漏极作为所述计时电流输出模块的输出端输出所述计时电流；

所述计时模块包括计时电容和比较器，当所述恒定导通时间控制模式开关电源的上功率管导通后，所述计时模块利用所述计时电流给所述计时电容充电，所述比较器用于比较所述计时电容上的电压和参考电压，当所述计时电容上的电压大于所述参考电压时，所述计时模块产生所述恒定导通时间控制模式开关电源中上功率管的关断信号并对所述计时电容放电；

所述输入电压采样模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第三NMOS管、第四NMOS管、第一电阻、第二电阻、第三电阻、第一PNP型三极管、第一NPN型三极管、第二NPN型三极管、第三NPN型三极管和第四NPN型三极管，其中第一PMOS管、第二PMOS管、第三PMOS管、第五PMOS管、第三NMOS管和第四NMOS管为耐高压器件；

第一电阻的一端连接所述恒定导通时间控制模式开关电源的输入电压，另一端连接第一PNP型三极管的基极并通过第二电阻后接地；

第一PNP型三极管的集电极接地，其发射极连接第一NPN型三极管的基极、第二NPN型三极管的发射极和第三NMOS管的源极；

第一PMOS管的栅漏短接并连接第二PMOS管的栅极和偏置电流，其源极连接第二PMOS管、第四PMOS管和第六PMOS管的源极并连接所述恒定导通时间控制模式开关电源的输入电压；

第四NMOS管的栅极连接第二PMOS管的漏极以及第三NMOS管的栅极和漏极，其漏极连接第四PMOS管、第五PMOS管和第六PMOS管的栅极以及第三PMOS管的栅极和漏极，其源极连接第一NPN型三极管的集电极；

第三电阻的一端连接第一NPN型三极管的发射极以及第二NPN型三极管的基极和集电极，另一端接地并连接片外电阻；所述采样电流为流过第三电阻的电流；所述片外电阻的阻值远大于第三电阻的阻值，通过调节所述片外电阻的阻值能够调节所述采样电流的大小；

第三PMOS管的源极连接第四PMOS管的漏极；第五PMOS管的源极连接第六PMOS管的漏极，其漏极连接第三NPN型三极管的基极和集电极以及第四NPN型三极管的基极；

第三NPN型三极管和第四NPN型三极管的发射极接地；

第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管构成电流镜，第三NPN型三极管和第四NPN型三极管构成电流镜，第七PMOS管分别与所述计时电流输出模块中的第八PMOS管和第九PMOS管构成电流镜，通过三个电流镜将所述采样电流镜像到第八PMOS管和第九PMOS管所在支路；第七PMOS管的栅漏短接并连接第四NPN型三极管的集电极、第八PMOS管的栅极和第九PMOS管的栅极，其源极连接电源电压。

2.根据权利要求1所述的具有宽输入电压范围的上功率管导通时间计时电路，其特征在于，所述计时模块还包括第四电阻、第五NMOS管和第六NMOS管，

第四电阻的一端连接第六NMOS管的漏极、比较器的正向输入端和所述计时电流，另一端连接第五NMOS管的漏极并通过所述计时电容后接地；

第五NMOS管和第六NMOS管的源极接地，栅极连接控制信号；当所述恒定导通时间控制模式开关电源的上功率管导通时，所述控制信号控制第五NMOS管和第六NMOS管关闭；当所述恒定导通时间控制模式开关电源的上功率管关断时，所述控制信号控制第五NMOS管和第六NMOS管开启；

比较器的负向输入端连接所述参考电压，其输出端产生所述恒定导通时间控制模式开关电源中上功率管的关断信号。

Images