CN101408778A - 电压控制电路 - Google Patents

电压控制电路 Download PDF

Info

Publication number
CN101408778A
CN101408778A CNA2008101320321A CN200810132032A CN101408778A CN 101408778 A CN101408778 A CN 101408778A CN A2008101320321 A CNA2008101320321 A CN A2008101320321A CN 200810132032 A CN200810132032 A CN 200810132032A CN 101408778 A CN101408778 A CN 101408778A
Authority
CN
China
Prior art keywords
voltage
node
resistance
mentioned
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101320321A
Other languages
English (en)
Inventor
山田和彦
堀川茂满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN101408778A publication Critical patent/CN101408778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Abstract

本发明提供一种电压控制电路，其对于输入电压和负荷电流的变动，可以用简单的电路结构输出恒定的直流电压。相对于由串联连接在节点N(1)和接地电位GND之间的电阻(5)、NPN(6)、(7)以及电阻(8)构成的串联电路并联连接有PMOS(13)，并根据节点N(2)的电位来控制该PMOS(13)的导通状态。由于节点N(2)的电位由串联电路中流过的电流Io决定，所以进行以下控制，以在电流Io增加时减小PMOS(13)的导通电阻、在电流Io减小时增大该PMOS(13)的导通电阻。由此，可以抑制串联电路中流过的电流Io的变动，不管输入电压VI的如何变动，都能将串联电路的电流Io的值基本保持恒定，输出恒定的输出电压VO。

Description

电压控制电路
技术领域
本发明涉及根据直流输入电压生成并输出直流恒定电压的电压控制电路。
背景技术
图2(a)、(b)为以往的电压控制电路的结构图。
图2(a)为后述专利文献2所记载的结构图，具有NPN型晶体管(以下称为“NPN”)23，其集电极(collector)与输入端子21连接，其发射极与输出端子22连接，在该NPN23的集电极和基极之间连接有电阻24。NPN23的基极，通过串联连接的NPN25和齐纳二极管26与接地电位GND连接。此外，NPN25的基极与输出端子22连接，该NPN25的发射极通过电阻27与输出端子22连接。
在该电压控制电路中，向输入端子21提供输入电压VI，电流流过电阻24，NPN23导通，从输出端子22输出有输出电压VO。由此，齐纳电流通过电阻27流入齐纳二极管26。此时，由于NPN25的基极/集电极间的电压VBE大约为0.6V的恒定电压，所以，流过电阻27的电流为与该电阻27的电阻值对应的恒定电流。因此，NPN25的发射极电位，为由恒定的齐纳电流在齐纳二极管26中产生的齐纳电压。由此，输出电压VO，为齐纳二极管26的齐纳电压和NPN25的基极/发射极间的电压VBE的合计电压，与连接到输出端子22的负荷的大小无关，都能得到恒定的输出电压VO。
此外，图2(b)为后述专利文献1所记载的结构图，具有PNP型晶体管(以下称为“PNP”)33，其发射极与输入端子31连接，其集电极与输出端子32连接，该PNP33的基极通过电阻34与NPN35的集电极连接。NPN35的发射极通过齐纳二极管36与限流器37连接。在输出端子32和接地电位GND之间，连接由电阻38、39构成的分压器，利用该分压器对输出电压VO进行分压并提供给误差放大器40。然后，在误差放大器40中，输出与输出电压VO的分压电压和基准电压REF之差对应的电压，并通过电阻41反馈到NPN35的基极。
在该电压控制电路中，由误差放大器40对由分压器分压后的输出电压VO和基准电压REF进行比较，并根据该比较结果来控制驱动用的NPN35的集电极电流。NPN35的集电极电流控制电压控制用的PNP33的基极电流，并被以输出电压VO与基准电压REF成为比例电压的方式进行反馈控制。由此，输出电压VO相对于与输出端子32连接的负荷的变动及输入电压VI的变动能够保持恒定的电压。
专利文献1：日本特开平5-250048号公报
专利文献2：日本特开2006-127093号公报
专利文献3：日本特开2006-202146号公报
但是，在图2(a)的电压控制电路中，流入齐纳二极管26的齐纳电流，并不是从输出端口22侧通过电阻27而流过的电流，而是与从输入端子21侧通过电阻24及NPN25流过的电流的合计值。因此，只要输入电压VI恒定，齐纳电流也基本恒定，从而能得到稳定的输出电压，但是，一旦该输入电压VI发生变动，则齐纳电流也变动，从而齐纳电压发生变动。因此，存在输出电压VO受到输入电压VI的变动的影响的问题。
另一方面，在图2(b)的电压控制电路中，与输入电压VI和负荷电流的变动无关，都能得到稳定的输出电压VO，但是需要误差放大器40和用于生成基准电压REF的电路，因而存在电路规模大之类的问题。此外，误差放大器40的电源，由于是从输入电压VI提供的，所以当使用高输入电压VI(例如，24V)时，存在需要高压的误差放大器40的问题。
发明内容
本发明目的在于，提供一种针对输入电压和负荷电流的变动能够利用简单的电路结构输出恒定的直流电压的电压控制电路。
本发明的电压控制电路，其特征在于，具有：第1晶体管，其集电极与提供输入电压的输入端子连接，发射极与输出被控制电压的输出端子连接，基极与第1节点连接；第1电阻，其被连接在上述输入端子和上述第1节点之间；第2电阻，其被连接在上述第1节点和第2节点之间；第2晶体管，其集电极与上述第2节点连接，发射极与第3节点连接；第3晶体管，其被正向二极管连接在上述第3节点和第4节点之间；第3电阻，其被连接在上述第4节点和接地电位之间；第4电阻，其被连接在上述输出端子和上述第2晶体管的基极之间；第5电阻，其被连接在上述第2晶体管的基极和接地电位之间；以及第4晶体管，其被连接在上述第1节点和接地电位之间，根据上述第2节点的电位来控制其导通状态。
在本发明中，相对于由串联连接在第1节点和接地电位之间的第2电阻、第2晶体管、第3晶体管以及第3电阻构成的串联电路，并联连接有第4晶体管，并利用第2节点的电位来控制该第4晶体管的导通状态。第2节点的电位，由于由该串联电路中流过的电流决定，当串联电路中流过的电流增加时，减小第4晶体管的导通电阻；当该串联电路中流过的电流减小时，增大第4晶体管的导通电阻，以此进行控制，从而可以抑制串联电路中所流过的电流的变动。由此，不管输入电压的变动如何，在串联电路中流过的电流值基本保持恒定，从而收到可以用简单的电路结构输出恒定的输出电压的效果。
附图说明
图1是表示本发明的实施例1的电压控制电路的结构图。
图2为以往的电压控制电路的结构图。
图3是表示本发明的实施例2的电压控制电路的结构图。
图中符号说明：
1：输入端子；2：输出端子；3、6、7：NPN；4、5、8～10、12：电阻；11：电容器；13：PMOS；14：PNP。
具体实施方式
本发明的上述以及其他的目的和新特征，通过对照附图并阅读以下优选实施例的说明，更全面地加以明确。其中，附图专用于解释说明，不限定本发明范围。
图1是表示本发明的实施例1的电压控制电路的结构图。
该电压控制电路，例如是在利用24V等比较高的主电源进行动作的电子装置中，向利用5V等电源进行动作的逻辑电路等提供稳定的低电压的电源电路。
该电压控制电路，具有NPN3，其集电极与提供主电源即输入电压VI的输入端子1连接，发射极与输出稳定的低电压即输出电压VO的输出端子2连接。NPN3的基极与节点N1连接，电阻4被连接在该节点N1和输入端子1之间。节点N1还连接有电阻5的一端，该电阻5的另一端与节点N2连接。此外，节点N2连接有NPN6的集电极，该NPN6的发射极与节点N3连接。再有，节点N3连接有被正向二极管连接的NPN7的集电极和基极，该NPN7的发射极与节点N4连接。而且，节点N4通过电阻8与接地电位GND连接。
在输出端子2和接地电位GND之间，连接由电阻9、10构成的分压器，该分压器分压后的电压VD提供给NPN6的基极。此外，在节点N1和NPN6的基极之间，连接防止振荡用的由电容器11和电阻12构成的相位补偿电路。
此外，在节点N1还连接有P沟道MOS晶体管(以下称为“PMOS”)13的源极，该PMOS13的漏极与接地电位GND连接，栅极与节点N2连接。
接下来对电压控制电路的动作进行说明。
在该电压控制电路中，设输入到输入端子1的电压为VI、从输出端子2输出的电压为VO、电阻4的电阻值为R4、在该电阻4中流过的电流为Ic，则电流Ic用下式(1)表示。
Ic＝{VI-(VO+Vf)}/R4 ··  (1)
在这里，Vf为NPN3的基极/发射极间的电压。
此外，若设在电阻5中流过的电流为Io、PMOS13中流过的电流为Ip、忽略NPN3、6的基极电流，则Ic、Io、Ip之间有下式(2)的关系成立。
Ic＝IO+Ip ··(2)
在PMOS13中流过的电流Ip，一般用下式(3)表示。
Ip＝K(Vgs-Vt)2  ··  (3)
在这里，k为常数，Vgs为PMOS13的栅极/源极之间的电压，Vt为阈值电压。由于Vgs为电阻5的端子间电压，所以若设该电阻5的电阻值为R5，则Vgs＝R5×Io。因此，(3)式变成以下的式(4)。
Ip＝K(R5×IO-Vt)2   ··  (4)
另一方面，提供给NPN6的基极的电压VD，由于是利用电阻9、10对输出电压VO进行分压而得到的电压，所以若设该电阻9、10的电阻值为R9、R10，则变为下式(5)。
VD＝VO×R10/(R9+R10) ·· (5)
此外，该电压VD，由于与NPN6、7的基极/发射极之间的电压与电阻8所产生的电压之和相等，所以若设该电阻8的电阻值为R8，则变为下式(6)。
VD＝2×Vf+R8×10 ··(6)
因此，通过基于式(1)～(6)适当地设定电阻值R4、R5、R8～R10，能够构成为按照输入电压VI输出所希望的输出电压VO。
接下来，对在该电压控制电路中，在负荷电流、输入电压以及温度发生变动了时的输出电压VO的变化进行说明。
(A)负荷电流的变动
在该电压控制电路中，例如，若输出电压VO随负荷电流的增加而下降，则如式(5)所示，对该输出电压VO进行分压所得到的电压VD也下降。由此，NPN6的源极电位下降，在该NPN6中流过的电流Io减小。与此同时，电阻4中流过的电流Ic也减少，NPN3的基极电位上升。根据上述情况，NPN3的发射极电流增加，输出电压VO上升，从而控制为规定的输出电压VO。
另一方面，若随负荷电流的减少，输出电压VO上升，则电压VD也上升，NPN6的基极电位上升，该NPN6中流过的电流Io增加。与此同时，电阻4中流过的电流Ic也增加，NPN3的基极电位下降，该NPN3的发射极电流减少。因此，输出电压VO下降，从而控制为规定的输出电压VO。
(B)输入电压的变动
在按照规定的输入电压VI获得希望的输出电压VO的状态下，若输入电压VI上升，则如以式(1)表示的那样，在电阻4中流过的电流Ic增加。电流Ic被分流为在电阻5中流过的电流Io和在PMOS13中流过的电流Ic。在这里，由于输入电压VI的上升，在电阻5中流过的电流Io增加，则PMOS13的栅极/源极之间的电压Vgs增加，PMOS13的导通电阻减小。由此，PMOS13中流过的电流Ip增加，从而抑制了电流Io的变动(增加)。
另一方面，当输入电压VI下降时，在电阻4中流过的电流Ic减小。因电流Ic的减小，在电阻5中流过的电流Io减小，于是，PMOS13的栅极/源极之间的电压Vgs减小，PMOS13的导通电阻增加。由此，在PMOS13中流过的电流Ip减小，从而抑制了电流Io的变动(减小)。
这样，通过与电流Io的路径(电阻5、NPN6、7、以及电阻8)并联连接的PMOS13吸收电流I随输入电压VI的变动c而变动的量，因而抑制了电流Io的变动，也抑制了输出电压VO的变动。
(C)温度的变动
一般情况下，双极晶体管在温度上升时逆饱和电流增加，基极/发射极间的电压Vf减少。另一方面，电阻器在温度上升时电阻值增加。
在该电压控制电路的周围温度上升时，NPN6、7的基极/发射极之间电压Vf减小，同时，电阻8的电阻值R8增加，从而由该电阻8所引起的压降也增加。另一方面，在周围温度降低时，NPN6、7的基极/发射极之间的电压Vf增加，同时，电阻8的电阻值R8减小，从而由该电阻8所引起的压降下降。
因此，基极/发射极之间的电压Vf的负温度系数与电阻8所引起的压降的正温度特性相抵消，从而抑制了电压VD的温度变动，抑制了电流Io的变动，还抑制了输出电压VO的变动。特别是，按照使温度系数为0的方式，来设定二极管连接的NPN7的串联连接个数和电阻8的电阻值R8，从而能够得到不受温度变动影响的输出电压VO。
如以上所述，在该实施例1的电压控制电路中，与电流Io的路径(电阻5、NPN6、7、以及电阻8)并联地连接有PMOS13，根据电流Io的大小来控制在该PMOS13中流过的电流Ip。根据这样的结构，能够在电流Io增加时，将其增加量的一大半作为电流Ip分流到PMOS13中，在电流Io减小时，从电流Ip向电流Io回流其减少量。因此，有下述优点，即不管输入电压VI的变动如何，都能将输入电流Io值维持基本恒定，并能以简单的电路结构，输出恒定的输出电压VO。
此外，由于将具有互补温度特性的NPN6、7与电阻8串联连接并生成控制用的电压VD，所以，有下述优点，即能得到不受周围温度影响的恒定的输出电压VO。
(实施例2)
图3是表示本发明的实施例2的电压控制电路的结构图，对和图1中的要素相同的要素，标记相同的符号。
在该电压控制电路中，使用PNP型晶体管(以下称为“PNP”)14来代替图1中的PMOS13，该PNP14的发射极与节点N1连接，集电极与接地电位GND连接，基极与节点N2连接。其他的结构和图1相同。
该电压控制电路的动作与图1基本相同。其中，在该实施例2中，由于使用双极晶体管的PNP14来代替图1中的PMOS13，所以与实施例1的电路相比，有下述优点，即提高相对于输出电压VO的变动抑制的灵敏度，并且，能提高温度特性。
此外，本发明不限定于上述实施例，可以进行各种变形。作为该变形例，例如如下。
(a)虽然表示的是输入电压VI和输出电压VO为正极性时的电路结构，但是当输入电压VI和输出电压VO为负极性时，可以通过颠倒晶体管的导电类型(例如，使用PNP来代替NPN)来构成相同结构。
(b)二极管连接的NPN7不限定于1个，也可以根据所希望的输出电压VO而串联连接多个。
(c)也可以根据需要而连接由电容器11和电阻12构成的、用于防止振荡的相位补偿电路。

Claims (4)

1.一种电压控制电路，其特征在于，具有：
第1晶体管，其集电极与提供输入电压的输入端子连接，发射极与输出被控制电压的输出端子连接，基极与第1节点连接；
第1电阻，其被连接在上述输入端子和上述第1节点之间；
第2电阻，其被连接在上述第1节点和第2节点之间；
第2晶体管，其集电极与上述第2节点连接，发射极与第3节点连接；
第3晶体管，其被正向二极管连接在上述第3节点和第4节点之间；
第3电阻，其被连接在上述第4节点和接地电位之间；
第4电阻，其被连接在上述输出端子和上述第2晶体管的基极之间；
第5电阻，其被连接在上述第2晶体管的基极和接地电位之间；以及
第4晶体管，其被连接在上述第1节点和接地电位之间，根据上述第2节点的电位来控制其导通状态。
2.根据权利要求1所述的电压控制电路，其特征在于，
上述第4晶体管为MOS晶体管，其源极与上述第1节点连接，栅极与上述第2节点连接，漏极与接地电位连接。
3.根据权利要求1所述的电压控制电路，其特征在于，
上述第4晶体管为双极晶体管，其发射极与上述第1节点连接，基极与上述第2节点连接，集电极与接地电位连接。
4.根据权利要求1、2和3中任一项所述的电压控制电路，其特征在于，
上述第3晶体管，是将正向二极管连接的双极晶体管多个串联连接而构成的。
CNA2008101320321A 2007-10-10 2008-07-18 电压控制电路 Pending CN101408778A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007263954 2007-10-10
JP2007263954A JP4374388B2 (ja) 2007-10-10 2007-10-10 電圧制御回路

Publications (1)

Publication Number Publication Date
CN101408778A true CN101408778A (zh) 2009-04-15

Family

ID=40533554

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101320321A Pending CN101408778A (zh) 2007-10-10 2008-07-18 电压控制电路

Country Status (4)

Country Link
US (1) US8013582B2 (zh)
JP (1) JP4374388B2 (zh)
KR (1) KR101443178B1 (zh)
CN (1) CN101408778A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737087A (zh) * 2012-08-02 2015-06-24 侯经权 数字电压控制器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4374388B2 (ja) 2007-10-10 2009-12-02 Ｏｋｉセミコンダクタ株式会社 電圧制御回路
US20110050198A1 (en) * 2009-09-01 2011-03-03 Zhiwei Dong Low-power voltage regulator
WO2021029795A1 (en) * 2019-08-13 2021-02-18 Saab Ab Circuit comprising an adjustable zener voltage

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091321A (en) * 1976-12-08 1978-05-23 Motorola Inc. Low voltage reference
JPS6029123B2 (ja) * 1978-08-02 1985-07-09 富士通株式会社 電子回路
GB8630980D0 (en) * 1986-12-29 1987-02-04 Motorola Inc Bandgap reference circuit
JPH05250048A (ja) 1992-03-05 1993-09-28 Nec Corp 直列制御形電圧安定化器
US5864226A (en) * 1997-02-07 1999-01-26 Eic Enterprises Corp. Low voltage regulator having power down switch
JP3519646B2 (ja) * 1999-09-13 2004-04-19 東光株式会社 半導体装置
JP4184644B2 (ja) * 2001-09-27 2008-11-19 株式会社東芝 レギュレータ回路
JP2005165379A (ja) * 2003-11-28 2005-06-23 Denso Corp 定電圧電源回路
JP2006099500A (ja) * 2004-09-30 2006-04-13 Mitsumi Electric Co Ltd レギュレータ回路
JP2006127093A (ja) 2004-10-28 2006-05-18 Quanta Display Japan Inc 定電圧レギュレータ回路
JP2006202146A (ja) * 2005-01-21 2006-08-03 Funai Electric Co Ltd 直流電圧制御回路を備えたテレビジョン受像機、及び直流電圧制御回路
CN100485571C (zh) * 2005-08-05 2009-05-06 鸿富锦精密工业（深圳）有限公司 输出可调稳压电源电路
JP2007133533A (ja) * 2005-11-09 2007-05-31 Nec Electronics Corp 基準電圧生成回路
JP4374388B2 (ja) 2007-10-10 2009-12-02 Ｏｋｉセミコンダクタ株式会社 電圧制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737087A (zh) * 2012-08-02 2015-06-24 侯经权 数字电压控制器

Also Published As

Publication number Publication date
KR101443178B1 (ko) 2014-09-22
JP4374388B2 (ja) 2009-12-02
JP2009093446A (ja) 2009-04-30
US8013582B2 (en) 2011-09-06
KR20090037298A (ko) 2009-04-15
US20090096438A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
CN101341453B (zh) 恒压电路与控制恒压电路的输出电压的方法
CN106558987B (zh) 低静态电流线性调节器电路
US9081404B2 (en) Voltage regulator having input stage and current mirror
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
EP2701030B1 (en) Low dropout voltage regulator with a floating voltage reference
CN108983007B (zh) 短路保护的检测电路和检测方法
CN100476681C (zh) 恒定电压产生器及使用它的电子设备
CN111478581B (zh) 一种具有宽输入电压范围的上功率管导通时间计时电路
TW201337497A (zh) 快速響應的低壓差穩壓系統和低壓差穩壓系統的操作方法
CN114200994B (zh) 一种低压差线性稳压器和激光测距电路
US7990207B2 (en) Constant voltage circuit, constant voltage supply system and constant voltage supply method
JP4855197B2 (ja) シリーズレギュレータ回路
JP6956386B2 (ja) 負電圧生成回路およびこれを用いた電力変換装置
CN110829830B (zh) 基于ldo的输出自适应电荷泵跟随电路
CN114296503A (zh) 一种超低功耗可编程低压差线性稳压源电路
CN101408778A (zh) 电压控制电路
CN209433274U (zh) 一种自偏置的恒流生成电路结构
EP3828662A1 (en) A bandgap reference circuit, corresponding device and method
CN108549455A (zh) 一种具有宽输入范围的降压电路
CN116860052A (zh) 一种负反馈稳压电路及前端稳压电路
CN111245428A (zh) 一种高压pmos驱动电路
CN114967830A (zh) 限流电路、芯片及电子设备
CN111077937A (zh) 一种适用于电池管理系统的单片机电源电路
JP2011198352A (ja) 基準電圧回路
Mansano et al. Power management controller for automotive MCU applications in 90nm CMOS technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20090415

C20 Patent right or utility model deemed to be abandoned or is abandoned