CN107707103B - 一种适用于buck变换器的分段斜坡补偿电路 - Google Patents
一种适用于buck变换器的分段斜坡补偿电路 Download PDFInfo
- Publication number
- CN107707103B CN107707103B CN201711035193.4A CN201711035193A CN107707103B CN 107707103 B CN107707103 B CN 107707103B CN 201711035193 A CN201711035193 A CN 201711035193A CN 107707103 B CN107707103 B CN 107707103B
- Authority
- CN
- China
- Prior art keywords
- tube
- pmos tube
- nmos tube
- grid
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 claims description 43
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 claims description 43
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 claims description 12
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 claims description 12
- 230000005611 electricity Effects 0.000 claims description 11
- 238000005070 sampling Methods 0.000 abstract description 11
- 230000011218 segmentation Effects 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 7
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 7
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
一种适用于BUCK变换器的分段斜坡补偿电路，属于电子电路技术领域。振荡器电路引入BUCK变换器的输出电压信息，将运算放大器的负向输入端电压钳位到其正向输入端电压，并通过电流镜给第一电容充电，得到运算放大器的负向输入端电压即斜坡电压信号，再将斜坡电压信号与第二基准电压比较得到周期型的斜坡电压信号；斜坡电流产生电路在不同占空比下产生不同斜率的补偿斜坡，经过斜坡电路求和电路之后在采样电阻上产生一个与占空比相关的斜坡电压；基极电流补偿电路用于稳定系统。与传统斜坡补偿电路相比，本发明在不同的占空比下采用不同的斜坡补偿斜率，提供系统稳定性；且采用三极管做缓冲器，提高了分段的精确度。
Description
技术领域
本发明属于电子电路技术领域，具体涉及到一种用于Buck变换器的分段斜坡补偿电路。
背景技术
峰值电流模DC-DC变换器在占空比D>50％时，容易出现次谐波振荡现象，斜坡补偿是保证电流模DC-DC变换器正常工作的关键。传统斜坡补偿提出采用固定的斜率，这通常会造成小占空比情况下的过度补偿，从而影响DC-DC变换器瞬态响应特性和带载能力的问题。
如图1所示的传统斜坡补偿电路中，包括斜坡电压产生电路和斜坡补偿电路。运放OP1的正相输入端接基准电压VREF2，负相输入端连接源极跟随器M0的源端，运放OP1的输出端连接源极跟随器M0的栅端，源极跟随器M0的源端接电阻RT，电阻RT通过一个端口与外部连接，可由用户定义具体数值进而确定整个电路的工作频率漏端接M1的漏端，M1和M2构成电流镜；比较器CMP1的正相输入端接M2的漏端，负相输入端接基准电压VREF2，比较器CMP1的输出端接逻辑模块的输入端，逻辑模块的输出接时钟信号和开关管M3的栅端，开关管M3的漏端和源端连接充电电容C1，M4的栅端接斜坡电压信号Vramp，M4的源端接M5的栅端，M5的漏端接M6的漏端，M6和M7组成电流镜，M5的源端接一个电阻R1到地。
运放OP1的负相输入端稳态时被钳位到基准电压VREF1，使流过电阻RT的电流为VREF1/RT。流过电阻RT的电流通过由M1和M2组成的电流镜镜像得到充电电流I0，给电容C1充电，从而得到斜坡电压信号Vramp。当Vramp>VREF2时，比较器CMP1输出高电平，经过一个延时，使开关管M3导通，C1放电，Vramp下降；当Vramp<VREF2时，比较器CMP1输出低电平，经过一个延时，使开关管M3关断，C1开始充电，Vramp开始上升降，直到Vramp>VREF2，比较器翻转，输出高电平，使M3导通，从而产生周期性的斜坡电压信号Vramp。斜坡电压信号Vramp通过由M4和M5组成的缓冲器buffer，使：
Vslope＝Vramp
产生一股电流Vslope/R1，通过由M6和M7组成的电流镜镜像得到斜坡电流Islope，通过采样电阻得到和占空比相关的斜坡电压。
如图1所示，在传统的斜坡补偿电路中，采用单一的固定斜率对系统在所有占空比情况进行补偿，这种补偿方式优点是结构简单，但是斜率m过小，会影响系统的稳定性，m过大，容易过补偿，降低系统的带载能力和瞬态响应速度。同时，采用MOS晶体管做buffer，失配比较大，对系统的效率会带来一定的影响。
对于电压模式的Buck变换器，虽然设计简单、电路成本低且体积小，但是电压模式的输出调节响应速度慢，输出滤波电容会给系统带来稳定性问题；而电流模式相对于电压模式虽然具有更高的稳定性和较好的电压调整率，但在另一方面，电流模式对噪声非常敏感，特别是在占空比大于50％时可能出现次谐波震荡，再者电流模式采用双环控制，系统设计比较复杂；迟滞模式和传统恒定导通时间模式虽然有较快速的瞬态响应、简单的控制环路和低的成本与体积，然而都存在着稳态下系统工作频率漂移和纹波的问题，也很难达到高精度设计要求。
发明内容
本发明的目的，就是针对Buck变换器系统占空比的变化所带来的稳定性问题，提供一种用于Buck变换器的斜坡补偿的方式，在不同的占空比下斜坡补偿的斜率不同，从系统需求上满足了要求，对系统的稳定性起到了关键性的作用。
本发明的技术方案：
一种适用于BUCK变换器的分段斜坡补偿电路，包括振荡器电路，斜坡电流产生电路，斜坡电流求和电路和基极电流补偿电路，
所述振荡器电路包括运算放大器OP、比较器CMP、第一反相器INV1、或门OR、第一NMOS管MN1、第二NMOS管MN2、第七NMOS管MN0、第一PMOS管MP1、第二PMOS管MP2、第七PMOS管MP0、第一电流源I1、第四电流源Ios1、第一电容C1、第二电容Cd和第五电阻RT，
运算放大器OP的第一正向输入端连接第一基准电压VREF，其第二正向输入端连接反馈电压信号FB，其负向输入端连接第七NMOS管MN0的源极并通过第五电阻RT后接地VSS，其输出端连接第七NMOS管MN0的栅极；
第七PMOS管MP0的栅漏短接并连接第七NMOS管MN0的漏极和第一PMOS管MP1的栅极，其源极连接第一PMOS管MP1的源极；第四电流源Ios1连接在第一PMOS管MP1的源极和漏极之间；
比较器CMP的正向输入端连接第一PMOS管MP1和第一NMOS管MN1的漏极并通过第一电容C1后接地VSS，其负向输入端连接第二基准电压VREF1，其输出端连接第二PMOS管MP2和第二NMOS管MN2的栅极；
第一电流源I1接在第一PMOS管MP1和第二PMOS管MP2的源极之间，第二电容Cd接在第二PMOS管MP2的漏极和地之间；
第一反相器INV1的输入端连接第二PMOS管MP2和第二NMOS管MN2漏极，其输出端连接或门OR的第一输入端；
或门OR的第二输入端连接外部时钟信号SYNC，其输出端连接第一NMOS管MN1的栅极，第一NMOS管MN1和第二NMOS管MN2的源极接地VSS；
所述斜坡电流产生电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一NPN型三极管QN1、第二NPN型三极管QN2、第一PNP型三极管QP1、第二PNP型三极管QP2、第五PMOS管MP5、第六PMOS管MP6、第五NMOS管MN5、第六NMOS管MN6、第二电流源I2、第三电流源I3、第五电流源I5和第一偏置电流源I0，
第一PNP型三极管QP1的基极连接第二PNP型三极管QP2的基极和所述振荡器电路中比较器CMP的正向输入端，其集电极接地VSS，其发射极连接第一NPN型三极管QN1的基极并通过第一偏置电流源I0后接电源电压VCC；
第五PMOS管MP5的栅漏短接并连接第一NPN型三极管QN1的集电极，其源极接电源电压VCC；
第一电阻R1和第二电阻R2串联，其串联点连接第五NMOS管MN5的漏极并通过第三电流源I3后接电源电压VCC，第一电阻R1的另一端连接第一NPN型三极管QN1的发射极并通过第二电流源I2后接电源电压VCC，第二电阻R2的另一端和第五NMOS管MN5的源极接地VSS；
第二PNP型三极管QP2的发射极连接第二NPN型三极管QN2的基极并通过第一偏置电流源I0后接电源电压VCC，其集电极接地VSS；
第六PMOS管MP6的栅漏互连并连接第二NPN型三极管QN2的集电极，其源极接电源电压VCC；
第三电阻R3和第四电阻R4串联，其串联点连接第六NMOS管MN6的漏极，第三电阻R3的另一端连接第二NPN型三极管QN2的发射极并通过第五电流源I5后连接电源电压VCC，第四电阻R4的另一端和第六NMOS管MN6的源极接地VSS，第五NMOS管MN5和第六NMOS管MN6的栅极连接脉宽调制信号PWM；
所述斜坡电流求和电路包括第三PMOS管MP3和第四PMOS管MP4，第三PMOS管MP3和第四PMOS管MP4的栅极分别连接所述斜坡电流产生电路中第五PMOS管MP5和第六PMOS管MP6的栅极，其源极都连接电源电压VCC，其漏极互连并连接所述BUCK变换器的采样电阻；
所述基极电流补偿电路包括第三NMOS管MN3、第四NMOS管MN4、第三PNP型三极管QP3和第二偏置电流源，所述第二偏置电流源的电流值是所述第一偏置电流源I0的电流值的两倍；第三PNP型三极管QP3的发射极通过第二偏置电流源后连接电源电压VCC，其基极连接第三NMOS管MN3的栅极和漏极以及第四NMOS管MN4的栅极；第四NMOS管MN4的漏极连接所述振荡器电路中第七PMOS管MP0的栅极，第三NMOS管MN3和第四NMOS管MN4源极以及第三PNP型三极管QP3的集电极接地VSS。
具体的，所述运算放大器OP包括第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12和第十三PMOS管MP13，
第八PMOS管MP8的栅漏短接并连接第八NMOS管MN8的漏极和第十PMOS管MP10的栅极，第九NMOS管MN9的栅漏短接并连接第八NMOS管MN8的栅极和第十一PMOS管MP11的漏极；
第十二PMOS管MP12的栅极作为所述运算放大器OP的第一正向输入端，其源极连接第九PMOS管MP9的漏极、第十一PMOS管MP11和第十三PMOS管MP13的源极，其漏极连接第十NMOS管MN10的栅极和漏极、第十一NMOS管MN11的栅极以及第十三PMOS管MP13的漏极，第十三PMOS管MP13的栅极作为所述运算放大器OP的第二正向输入端，第十一PMOS管MP11的栅极作为所述运算放大器OP的负向输入端；
第十PMOS管MP10的漏极连接第十一NMOS管MN11的漏极，第九PMOS管MP9的栅极连接偏置电压，第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10的源极接电源电压VCC，第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10和第十一NMOS管MN11的源极接地VSS。
具体的，所述比较器CMP包括第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、开关S1和第二反相器INV2，
第十九PMOS管MP19的栅极作为所述比较器的反相输入端，其源极连接第十七PMOS管MP17的漏极和第二十PMOS管MP20的源极并通过开关S1后连接第十六PMOS管MP16的漏极，其漏极连接第十三NMOS管MN13的栅极、第十四NMOS管MN14的栅极和漏极，第十六PMOS管MP16的栅极连接第十七PMOS管MP17的栅极；
第十二NMOS管MN12的栅极连接第二十PMOS管MP20的栅极并作为所述比较器的正向输入端，其漏极连接第十四PMOS管MP14的漏极和第二反相器INV2的输入端，第二反相器INV2的输出端连接所述开关S1的控制端，第十四PMOS管MP14的栅极连接所述斜坡电流产生电路中第五PMOS管MP5的栅极；
第十五PMOS管MP15的栅漏短接并连接第十八PMOS管MP18的栅极和第十三NMOS管MN13的漏极，第十五NMOS管MN15的栅漏短接并连接第十六NMOS管MN16的栅极和第二十PMOS管MP20的漏极，第十六NMOS管MN16的漏极连接第十八PMOS管MP18的漏极，第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17和第十八PMOS管MP18的源极接电源电压VCC，第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15和第十六NMOS管MN16的源极接地VSS。
本发明的有益效果为：本发明提供的分段斜坡补充电路，在不同的占空比下采用不同的斜坡补偿斜率，使得系统在所有占空比情况下稳定工作；另外，相对于传统斜坡补偿电路，本发明采用三极管做缓冲器buffer，失配明显小于MOS管，提高了分段的精确度。
附图说明
图1为传统斜坡补偿实际电路图；
图2为DC-DC变换器电流反馈控制模型；
图3为不同占空比下合适的斜坡斜率范围；
图4为本发明提供的适用于BUCK变换器的斜坡补偿电路图；
图5为本发明提供的适用于BUCK变换器的斜坡补偿电路时序图；
图6(a)为实施例中的箝位运算放大器OP的实际电路图；
图6(b)为实施例中的放电比较器CMP的实际电路图。
具体实施方式
下面结合附图和具体实施例详细描述本发明。
如图2所示为基于DC-DC变换器的电流反馈控制模型，其中Tcm为占空比调制系数，Tps表示占空比对电感电流的控制量，Zcf为等效采样电阻，He(s)为采样保持行为引入的双零点。
可以通过电流环路闭合时的control-to-output的传递函数，来找到合适的斜坡补偿。
其中，Tcl表示控制环路从控制电压到输出电压的传输函数，Zcf表示等效采样电阻，s为拉普拉斯的频率项，ωn表示二分之一开关频率，ζ表示阻尼因子，且有：
其中，L为功率级的外接电感，Vin为Buck变换器的输入电压，Vout为Buck变换器的输出电压，Zcf(与图3中的Ri表示同样的物理量)表示等效采样电阻，Mc为斜坡补偿的斜率。
如图3所示，为了保证最优化的稳定性和瞬态性能，开关电源在不同占空比下斜坡斜率应当在一定范围内取得。因此，可以在不同占空比下，取不同的补偿的斜率从而获得宽输入输出变化范围内的最佳性能。
本发明提供的分段斜坡产生电路适用于一种宽输入输出范围的降压型DC-DC的控制器(即BUCK变换器)，该系统基于峰值电流模控制，其高开关频率工作模式允许对电压和负载变化提供非常快的瞬态响应，而且不会牺牲稳定性
下面结合附图对本发明进行详细的描述。
如图4所示为本发明提供的适用于宽输入范围BUCK变换器的的分段斜坡补偿实际电路图，其中FB是由BUCK变换器的输出电压Vout经过BUCK变换器中分压电阻RF1和RF2分压得到的反馈电压信号，第七NMOS管MN0为源极跟随器，第一PMOS管MP1和第七PMOS管MP0组成电流镜，镜像比为k:1，本实施例中比较器CMP的负向输入端连接的第二基准电压取0.9V，第一NMOS管MN1为开关管，第一电容C1为充电电容。
一些实施例中，为保证匹配性，斜坡电流产生电路中R4＝R3＝R2＝R1。第二偏置电流源I2为固定值0.3/R1，第三偏置电流源为固定值0.6/R1。斜坡电流求和电路中，第三PMOS管MP3和第四PMOS管MP4的漏极连接的采样电阻为本发明适用的峰值电流模控制系统中的电流采样电阻。基极电流补偿电路中，第二偏置电流源的电流值是第一偏置电流源I0的电流值的两倍。
本发明的工作过程为：振荡器电路中通过V-I(电压转换为电流)引入BUCK变换器的输出电压Vout信息，将结点n1点(即运算放大器OP的负向输入端)的电压钳位到运算放大器OP的正向输入端的电压，通过k:1的电流镜(即第一PMOS管MP1和第七PMOS管MP0组成的电流镜)镜像出一股电流给第一电容C1充电，得到结点n1的电压即斜坡电压信号Vramp。当Vramp>VREF1时，比较器CMP输出高电平，经过一个与外部时钟信号SYNC有关的逻辑延时，使开关管第一NMOS管MN1导通，第一电容C1放电，Vramp下降；当Vramp<VREF1时，比较器CMP输出低电平，经过一个与外部时钟信号SYNC有关的逻辑延时，使开关管第一NMOS管MN1关断，第一电容C1开始充电，Vramp开始上升，直到Vramp>VREF1，比较器翻转，输出高电平，使第一NMOS管MN1导通，从而产生周期性的斜坡电压信号。
图5是本发明各个结点的波形图，其中CLK为或门OR的输出端信号，PWM为第六NMOS管MN6栅极输入的脉宽调制信号，n2为第一NPN型三极管QN1的发射极信号，IMP5为流经第五PMOS管MP5的电流，n3为第二NPN型三极管QN2的发射极信号，IMP6为流经第六PMOS管MP6的电流，Islope为第三PMOS管MP3的漏极连接的采样电阻的电流信号。
斜坡电流产生电路将在不同占空比下产生不同斜率的补偿斜坡，当脉宽调制信号PWM为高电平时，一股由第五电阻RT和运算放大器OP箝位产生的电流为第一电容C1充电，电压Vramp不断上升，若占空比小于1/3时，时钟信号输出为高，Islope大小为0；若占空比大于1/3小于2/3时，第一NPN型三极管QN1开启，斜坡电压信号通过由第一PNP型三极管QP1和第一NPN型三极管QN1组成的缓冲器buffer，使n2结点的电压与Vramp相等，产生一股斜坡电流IMP5。IMP5的表达式为：
当占空比大于2/3时，第二NPN型三极管QN2开启，产生另外一股与斜坡电压相关的电流，表达式为：
斜坡电流被镜像通过斜坡电路求和电路之后在采样电阻上产生一个与占空比相关的斜坡电压。
Islope＝IMP5+IMP6
当脉宽调制信号PWM为低电平时，第五NMOS管MN5和第六NMOS管MN6关断。结点n2和n3的电压表达式分别为：
第一NPN型三极管QN1和第二NPN型三极管QN2进入截止区，不补偿斜坡电流。
由于第一PNP型三极管QP1和第二PNP型三极管QP2为常开的PNP管，第一偏置电流源I0会通过第一PNP型三极管QP1和第二PNP型三极管QP2的基极引入一股电流给第一电容C1充电，从而使补偿的斜坡电压过大，造成系统的不稳定，所以由第三PNP型三极管QP3、第三NMOS管MN3、第四NMOS管MN4组成的基极电流补偿电路被设计。
当脉宽调制信号PWM为高电平时，此时流过第七PMOS管MP0的电流的表达式为：
消除了基极电流对斜坡补偿电压的影响。
如图6(a)所示为运算放大器OP的一种具体实施电路图，包括第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12和第十三PMOS管MP13，第八PMOS管MP8的栅漏短接并连接第八NMOS管MN8的漏极和第十PMOS管MP10的栅极，第九NMOS管MN9的栅漏短接并连接第八NMOS管MN8的栅极和第十一PMOS管MP11的漏极；第十二PMOS管MP12的栅极作为运算放大器OP的第一正向输入端，其源极连接第九PMOS管MP9的漏极、第十一PMOS管MP11和第十三PMOS管MP13的源极，其漏极连接第十NMOS管MN10的栅极和漏极、第十一NMOS管MN11的栅极以及第十三PMOS管MP13的漏极，第十三PMOS管MP13的栅极作为运算放大器OP的第二正向输入端，第十一PMOS管MP11的栅极作为运算放大器OP的负向输入端；第十PMOS管MP10的漏极连接第十一NMOS管MN11的漏极，第九PMOS管MP9的栅极连接固定的偏置电压bias，第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10的源极接电源电压VCC，第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10和第十一NMOS管MN11的源极接地VSS。运算放大器OP的正向输入端分别为BUCK变换器的反馈电压信号FB和第一基准电压VREF，软启动或者短路时，将结点n1的电压钳位到FB，使频率降低，提高效率。
比较器CMP的一种具体实施电路图如图6(b)所示，包括第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、开关S1和第二反相器INV2，第十九PMOS管MP19的栅极作为比较器的反相输入端，其源极连接第十七PMOS管MP17的漏极和第二十PMOS管MP20的源极并通过开关S1后连接第十六PMOS管MP16的漏极，其漏极连接第十三NMOS管MN13的栅极、第十四NMOS管MN14的栅极和漏极，第十六PMOS管MP16的栅极连接第十七PMOS管MP17的栅极；第十二NMOS管MN12的栅极连接第二十PMOS管MP20的栅极并作为比较器的正向输入端，其漏极连接第十四PMOS管MP14的漏极和第二反相器INV2的输入端，第二反相器INV2的输出端连接开关S1的控制端，第十四PMOS管MP14的栅极连接斜坡电流产生电路中第五PMOS管MP5的栅极；第十五PMOS管MP15的栅漏短接并连接第十八PMOS管MP18的栅极和第十三NMOS管MN13的漏极，第十五NMOS管MN15的栅漏短接并连接第十六NMOS管MN16的栅极和第二十PMOS管MP20的漏极，第十六NMOS管MN16的漏极连接第十八PMOS管MP18的漏极，第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17和第十八PMOS管MP18的源极接电源电压VCC，第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15和第十六NMOS管MN16的源极接地VSS。
当斜坡电压信号Vramp>VTH,MN12，VTH,MN12为第十二NMOS管MN12的阈值电压，第十二NMOS管MN12导通，A点(即第二反相器INV2的输出端)输出为高，开关S1闭合，由第十六PMOS管MP16、第十七PMOS管MP17、第十九PMOS管MP19、第二十PMOS管MP20、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15和第十六NMOS管MN16组成的差分对的偏置电流增大，通过电流镜镜像使第十八PMOS管MP18和第十六NMOS管MN16的上拉和下拉电流的能力均增大，提高了比较器的速度，使整个电路的效率得到提高。为保证能正常上电，加入一股偏置电流即第四电流源Ios1。当外部时钟信号SYNC外接低电平时，振荡器电路的输出信号的频率由第五电阻RT决定，当外部时钟信号SYNC外接时钟信号时，振荡器输出信号的频率由外部输入的时钟信号的频率决定，但是外部输入的时钟信号的频率要略高于第五电阻RT决定的频率。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (3)
1.一种适用于BUCK变换器的分段斜坡补偿电路，其特征在于，包括振荡器电路，斜坡电流产生电路，斜坡电流求和电路和基极电流补偿电路，
所述振荡器电路包括运算放大器(OP)、比较器(CMP)、第一反相器(INV1)、或门(OR)、第一NMOS管(MN1)、第二NMOS管(MN2)、第七NMOS管(MN0)、第一PMOS管(MP1)、第二PMOS管(MP2)、第七PMOS管(MP0)、第一电流源(I1)、第四电流源(Ios1)、第一电容(C1)、第二电容(Cd)和第五电阻(RT)，
运算放大器(OP)的第一正向输入端连接第一基准电压(VREF)，其第二正向输入端连接反馈电压信号(FB)，其负向输入端连接第七NMOS管(MN0)的源极并通过第五电阻(RT)后接地(VSS)，其输出端连接第七NMOS管(MN0)的栅极；
第七PMOS管(MP0)的栅漏短接并连接第七NMOS管(MN0)的漏极和第一PMOS管(MP1)的栅极，其源极连接第一PMOS管(MP1)的源极；第四电流源(Ios1)连接在第一PMOS管(MP1)的源极和漏极之间；
比较器(CMP)的正向输入端连接第一PMOS管(MP1)和第一NMOS管(MN1)的漏极并通过第一电容(C1)后接地(VSS)，其负向输入端连接第二基准电压(VREF1)，其输出端连接第二PMOS管(MP2)和第二NMOS管(MN2)的栅极；
第一电流源(I1)接在第一PMOS管(MP1)和第二PMOS管(MP2)的源极之间，第二电容(Cd)接在第二PMOS管(MP2)的漏极和地之间；
第一反相器(INV1)的输入端连接第二PMOS管(MP2)和第二NMOS管(MN2)漏极，其输出端连接或门(OR)的第一输入端；
或门(OR)的第二输入端连接外部时钟信号(SYNC)，其输出端连接第一NMOS管(MN1)的栅极，第一NMOS管(MN1)和第二NMOS管(MN2)的源极接地(VSS)；
所述斜坡电流产生电路包括第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一NPN型三极管(QN1)、第二NPN型三极管(QN2)、第一PNP型三极管(QP1)、第二PNP型三极管(QP2)、第五PMOS管(MP5)、第六PMOS管(MP6)、第五NMOS管(MN5)、第六NMOS管(MN6)、第二电流源(I2)、第三电流源(I3)、第五电流源和第一偏置电流源(I0)，
第一PNP型三极管(QP1)的基极连接第二PNP型三极管(QP2)的基极和所述振荡器电路中比较器(CMP)的正向输入端，其集电极接地(VSS)，其发射极连接第一NPN型三极管(QN1)的基极并通过第一偏置电流源(I0)后接电源电压(VCC)；
第五PMOS管(MP5)的栅漏短接并连接第一NPN型三极管(QN1)的集电极，其源极接电源电压(VCC)；
第一电阻(R1)和第二电阻(R2)串联，其串联点连接第五NMOS管(MN5)的漏极并通过第三电流源(I3)后接电源电压(VCC)，第一电阻(R1)的另一端连接第一NPN型三极管(QN1)的发射极并通过第二电流源(I2)后接电源电压(VCC)，第二电阻(R2)的另一端和第五NMOS管(MN5)的源极接地(VSS)；
第二PNP型三极管(QP2)的发射极连接第二NPN型三极管(QN2)的基极并通过第一偏置电流源(I0)后接电源电压(VCC)，其集电极接地(VSS)；
第六PMOS管(MP6)的栅漏互连并连接第二NPN型三极管(QN2)的集电极，其源极接电源电压(VCC)；
第三电阻(R3)和第四电阻(R4)串联，其串联点连接第六NMOS管(MN6)的漏极，第三电阻(R3)的另一端连接第二NPN型三极管(QN2)的发射极并通过第五电流源后连接电源电压(VCC)，第四电阻(R4)的另一端和第六NMOS管(MN6)的源极接地(VSS)，第五NMOS管(MN5)和第六NMOS管(MN6)的栅极连接脉宽调制信号(PWM)；
所述斜坡电流求和电路包括第三PMOS管(MP3)和第四PMOS管(MP4)，第三PMOS管(MP3)和第四PMOS管(MP4)的栅极分别连接所述斜坡电流产生电路中第五PMOS管(MP5)和第六PMOS管(MP6)的栅极，其源极都连接电源电压(VCC)，其漏极互连并连接所述BUCK变换器的采样电阻；
所述基极电流补偿电路包括第三NMOS管(MN3)、第四NMOS管(MN4)、第三PNP型三极管(QP3)和第二偏置电流源，所述第二偏置电流源的电流值是所述第一偏置电流源(I0)的电流值的两倍；第三PNP型三极管(QP3)的发射极通过第二偏置电流源后连接电源电压(VCC)，其基极连接第三NMOS管(MN3)的栅极和漏极以及第四NMOS管(MN4)的栅极；第四NMOS管(MN4)的漏极连接所述振荡器电路中第七PMOS管(MP0)的栅极，第三NMOS管(MN3)和第四NMOS管(MN4)源极以及第三PNP型三极管(QP3)的集电极接地(VSS)。
2.根据权利要求1所述的适用于BUCK变换器的分段斜坡补偿电路，其特征在于，所述运算放大器(OP)包括第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MP12)和第十三PMOS管(MP13)，
第八PMOS管(MP8)的栅漏短接并连接第八NMOS管(MN8)的漏极和第十PMOS管(MP10)的栅极，第九NMOS管(MN9)的栅漏短接并连接第八NMOS管(MN8)的栅极和第十一PMOS管(MP11)的漏极；
第十二PMOS管(MP12)的栅极作为所述运算放大器(OP)的第一正向输入端，其源极连接第九PMOS管(MP9)的漏极、第十一PMOS管(MP11)和第十三PMOS管(MP13)的源极，其漏极连接第十NMOS管(MN10)的栅极和漏极、第十一NMOS管(MN11)的栅极以及第十三PMOS管(MP13)的漏极，第十三PMOS管(MP13)的栅极作为所述运算放大器(OP)的第二正向输入端，第十一PMOS管(MP11)的栅极作为所述运算放大器(OP)的负向输入端；
第十PMOS管(MP10)的漏极连接第十一NMOS管(MN11)的漏极，第九PMOS管(MP9)的栅极连接偏置电压，第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)的源极接电源电压(VCC)，第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)和第十一NMOS管(MN11)的源极接地(VSS)。
3.根据权利要求1所述的适用于BUCK变换器的分段斜坡补偿电路，其特征在于，所述比较器(CMP)包括第十二NMOS管(MN12)、第十三NMOS管(MN13)、第十四NMOS管(MN14)、第十五NMOS管(MN15)、第十六NMOS管(MN16)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十六PMOS管(MP16)、第十七PMOS管(MP17)、第十八PMOS管(MP18)、第十九PMOS管(MP19)、开关(S1)和第二反相器(INV2)，
第十九PMOS管(MP19)的栅极作为所述比较器的反相输入端，其源极连接第十七PMOS管(MP17)的漏极和第二十PMOS管(MP20)的源极并通过开关(S1)后连接第十六PMOS管(MP16)的漏极，其漏极连接第十三NMOS管(MN13)的栅极、第十四NMOS管(MN14)的栅极和漏极，第十六PMOS管(MP16)的栅极连接第十七PMOS管(MP17)的栅极；
第十二NMOS管(MN12)的栅极连接第二十PMOS管(MP20)的栅极并作为所述比较器的正向输入端，其漏极连接第十四PMOS管(MP14)的漏极和第二反相器(INV2)的输入端，第二反相器(INV2)的输出端连接所述开关(S1)的控制端，第十四PMOS管(MP14)的栅极连接所述斜坡电流产生电路中第五PMOS管(MP5)的栅极；
第十五PMOS管(MP15)的栅漏短接并连接第十八PMOS管(MP18)的栅极和第十三NMOS管(MN13)的漏极，第十五NMOS管(MN15)的栅漏短接并连接第十六NMOS管(MN16)的栅极和第二十PMOS管(MP20)的漏极，第十六NMOS管(MN16)的漏极连接第十八PMOS管(MP18)的漏极，第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十六PMOS管(MP16)、第十七PMOS管(MP17)和第十八PMOS管(MP18)的源极接电源电压(VCC)，第十二NMOS管(MN12)、第十三NMOS管(MN13)、第十四NMOS管(MN14)、第十五NMOS管(MN15)和第十六NMOS管(MN16)的源极接地(VSS)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711035193.4A CN107707103B (zh) | 2017-10-30 | 2017-10-30 | 一种适用于buck变换器的分段斜坡补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711035193.4A CN107707103B (zh) | 2017-10-30 | 2017-10-30 | 一种适用于buck变换器的分段斜坡补偿电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107707103A CN107707103A (zh) | 2018-02-16 |
| CN107707103B true CN107707103B (zh) | 2019-09-27 |
Family
ID=61177009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711035193.4A Expired - Fee Related CN107707103B (zh) | 2017-10-30 | 2017-10-30 | 一种适用于buck变换器的分段斜坡补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107707103B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111398667A (zh) * | 2020-04-03 | 2020-07-10 | 电子科技大学 | 一种过零检测电路 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108448893B (zh) * | 2018-03-07 | 2020-04-07 | 电子科技大学 | 一种基于占空比的动态斜坡补偿电路 |
| CN108390558B (zh) * | 2018-03-21 | 2020-10-23 | 上海贝岭股份有限公司 | 一种降压型电流模电源变换器 |
| CN108390556B (zh) * | 2018-04-27 | 2020-01-03 | 电子科技大学 | 一种电荷泵电路 |
| CN108599535A (zh) * | 2018-07-09 | 2018-09-28 | 成都信息工程大学 | 一种适用于峰值电流模buck变换器的自适应斜坡补偿电路 |
| CN108696105B (zh) * | 2018-07-09 | 2024-03-19 | 杰华特微电子（张家港）有限公司 | 开关电源控制电路及开关电源 |
| CN109004823B (zh) * | 2018-08-17 | 2020-07-31 | 电子科技大学 | 一种基于cmos工艺的自适应固定导通时间产生电路 |
| CN108717158B (zh) * | 2018-08-29 | 2020-06-16 | 电子科技大学 | 一种适用于死区时间控制的负压检测电路 |
| KR102510671B1 (ko) * | 2018-09-21 | 2023-03-20 | 에스케이하이닉스 주식회사 | 램프신호 생성기 및 이를 포함하는 이미지 센서 |
| TWI697185B (zh) * | 2019-02-25 | 2020-06-21 | 新唐科技股份有限公司 | 電壓轉換裝置 |
| CN109921639B (zh) * | 2019-03-18 | 2021-02-12 | 电子科技大学 | 一种基于可变导通时间控制的Buck变换器 |
| CN110166035B (zh) * | 2019-06-26 | 2023-03-21 | 上海艾为电子技术股份有限公司 | 电流补偿电路及模拟开关电路 |
| CN110445377B (zh) * | 2019-08-13 | 2021-01-22 | 电子科技大学 | 一种具有零静态功耗的导通时间产生电路 |
| CN112542948B (zh) * | 2020-10-30 | 2022-05-13 | 北京时代民芯科技有限公司 | 一种斜坡补偿电路 |
| CN112865511B (zh) * | 2021-01-12 | 2022-05-27 | 南京理工大学 | 一种用于dcdc变换器的电流检测电路 |
| CN113467566B (zh) * | 2021-08-06 | 2022-10-11 | 上海艾为电子技术股份有限公司 | 一种斜坡电压产生电路、芯片及电子设备 |
| CN113630121B (zh) * | 2021-08-19 | 2023-07-04 | 电子科技大学 | 一种采样保持与膝点检测电路 |
| CN113922793B (zh) * | 2021-10-13 | 2023-09-15 | 中国电子科技集团公司第二十四研究所 | 一种可编程电流限的脉宽调制电路 |
| CN114421766A (zh) * | 2021-12-30 | 2022-04-29 | 哈尔滨工程大学 | 一种应用于开关电源具有抖频及斜坡补偿的高精度振荡器电路 |
| CN114967829B (zh) * | 2022-04-15 | 2023-01-10 | 电子科技大学 | 一种用于斜坡补偿的电压电流转换电路 |
| CN114552952B (zh) * | 2022-04-22 | 2022-08-30 | 深圳市泰德半导体有限公司 | 用于开关电源的导通时间产生电路及开关电源 |
| CN114995567B (zh) * | 2022-06-20 | 2023-07-07 | 西安微电子技术研究所 | 一种电流控制型的斜率补偿电路 |
| CN115756050B (zh) * | 2022-11-07 | 2024-04-02 | 晟芯腾跃(北京)科技有限公司 | 超低噪声基准电路 |
| CN115955221B (zh) * | 2023-03-14 | 2023-07-21 | 昂赛微电子（上海）有限公司 | 高侧电压比较电路及其控制方法 |
| CN117013845B (zh) * | 2023-10-08 | 2024-01-19 | 成都市易冲半导体有限公司 | 斜坡补偿电路、dcdc转换器及充电芯片 |
| CN117879307B (zh) * | 2023-11-29 | 2024-09-13 | 北京伽略电子股份有限公司 | 分段斜坡补偿电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042207B1 (en) * | 2003-11-07 | 2006-05-09 | National Semiconductor Corporation | Inductive measurement system and method |
| TWI354877B (en) * | 2008-02-20 | 2011-12-21 | Advanced Analog Technology Inc | Slope compensation circuit, method thereof and pul |
| CN102005911B (zh) * | 2009-09-01 | 2013-07-17 | 安凯(广州)微电子技术有限公司 | 一种分段线性斜坡补偿电路 |
| CN107104595B (zh) * | 2017-05-16 | 2019-01-04 | 电子科技大学 | 适用于峰值电流模控制降压变换器的自适应斜坡补偿电路 |
| CN107134925B (zh) * | 2017-07-18 | 2018-12-11 | 电子科技大学 | 一种适用于降压变换器的自适应分段斜坡补偿电路 |
-
2017
- 2017-10-30 CN CN201711035193.4A patent/CN107707103B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111398667A (zh) * | 2020-04-03 | 2020-07-10 | 电子科技大学 | 一种过零检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107707103A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107707103B (zh) | 一种适用于buck变换器的分段斜坡补偿电路 | |
| CN104238611B (zh) | 电流模带隙基准电流源 | |
| WO2016015566A1 (zh) | 软启动方法及电路 | |
| CN109656300B (zh) | 一种基于双电源轨供电的快速负载响应ldo | |
| CN109921639A (zh) | 一种基于可变导通时间控制的Buck变换器 | |
| CN105048792B (zh) | 一种用于buck变换器的软启动电路 | |
| CN109088532A (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
| CN108599728A (zh) | 一种具有限流和钳位功能的误差放大器 | |
| CN109101067B (zh) | 一种双电源轨的低压差线性稳压器 | |
| CN108092507B (zh) | 一种浮动电源轨pwm比较器 | |
| CN104779793B (zh) | 一种用于buck变换器的导通时间产生电路 | |
| CN108900069B (zh) | 一种基于占空比的自适应二次斜坡补偿电路 | |
| TW201443602A (zh) | 驅動電路 | |
| CN102386895A (zh) | 磁滞比较器 | |
| CN110333752A (zh) | 一种恒定功率线性稳压器 | |
| CN203386099U (zh) | 带隙基准电路及电视机 | |
| CN104950976A (zh) | 一种基于摆率增强的稳压电路 | |
| CN208782784U (zh) | 张弛振荡器 | |
| CN112953519B (zh) | 一种自适应的动态延时电路 | |
| CN207070017U (zh) | 宽带无电感高线性度输出驱动缓冲器 | |
| CN108880527B (zh) | 一种兼容多电平输入的接口电路 | |
| CN104579245A (zh) | Rc振荡器 | |
| CN203812133U (zh) | 一种基于dc-dc的带隙基准电路结构 | |
| CN110635448A (zh) | 一种低静态电流且具有动态滤波功能的欠压保护电路 | |
| CN101976949A (zh) | 基于差分结构的快速抗干扰电流采样电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190927 |