CN102386895A - 磁滞比较器 - Google Patents

Abstract

本发明涉及一种磁滞比较器。在一个实施方式的磁滞比较器中，设有第一至三电流源、比较放大部、基准电压产生部、电流镜电路、第一至五Nch MOS晶体管、以及第一至五端子。

Description

磁滞比较器

(相关文献的引用)

本申请以2010年8月26日申请的在先的日本专利申请2010-188952号的优先权利益为基础，而且，要求其利益，其整体内容通过引用而包含于本申请中。

技术领域

在此说明的实施方式涉及磁滞比较器(hysteresis comparator)。

背景技术

在以干电池、电池等为电源的民用或工业用的半导体集成电路中，对例如监视电源电压的电路等使用磁滞比较器。这种比较器具有2个不同的阈值，由双极型晶体管或BiCMOS构成。

当在由双极型晶体管或BiCMOS构成的磁滞比较器的输出级使用双极型晶体管时，需要在使输出级导通时将输出级的基极电压设定为基极-发射极间电压以上。因此，存在很难扩大磁滞比较器的阈值的设定范围的问题。

发明内容

本发明的目的在于提供一种能够扩大阈值的设定范围的磁滞比较器。

根据一个实施方式，磁滞比较器设置有基准电压产生部、比较放大部、第三晶体管、第四晶体管、第一电流源、第五晶体管、第六晶体管、第二电流源、第七晶体管、第八晶体管、以及第九晶体管。基准电压产生部中，对一端侧施加第一电压，使用多个电阻，对第一电压进行分压，产生基准电压。比较放大部设置在高电位侧电源与低电位侧电源之间，具有形成差分对的第一和第二晶体管，对第一晶体管的栅极输入输入电压，对第二晶体管的栅极输入上述基准电压。第三晶体管设置在基准电压产生部的另一端与低电位侧电源之间。第四晶体管设置在高电位侧电源与低电位侧电源之间，对栅极输入比较放大部的输出信号。第一电流源中，一端连接于高电位侧电源，产生第一电流，并使其流过另一端侧。第五晶体管中，第一端子连接于第一电流源的另一端，被进行二极管连接。第六晶体管设置在第五晶体管的第二端子与基准电压产生部的另一端之间，栅极连接于第三晶体管的栅极和第四晶体管的第一端子，基于第四晶体管的第一端子的电位，将第五晶体管的第二端子与基准电压产生部的另一端之间连接起来。第二电流源中，一端连接于高电位侧电源，产生第一电流的n倍(其中，n大于等于2)的第二电流，并使其流过另一端侧。第七晶体管中，第一端子连接于第二电流源的另一端，栅极连接于第五晶体管的栅极，构成第五晶体管和电流镜电路，输出输出电压输出。第八和第九晶体管设置在第七晶体管的第二端子与低电位侧电源之间，进行级联连接，在比较放大部动作时始终导通。

发明的效果：

本发明能够扩大磁滞比较器的阈值的设定范围。

附图说明

图1是表示第一实施方式的磁滞比较器的电路图。

图2是表示第一实施方式的比较例的磁滞比较器的电路图。

图3是表示相对于第一实施方式的输入电压与基准电压的关系的晶体管状态的图。

图4是表示第一实施方式的第一电压为1.3V时的磁滞比较器的动作的图。

图5是表示第一实施方式的第一电压为0.5V时的磁滞比较器的动作的图。

图6是表示第一实施方式的基准电压和输出电压的变化的图。

图7是表示第二实施方式的磁滞比较器的电路图。

图8是表示相对于第二实施方式的输入电压与基准电压的关系的晶体管状态的图。

具体实施方式

下面，一边参照附图，一边对进一步的多个实施例进行说明。在附图中，相同的附图标记表示相同或类似部分。

(第一实施方式)

参照附图，对第一实施方式的磁滞比较器进行说明。图1是表示磁滞比较器的电路图。图2是表示比较例的磁滞比较器的电路图。在本实施方式中，使磁滞比较器由CMOS构成，使输出侧成为电流镜电路构成，扩大阈值的设定范围。

如图1所示，在磁滞比较器90中，设有：电流源2至4、比较放大部10、基准电压产生部21、电流镜电路23、Nch MOS晶体管NMT3、Nch MOS晶体管NMT4、Nch MOS晶体管NMT6、Nch MOS晶体管NMT8、Nch MOS晶体管NMT9、端子Pvd、端子Pv1、端子P_输入、端子Pvs、以及端子P_输出。

磁滞比较器90由CMOS构成，具有2个不同的阈值。磁滞比较器90应用在例如对民用或工业用的半导体集成电路的电源电压进行监视的电路等中。

端子Pvd将高电位侧电源Vdd供给到磁滞比较器90。端子Pv1将第一电压V1输出到磁滞比较器90。端子P_输入将输入电压V_输入输出到磁滞比较器90。端子Pvs连接于低电位侧电源(接地电位)Vss。端子P_输出输出输出电压V_输出。

在基准电压产生部21中设有电阻R1和电阻R2。电阻R1中，对一端施加第一电压V1，另一端连接于节点N3。电阻R2中，一端连接于节点N3，另一端连接于节点NB。基准电压产生部21将基准电压Vref从级联连接的电阻R1和R2之间(节点N3)输出到比较放大部10。另外，在磁滞比较器90动作时，具有作为阈值的不同的2个基准电压(详细内容如后所述)。

在比较放大部10中设有电流源1、电流镜电路22、Pch MOS晶体管PMT1、以及Pch MOS晶体管PMT2。

电流源1中，一端连接于高电位侧电源Vdd，另一端连接于节点N1，在另一端侧流过电流。

Pch MOS晶体管PMT1中，源极连接于节点N1，对栅极输入输入电压V_输入，漏极连接于节点N2。Pch MOS晶体管PMT2中，源极连接于节点N1，对栅极输入基准电压Vref。

Pch MOS晶体管PMT1和PMT2作为差分对进行动作。从Pch MOS晶体管PMT1的漏极侧(节点N2)，输出比较放大部10的非反相输出信号。在此，将Pch MOS晶体管PMT1记作非反相(+)侧的晶体管，将Pch MOS晶体管PMT2记作反相(-)侧的晶体管。

在电流镜电路22中，设有Nch MOS晶体管NMT1和Nch MOS晶体管NMT2。

Nch MOS晶体管NMT1中，漏极连接于节点N2，源极连接于低电位侧电源(接地电位)Vss。Nch MOS晶体管NMT2中，漏极连接于Pch MOS晶体管PMT2的漏极，栅极连接于漏极和Nch MOS晶体管NMT1的栅极，源极连接于低电位侧电源(接地电位)Vss。

电流镜电路22中，当在Nch MOS晶体管NMT2侧流过电流时，在Nch MOS晶体管NMT1侧流过与其对应的电流。

Nch MOS晶体管NMT3中，漏极(第一端子)连接于节点NB(基准电压产生部21的另一端)，源极(第二端子)连接于低电位侧电源(接地电位)Vss。

电流源2中，一端连接于高电位侧电源Vdd，另一端连接于节点NA，在另一端侧流过电流。

Nch MOS晶体管NMT4中，漏极(第一端子)连接于节点NA(电流源2的另一端)，栅极(控制端子)连接于节点N2，源极(第二端子)连接于低电位侧电源(接地电位)Vss。

在此，(第一端子)设为晶体管的高电位侧电源Vdd侧的端子，(第二端子)设为低电位侧电源(接地电位)Vss侧的端子。在此之后，即使在Pch MOS晶体管的情况下也进行该标示方式。

电流源3中，一端连接于高电位侧电源Vdd，另一端连接于节点N4，在另一端侧流过电流Ia。

电流源4中，一端连接于高电位侧电源Vdd，另一端连接于节点N5，在另一端侧流过电流Ia的2倍的电流。在此，虽然流过电流Ia的2倍的电流，但是也可以设定为例如电流Ia的n倍(其中，n大于等于2)。

在电流镜电路23中，设有Nch MOS晶体管NMT5和Nch MOS晶体管NMT7。

Nch MOS晶体管NMT5是漏极(第一端子)连接于节点N4(电流源3的另一端)、栅极连接于漏极的二极管连接的晶体管。

Nch MOS晶体管NMT7中，漏极连接于节点N5，栅极连接于Nch MOS晶体管NMT5的栅极。Nch MOS晶体管NMT7作为磁滞比较器90的输出级的晶体管进行动作，使输出电压V_输出从漏极侧(节点N5)向端子P_输出输出。

Nch MOS晶体管NMT6设在Nch MOS晶体管NMT5的源极(第二端子)与节点NB(基准电压产生部21的另一端)之间，栅极连接于节点NA和Nch MOS晶体管NMT3的栅极。Nch MOS晶体管NMT6基于节点NA的电位将Nch MOS晶体管NMT5的源极(第二端子)和节点NB(基准电压产生部21的另一端)之间连接起来。

具体地说，Nch MOS晶体管NMT6在节点NA的电位为“高”电平时导通，将Nch MOS晶体管NMT5的源极(第二端子)与节点NB(基准电压产生部21的另一端)之间连接起来。Nch MOS晶体管NMT6在节点NA的电位为“低”电平时截止，使Nch MOS晶体管NMT5的源极(第二端子)与节点NB(基准电压产生部21的另一端)之间断路。

级联连接的Nch MOS晶体管NMT8和NMT9设在Nch MOS晶体管NMT7的源极(第二端子)与低电位侧电源(接地电位)Vss之间，栅极连接于高电位侧电源Vdd，在比较放大部10动作时，始终导通。

如图2所示，在比较例的磁滞比较器100中，设有电流源2、电流源5、电流源6、比较放大部10、基准电压产生部21、Nch MOS晶体管NMT3、Nch MOS晶体管NMT4、PNP晶体管QP1、NPN晶体管QN1、NPN晶体管QN2、电阻R3、端子Pvd、端子Pv1、端子P_输入、端子Pvs、以及端子P_输出。

比较例的磁滞比较器100由BiCMOS构成，具有2个不同的阈值。磁滞比较器100与本实施方式的磁滞比较器90的不同点是，Nch MOS晶体管NMT4之后由双极型晶体管构成。因此，仅对不同点进行说明。

电流源5中，一端连接于高电位侧电源Vdd，另一端连接于节点N11，在另一端侧流过电流Ib。

PNP晶体管QP1中，发射极连接于节点N11，基极连接于节点NB，集电极连接于低电位侧电源(接地电位)Vss。

NPN晶体管QN1中，集电极连接于高电位侧电源Vdd，基极连接于节点N11，发射极连接于节点N12。电阻R3中，一端连接于节点N12，另一端连接于低电位侧电源(接地电位)Vss。

电流源6中，一端连接于高电位侧电源Vdd，另一端连接于节点N13，在另一端侧流过电流。

NPN晶体管QN2中，集电极连接于节点N13，基极连接于节点N12，发射极连接于低电位侧电源(接地电位)Vss。NPN晶体管QN2作为磁滞比较器100的输出级的晶体管进行动作，将输出电压V_输出从集电极侧(节点N13)输出到端子P_输出。

在此，当NPN晶体管QN2的基极电位(节点N12的电位)不为0.6V(基极-发射极间电压)以上时，NPN晶体管QN2不导通。为了使NPN晶体管QN2进行导通/截止动作，需要将PNP晶体管QP1的基极电位(节点NB的电位)设定为0.7V以上。也就是说，无法使基准电压Vref为0.7V以下。

因此，无法将磁滞比较器100的阈值设定为0.7V以下。

接下来，参照图3至6对磁滞比较器的动作进行说明。图3是表示相对于输入电压与基准电压的关系的晶体管的状态的图。

如图3所示，首先，对输入电压V_输入从“低”电平(低电位侧电源(接地电位)Vss电平)升压时的动作进行说明。

在该区域中，形成差分对的Pch MOS晶体管PMT1导通，Pch MOS晶体管PMT2截止，从节点N2输出非反相输出信号(“高”电平)。Nch MOS晶体管NMT4由于栅极为“高”电平，所以导通。Nch MOS晶体管NMT4的漏极(节点NA)比高电位侧电源Vdd电压低，成为低电位侧电源(接地电位)Vss电压附近的电压。

Nch MOS晶体管NMT3和NMT6由于栅极为“低”电平，所以截止。因此，输入到比较放大部10的基准电压Vrefa(节点N3的电压)表示为：

Vrefa＝V1              式(1)。

另外，V1是从端子Pv1输出到基准电压产生部21的第一电压。

由于Nch MOS晶体管NMT6截止，所以电流镜电路23不会动作。输出级的Nch MOS晶体管NMT7由于栅极为“高”电平，所以导通，输出电压V_输出为“低”电平。

接着，对输入电压V_输入超过第一电压V1时的动作进行说明。

在该区域中，形成差分对的Pch MOS晶体管PMT1截止，Pch MOS晶体管PMT2导通，节点N2成为“低”电平。Nch MOS晶体管NMT4由于栅极为“低”电平，所以截止。Nch MOS晶体管NMT4的漏极(节点NA)从“低”电平变为“高”电平的高电位侧电源Vdd电压。

Nch MOS晶体管NMT3和NMT6由于栅极为“高”电平，所以导通。因此，当设Nch MOS晶体管NMT3的导通电阻为R_导通1、电阻R1的值为r1、电阻R2的值为r2、第一电压为V1时，输入到比较放大部10的基准电压Vrefb(节点N3的电压)表示为：

Vrefb＝V1×{(r2+R_导通1)/(r1+r2+R_导通1)}   式(2)。

在此，由于设定为：

r1、r2＞＞R_导通1                          式(3)，

所以表示为：

Vrefb≈V1×{r2/(r1+r2)}＜Vrefa            式(4)。

由于Nch MOS晶体管NMT3、NMT6、NMT8、NMT9导通，所以电流镜电路23进行动作。在输出级侧的电流源中流过的电流设定为流过NchMOS晶体管NMT5、NMT6、NMT3侧的电流Ia的2倍，因此，输出电压V_输出变为“高”电平。

接着，虽然未图示，但是当输入电压V_输入下降而成为基准电压Vrefb以下时，输出电压V_输出变为“低”电平。

由于基准电压Vrefa、基准电压Vrefb是磁滞比较器90的阈值，所以磁滞比较器90的磁滞宽度Vhys根据式(1)、式(4)，表示为：

Vhys＝Vrefa-Vrefb＝V1×{r1/(r1+r2)}       式(5)。

图4是表示第一电压V1为1.3V时的磁滞比较器的动作的图。

如图4所示，在V_输入＜Vref的时刻T1之前，节点N2的电位Vn2为“高”电平，基准电压Vrefa为1.3V，输出信号V_输出为接地电位。

在从时刻T1起到变为V_输入＞Vref、成为V_输入＜Vref的时刻T2之间，节点N2的电位Vn2为“低”电平，基准电压Vrefb为1.2V，输出信号V_输出为“高”电平的5V。

在时刻T2之后(V_输入＜Vref)，节点N2的电位Vn2为“高”电平，基准电压Vrefa为1.3V，输出信号V_输出为接地电位。在此，将磁滞比较器90的磁滞宽度Vhys设定为0.1V。磁滞比较器90的阈值的设定范围到1.2V为止(下限为1.2V)。

图5是表示第一电压V1为0.5V时的磁滞比较器的动作的图。

如图5所示，在V_输入＜Vref的时刻T11之前，节点N2的电位Vn2为“高”电平，基准电压Vrefa为0.5V，输出信号V_输出为接地电位。

在从时刻T11起到变化为V_输入＞Vref、成为V_输入＜Vref的时刻T12之间，节点N2的电位Vn2为“低”电平，基准电压Vrefb为0.4V，输出信号V_输出为“高”电平的5V。

在时刻T12之后(V_输入＜Vref)，节点N2的电位Vn2为“高”电平，基准电压Vrefa为0.5V，输出信号V_输出为接地电位。在此，将磁滞比较器90的磁滞宽度Vhys设定为0.1V。磁滞比较器90的阈值的设定范围到0.4V为止(下限为0.4V)。

图6是表示图5的时刻T11附近的基准电压与输出电压的变化的图。

如图6所示，当差分对的Pch MOS晶体管PMT1从导通变为截止时，Nch MOS晶体管NMT4截止。通过Nch MOS晶体管NMT4截止，节点NA的电位开始上升，当Nch MOS晶体管NMT3从截止变为导通时，节点NB的电位下降，在时刻T31成为低电位侧电源(接地电位)Vss电平。此时，Nch MOS晶体管NMT6使栅极的电位(节点NA的电位)上升，作为源极和漏极的一方的节点NB的电位下降，成为低电位侧电源(接地电位)Vss电平，从截止变为导通。其结果是，使节点N4与节点NB之间连接。

在时刻T31，由于Nch MOS晶体管NMT3导通，节点NB成为低电位侧电源(接地电位)Vss电平，所以节点N3的基准电压从Vrefa变为Vrefb。当Nch MOS晶体管NMT3和NMT6导通时，电流镜电路23进行动作，在期间Ta后的时刻T11，输出信号V_输出开始从“低”电平变为“高”电平。

因此，由于因阈值的切换(从Vrefa到Vrefb)后的信号，使输出信号V_输出的信号电平变化，所以能够大幅抑制振动(chattering)的产生。

此外，通过将第一电压V1和基准电压产生部21的电阻R1和R2的值设定为适当的值，从而能够将磁滞比较器90的阈值设定至例如0.1V。

该理由是因为：磁滞比较器90的阈值的下限依赖于MOS晶体管的阈值电压。通过将MOS晶体管的阈值电压的设定设定为较小的值，从而能将阈值设定至0.1V。

因此，与在比较例的BiCMOS构成的磁滞比较器100中无法将阈值的下限设定为比0.7V(PNP晶体管QP1的基极电位所需的电位)低相比，能够大幅扩大磁滞比较器90的阈值的设定范围。

如上所述，在本实施方式的磁滞比较器中，利用CMOS进行电路构成，使输出侧由电流镜电路23构成。在电流镜电路23与基准电压产生部21之间设置作为开关进行动作的Nch MOS晶体管NMT6。

因此，能够比以往大幅扩大磁滞比较器90的阈值的设定范围。此外，能够大幅抑制振动的产生。

另外，虽然在本实施方式中，使比较放大部10的差分对由Pch MOS晶体管构成，将非反相输出信号输出到Nch MOS晶体管NMT4的栅极，但是在取而代之地使用反相输出信号的情况下，优选将比较放大部10之后的晶体管从Nch MOS晶体管变更为Pch MOS晶体管。

(第二实施方式)

参照附图，对第二实施方式的磁滞比较器进行说明。图7是表示磁滞比较器的电路图。在本实施方式中，将构成磁滞比较器的Pch MOS晶体管更换为Nch MOS晶体管，将Nch MOS晶体管更换为Pch MOS晶体管。

以下，对于与第一实施方式相同的构成部分，附加相同附图标记并省略该部分的说明，仅说明不同部分。

如图7所示，在磁滞比较器91中，设有：电流源22至24、比较放大部11、基准电压产生部31、电流镜电路33、Pch MOS晶体管PMT13、PchMOS晶体管PMT14、Pch MOS晶体管PMT16、Pch MOS晶体管PMT18、Pch MOS晶体管PMT19、端子Pvd、端子Pv1、端子P_输入、端子Pvs、以及端子P_输出。

磁滞比较器91由CMOS构成，具有2个不同的阈值。磁滞比较器91例如应用在对民用或工业用的半导体集成电路的电源电压进行监视的电路等中。

在基准电压产生部31中设有电阻R11和电阻R12。电阻R12中，对一端施加第一电压V1，另一端连接于节点N22。电阻R11中，一端连接于节点N22，另一端连接于节点NBB。基准电压产生部31将基准电压Vref从级联连接的电阻R11和R12之间(节点N22)输出到比较放大部11。另外，在磁滞比较器91动作时，具有作为阈值的不同的2个基准电压(详细如后所述)。

在比较放大部11中，包括电流源21、电流镜电路32、Nch MOS晶体管NMT11、以及Nch MOS晶体管NMT12。

在电流镜电路32中，设有Pch MOS晶体管PMT11和Pch MOS晶体管PMT12。

Pch MOS晶体管PMT11中，源极连接于高电位侧电源Vdd，漏极连接于节点N21。Pch MOS晶体管PMT12中，源极连接于高电位侧电源Vdd，栅极连接于漏极和Pch MOS晶体管PMT11的栅极。

电流镜电路32当在Pch MOS晶体管PMT12侧流过电流时，在PchMOS晶体管PMT11侧流过与其对应的电流。

Nch MOS晶体管NMT11中，漏极连接于节点N21，对栅极输入输入电压V_输入。Nch MOS晶体管NMT12中，漏极连接于Pch MOS晶体管PMT12的漏极，对栅极输入基准电压Vref。

Nch MOS晶体管NMT11和NMT12作为差分对进行动作。从Nch MOS晶体管NMT11的漏极侧(节点N21)输出比较放大部11的非反相输出信号。在此，将Nch MOS晶体管NMT11记作非反相(+)侧的晶体管，将Nch MOS晶体管NMT12记作反相(-)侧的晶体管。

电流源21中，一端连接于Nch MOS晶体管NMT11和NMT12的源极，另一端连接于低电位侧电源(接地电位)Vss，在另一端侧流过电流。

Pch MOS晶体管PMT13中，源极(第一端子)连接于高电位侧电源Vdd，漏极连接于节点NBB(基准电压产生部31的另一端)。

Pch MOS晶体管PMT14中，源极(第一端子)连接于高电位侧电源Vdd，栅极连接于节点N21，漏极连接于Pch MOS晶体管PMT13的栅极和节点NAA。

电流源22中，一端连接于节点NAA，另一端连接于低电位侧电源(接地电位)Vss，在另一端侧流过电流。

级联连接的Pch MOS晶体管PMT18和PMT19设在高电位侧电源Vdd与电流镜电路33之间，栅极连接于低电位侧电源(接地电位)Vss，在比较放大部11进行动作时，始终导通。

在电流镜电路33中，设有Pch MOS晶体管PMT15和Pch MOS晶体管PMT17。

Pch MOS晶体管PMT15是栅极连接于节点N23和漏极的二极管连接的晶体管。

Pch MOS晶体管PMT17中，源极(第一端子)连接于Pch MOS晶体管PMT18的漏极，栅极连接于Pch MOS晶体管PMT15的栅极(节点N23)，漏极(第二端子)连接于节点N24。Pch MOS晶体管PMT17作为磁滞比较器91的输出级的晶体管进行动作，将输出电压V_输出从漏极侧(节点N24)向端子P_输出输出。

电流源23中，一端连接于节点N23，另一端连接于低电位侧电源(接地电位)Vss，在另一端侧流过电流Ia。

电流源24中，一端连接于节点N24，另一端连接于低电位侧电源(接地电位)Vss，在另一端侧流过电流Ia的2倍的电流。在此，虽然流过电流Ia的2倍的电流，但也可以设定为例如电流Ia的n倍(其中，n大于等于2)。

Pch MOS晶体管PMT16设在Pch MOS晶体管PMT15的源极(第一端子)与节点NBB(基准电压产生部31的另一端)之间，栅极连接于节点NAA和Pch MOS晶体管PMT3的栅极。Pch MOS晶体管PMT16基于节点NAA的电位将Pch MOS晶体管PMT15的源极(第一端子)和节点NBB(基准电压产生部31的另一端)之间连接起来。

具体地说，Pch MOS晶体管PMT16在节点NAA的电位为“低”电平时导通，将Pch MOS晶体管PMT15的源极(第一端子)和节点NBB(基准电压产生部31的另一端)之间连接起来。Pch MOS晶体管PMT16在节点NAA的电位为“高”电平时截止，使Pch MOS晶体管PMT15的源极(第一端子)与节点NBB(基准电压产生部31的另一端)之间断路。

接下来，参照附图8对磁滞比较器的动作进行说明。图8是表示相对于输入电压与基准电压的关系的晶体管的状态的图。

如图8所示，首先，对输入电压V_输入从“低”电平(低电位侧电源(接地电位)Vss电平)升压时的动作进行说明。

在该区域中，形成差分对的Nch MOS晶体管NMT11截止，Nch MOS晶体管NMT12导通，从节点N21输出非反相输出信号(“高”电平)。PchMOS晶体管PMT14由于栅极为“高”电平，所以截止。Pch MOS晶体管PMT14的漏极(节点NAA)成为“低”电平。

Pch MOS晶体管PMT13和PMT16由于栅极为“低”电平，所以导通。

由于Pch MOS晶体管PMT13、PMT16、PMT18、PMT19导通，所以电流镜电路33进行动作。流过输出级侧的电流源的电流由于设定为流过Pch MOS晶体管PMT13、PMT16、PMT15侧的电流Ia的2倍，所以输出电压V_输出成为“低”电平。

在该区域中，当设Pch MOS晶体管PMT13的导通电阻为R_导通11、电阻R11的值为r11、电阻R12的值为r12、第一电压为V1、高电位侧电源电压为Vdd时，输入到比较放大部11的基准电压Vrefaa(节点N22的电压)设定为：

Vdd＞V1                                          式(6)，

因此，表示为：

Vrefaa＝(Vdd-V1)×{(r12)/(r11+r12+R_导通11)}      式(7)。

在此，由于设定为：

r11、r12＞＞R_导通11                              式(8)，

所以，表示为：

Vrefaa≈(Vdd-V1)×{r12/(r11+r12)}                式(9)。

接着，对输入电压V_输入超过第一电压V1时的动作进行说明。

在该区域中，形成差分对的Nch MOS晶体管NMT11导通，Nch MOS晶体管NMT12截止，节点N21成为“低”电平。Pch MOS晶体管PMT14由于栅极是“低”电平，所以导通。Pch MOS晶体管PMT14的漏极(节点NAA)成为“高”电平。Pch MOS晶体管PMT13和PMT16由于栅极是“高”电平，所以截止。

由于Pch MOS晶体管PMT13、PMT16截止，所以电流镜电路33不会动作。因此，Pch MOS晶体管PMT17的栅极成为“低”电平，Pch MOS晶体管PMT17导通。其结果是，节点N24的输出电压V_输出成为“高”电平。

在该区域中，输入到比较放大部11的基准电压Vrefbb(节点N22的电压)表示为：

Vrefbb＝V1              式(10)。

在此，以具有与第一实施方式相同的磁滞特性的方式，设定为：

Vrefaa＞Vrefbb          式(11)。

更详细地说，将Pch MOS晶体管PMT13的导通电阻R_导通11、电阻R11的值r11、电阻R12的值r12、第一电压V1、高电位侧电源电压Vdd的值设定为适当的值。通过该设定，例如能够与第一实施方式同样地将阈值设定至0.1V。另外，由于这之后与第一实施方式相同，所以省略说明。

如上所述，在本实施方式的磁滞比较器中，利用CMOS进行电路构成，使输出侧由电流镜电路33构成。在电流镜电路33与基准电压产生部31之间设置作为开关进行动作的Pch MOS晶体管PMT16。

因此，能够比以往大幅地扩大磁滞比较器91的阈值的设定范围。此外，能够大幅地抑制振动的产生。

虽然在实施方式中，使磁滞比较器由MOS晶体管构成，但是也可以取而代之地使用栅极绝缘膜由硅氧化膜和其他绝缘膜构成的复合膜或由硅氧化膜以外的绝缘膜构成的MIS晶体管。

此外，虽然在第二实施方式中，使用了比较放大部11的非反相输出信号，但是在使用反相输出信号的情况下，优选将比较放大部11之后的晶体管构成从Pch MOS晶体管变更为Nch MOS晶体管NMT。

虽然说明了本发明的几个实施例，但是这些实施例是作为例子进行提示的，并不意图对发明的范围进行限定。这些新的实施例能够以其他各种方式加以实施，在不脱离发明的要旨的范围内，能够进行各种省略、置换、变更。这些实施例及其变形包含于发明的范围和要旨中，并且，包含于权利要求书中记载的发明及其均等的范围中。

Claims (13)

1.一种磁滞比较器，其特征在于，具备：

基准电压产生部，对一端侧施加第一电压，使用多个电阻，对上述第一电压进行分压，产生基准电压；

比较放大部，设置在高电位侧电源与低电位侧电源之间，具有形成差分对的第一和第二晶体管，对上述第一晶体管的栅极输入输入电压，对上述第二晶体管的栅极输入上述基准电压；

第三晶体管，设置在上述基准电压产生部的另一端与上述低电位侧电源之间；

第四晶体管，设置在上述高电位侧电源与上述低电位侧电源之间，对栅极输入上述比较放大部的输出信号；

第一电流源，一端连接于上述高电位侧电源，使第一电流流过另一端侧；

第五晶体管，第一端子连接于上述第一电流源的另一端，被进行二极管连接；

第六晶体管，设置在上述第五晶体管的第二端子与上述基准电压产生部的另一端之间，栅极连接于上述第三晶体管的栅极和上述第四晶体管的第一端子，基于上述第四晶体管的第一端子的电位，使上述第五晶体管的第二端子与上述基准电压产生部的另一端之间连接起来；

第二电流源，一端连接于上述高电位侧电源，使上述第一电流的n倍的第二电流流过另一端侧，其中，n大于等于2；

第七晶体管，第一端子连接于上述第二电流源的另一端，栅极连接于上述第五晶体管的栅极，构成上述第五晶体管和电流镜电路，输出输出电压；以及

第八和第九晶体管，设置在上述第七晶体管的第二端子与上述低电位侧电源之间，进行级联连接，在上述比较放大部动作时导通。

2.根据权利要求1所述的磁滞比较器，其特征在于，上述第一和第二晶体管是Pch MOS晶体管，上述比较放大部的输出信号是非反相输出信号，上述第三至第九晶体管是Nch MOS晶体管。

3.根据权利要求2所述的磁滞比较器，其特征在于，

上述比较放大部还具备第三电流源、第一Nch MOS晶体管、以及第二Nch MOS晶体管，

上述第三电流源中，一端连接于上述高电位侧电源，另一端连接于上述第一和第二晶体管的第一端子，使第三电流流过上述第一和第二晶体管的第一端子侧，

上述第一Nch MOS晶体管中，第一端子连接于上述第一晶体管的第二端子，第二端子连接于上述低电位侧电源，

上述第二Nch MOS晶体管中，第一端子连接于上述第二晶体管的第二端子，栅极连接于第一端子和上述第一Nch MOS晶体管的栅极，第二端子连接于上述低电位侧电源。

4.根据权利要求3所述的磁滞比较器，其特征在于，还具备：第四电流源，一端连接于上述高电位侧电源，另一端连接于上述第四晶体管的第一端子，使第四电流流过上述第四晶体管的第一端子侧。

5.根据权利要求1所述的磁滞比较器，其特征在于，上述第一和第二晶体管是Nch MOS晶体管，上述比较放大部的输出信号是反相输出信号，上述第三至第九晶体管是Nch MOS晶体管。

6.根据权利要求1所述的磁滞比较器，其特征在于，上述比较放大部包括级联连接的第一和第二电阻，第一和第二电阻之间连接于上述第二晶体管的栅极，当设上述第一电阻的值为R1、上述第二电阻的值为R2、上述第一电压为V1、磁滞比较器的磁滞宽度为Vhys时，磁滞宽度由Vhys＝V1×{R1/(R1+R2)}表示。

7.根据权利要求1所述的磁滞比较器，其特征在于，上述比较放大部的输出信号的电平变化，上述基准电压因磁滞动作而变化，然后上述输出信号的电平变化。

8.一种磁滞比较器，其特征在于，具备：

基准电压产生部，对一端侧施加第一电压，使用多个电阻，对上述第一电压进行分压，产生基准电压；

比较放大部，设置在高电位侧电源与低电位侧电源之间，具有形成差分对的第一和第二晶体管，对上述第一晶体管的栅极输入输入电压，对上述第二晶体管的栅极输入上述基准电压；

第三晶体管，设置在上述高电位侧电源与上述基准电压产生部的另一端之间；

第四晶体管，设置在上述高电位侧电源与上述低电位侧电源之间，对栅极输入上述比较放大部的输出信号；

第五晶体管，第二端子连接于栅极，被进行二极管连接；

第一电流源，一端连接于上述第五晶体管的第二端子，另一端连接于上述低电位侧电源，使第一电流流过另一端侧；

第六晶体管，设置在上述第五晶体管的第一端子与上述基准电压产生部的另一端之间，栅极连接于上述第三晶体管的栅极和上述第四晶体管的第二端子，基于上述第四晶体管的第二端子的电位，使上述第五晶体管的第一端子与上述基准电压产生部的另一端之间连接起来；

第七晶体管，栅极连接于上述第五晶体管的栅极，构成上述第五晶体管和电流镜电路，输出输出电压；

第八和第九晶体管，设置在上述高电位侧电源与上述第七晶体管的第一端子之间，进行级联连接，在上述比较放大部动作时导通；以及

第二电流源，一端连接于上述第七晶体管的第二端子，另一端连接于上述低电位侧电源，使上述第一电流的n倍的第二电流流过另一端侧，其中，n大于等于2。

9.根据权利要求8所述的磁滞比较器，其特征在于，上述第一和第二晶体管是Nch MOS晶体管，上述比较放大部的输出信号是非反相输出信号，上述第三至第九晶体管是Pch MOS晶体管。

10.根据权利要求9所述的磁滞比较器，其特征在于，

上述比较放大部还具备第三电流源、第一Pch MOS晶体管、以及第二Pch MOS晶体管，

上述第三电流源中，一端连接于上述第一和第二晶体管的第二端子，另一端连接于上述低电位侧电源，使第三电流流过上述低电位侧电源侧，上述第一Pch MOS晶体管中，第一端子连接于上述高电位侧电源，第二端子连接于上述第一晶体管的第一端子，

上述第二Pch MOS晶体管中，第一端子连接于上述高电位侧电源，栅极连接于第二端子和上述第一Pch MOS晶体管的栅极，第二端子连接于上述第二晶体管的第一端子。

11.根据权利要求10所述的磁滞比较器，其特征在于，还具备：第四电流源，一端连接于上述第四晶体管的第二端子，另一端连接于上述低电位侧电源，使第四电流流过上述低电位侧电源侧。

12.根据权利要求8所述的磁滞比较器，其特征在于，上述比较放大部包括级联连接的第一和第二电阻，第一和第二电阻之间连接于上述第二晶体管的栅极，当设上述第一电阻的值为R1、上述第二电阻的值为R2、上述第一电压为V1、磁滞比较器的磁滞宽度为Vhys时，磁滞宽度由Vhys＝V1×{R1/(R1+R2)}表示。

13.根据权利要求8所述的磁滞比较器，其特征在于，上述比较放大部的输出信号的电平变化，上述基准电压因磁滞动作而变化，然后上述输出信号的电平变化。

Images