JP2005136839A

JP2005136839A - ヒステリシスコンパレータ

Info

Publication number: JP2005136839A
Application number: JP2003372623A
Authority: JP
Inventors: Tatsuya Ueno; 達也上野
Original assignee: Azbil Corp
Current assignee: Azbil Corp
Priority date: 2003-10-31
Filing date: 2003-10-31
Publication date: 2005-05-26

Abstract

【課題】異常出力振動を確実に防止することのできる簡易で実用性の高い構成のヒステリシスコンパレータを提供する。
【解決手段】設定された閾値Ｖrefと入力信号レベルＶinとの比較結果に応じた反転出力Ｖaを得る比較器１と、この比較器の出力レベルＶaに応じて反転動作して前記比較器に設定する閾値Ｖrefを変化させるインバータ２と、前記比較器の出力レベルＶaを受けて上記インバータが反転動作するレベルよりも高いレベルでＬレベルに反転すると共に、前記インバータが反転動作するレベルよりも低いレベルでＨレベルに反転して出力信号Ｖoutを得るシュミット型インバータ３とを備える。
【選択図】図１

Description

本発明は、例えば各種センサの出力を検出して、その検出結果を制御機器等に出力するに好適なヒステリシスコンパレータに関する。

各種のセンサを用いて物体の状態等を検出し、その検出結果に応じて所定の制御機器の動作を制御するような場合、上述したセンサの出力を正確に判定することが重要である。この為、一般的にはヒステリシスコンパレータを用いてセンサ出力を弁別するようにしている。尚、ヒステリシスコンパレータは、オペレーティングポイントＯＰとリリースポイントＲＰとをそれぞれ定める閾値をその出力状態に応じて変化させることで内部ヒステリシスを与えるように構成される。そしてセンサの出力信号レベル（ヒステリシスコンパレータへの入力信号レベル）が上昇して上記オペレーティングポイントＯＰ（第１の閾値）を上回ったときにその出力を反転させ、また前記センサの出力信号レベルが低下して前記リリースポイントＲＰ（第２の閾値）を下回ったときに再度その出力を反転させる如く機能する。

しかしながらヒステリシスコンパレータへの入力信号（センサの出力信号）に雑音が含まれるような場合、例えばその入力レベルがオペレーティングポイントＯＰ（第１の閾値）を上回って出力が反転し、この出力を受けて該ヒステリシスコンパレータに設定される閾値がリリースポイントＲＰに変更される前に入力レベルが低下すると、ヒステリシスコンパレータの出力が再度反転してしまう。この結果、入力信号に含まれる雑音に起因してヒステリシスコンパレータの出力が反転動作を繰り返すと言う異常出力振動（チャタリング）が発生する。

このようなヒステリシスコンパレータの異常出力振動を防止するべく、その入力レベルに応じて出力が反転する前に該ヒステリシスコンパレータに設定する閾値を変化させることが提唱されている。具体的に図５に示すように入力電圧Ｖinと閾値電圧Ｖrefとを比較して反転動作する比較器（トランジスタＱ1,〜Ｑ7）の出力電圧Ｖ1を、出力回路（トランジスタＱ8,〜Ｑ10）を介して出力すると共に、上記出力電圧Ｖ1に応じて選択的にオン動作するトランジスタＱ12,Ｑ14を用いて前記比較器に与える閾値電圧Ｖrefを図６に示すように段階的に変化させることで、その異常出力振動を防止することが提唱されている（例えば特許文献１を参照）。
特開平１０−７９６５２号公報

しかしながら特許文献１に示される構成のヒステリシスコンパレータにおいては、抵抗Ｒ1,Ｒ2を用いて設定される閾値電圧Ｖrefを変化させる必要がある。そこでスイッチ制御されるトランジスタＱ12,Ｑ14を用いて上記抵抗Ｒ2に抵抗Ｒa,Ｒbを選択的に並列接続するようにしている。この為、その構成が複雑化することが否めない。特にこのヒステリシスコンパレータを集積回路化する場合、抵抗Ｒ1,Ｒ2,Ｒa,Ｒbの実装面積を多く必要とするので、高集積化が望めない等の不具合がある。

本発明はこのような事情を考慮してなされたもので、その目的は、異常出力振動を確実に防止することのできる簡易で実用性の高い構成のヒステリシスコンパレータを提供することにある。

上述した目的を達成するべく本発明に係るヒステリシスコンパレータは、概念的には「出力が変化する前に内部ヒステリシスを変化させて異常出力振動を防止する」ことに代えて、「内部ヒステリシスが変化しないときには、その出力を変化させないようにすることで異常出力振動を防止する」ことを特徴としている。
即ち、本発明に係るヒステリシスコンパレータは、
(ａ) 設定された閾値Ｖrefと入力信号レベルＶinとの比較結果に応じた反転出力Ｖaを得る比較器と、
(ｂ) この比較器の出力レベルＶaに応じて反転動作して前記比較器に設定する閾値Ｖrefを変化させるインバータと、
(ｃ) 前記比較器の出力を受けて上記インバータが反転動作するレベルよりも高いレベルでＬレベルに反転すると共に、前記インバータが反転動作するレベルよりも低いレベルでＨレベルに反転するシュミット型インバータと
を具備したことを特徴としている。

即ち、本発明に係るヒステリスコンパレータは、比較器の出力に応じて該比較器の閾値を変更制御するインバータと独立に、上記比較器の出力に応じた出力信号を得るシュミット型インバータを設け、前記比較器の出力Ｖaを受けて反転動作するインバータの閾値に比較して、前記比較器の出力Ｖaを受けてＨレベルからＬレベルに反転動作するシュミット型インバータの閾値を高く設定すると共に、該シュミット型インバータのＬレベルからＨレベルに反転動作する閾値を低く設定することで、前記比較器の閾値が変更設定された後に出力信号が反転するようにしたことを特徴としている。

好ましくは前記インバータを、前記シュミット型インバータの一部と同一構成の回路として実現することが望ましい（請求項２）。また前記シュミット型インバータについては、例えば前記比較器の出力レベルに応じて反転動作する第１のインバータと、この第１のインバータの出力を反転すると共に、反転した出力電圧を前記第１のインバータに帰還して該第１のインバータの反転動作を規制する第２のインバータと、この第２のインバータの出力を反転する第３のインバータとを備えたものとして構成すれば良い（請求項３）。

具体的には前記インバータおよび前記シュミット型インバータにおける第１のインバータを、それぞれそのゲートを共通に接続して信号入力端とし、一対の電源供給端子間に直列に介挿された第１および第２のｎチャネルＭＯＳトランジスタおよび第１および第２のｐチャネルＭＯＳトランジスタと、上記第１のｎチャネルＭＯＳトランジスタおよび第１のｐチャネルＭＯＳトランジスタにそれぞれ並列接続された第３のｎチャネルＭＯＳトランジスタおよび第３のｐチャネルＭＯＳトランジスタとにより構成すれば良い（請求項４）。

上述した構成のヒステリシスコンパレータにおいては、比較器の出力に応じて反転動作して該比較器に設定する閾値を変更し、これによって該比較器に内部ヒステリシスを与えるインバータと、前記比較器の出力に応じて反転動作して出力信号を得るシュミット型インバータとを設けているので、インバータを介して閾値が変更される際の前記比較器の出力レベルと、シュミット型インバータを介して出力信号を得る際の前記比較器の出力レベルとを独立に設定することができる。従ってシュミット型インバータの動作閾値を、インバータが反転動作するレベルよりも高いレベルでＬレベルに反転し、また前記インバータが反転動作するレベルよりも低いレベルでＨレベルに反転するように設定するだけで、該シュミット型インバータから得られる出力信号の異常出力振動を簡易にして確実に防止することが可能となる。

即ち、比較器の出力に応じて前記インバータにより該比較器に設定する閾値が変更された後に前記シュミット型インバータから得られる出力信号が反転することになる。換言すれば比較器の出力に応じて反転動作するインバータにより該比較器に設定する閾値が変更されるまでの間、シュミット型インバータから得られる出力信号が反転することがなくなるので、前述した異常出力振動を確実に防止することが可能となる。

また比較器に設定する閾値を変更するインバータと、シュミット型インバータの前段部を構成するインバータ部とを同一構成の回路として実現しておけば、これらの各回路の動作特性を規定する相対精度を保つことができるので、簡易にして安定した動作を保証することが可能となる。

以下、図面を参照して本発明の一実施形態に係るヒステリシスコンパレータについて説明する。
図１はこの実施形態に係るヒステリシスコンパレータの概略構成図で、１はその内部において選択的に設定される第１および第２の閾値Ｖref１,Ｖref２と、図示しないセンサ等から得られる入力信号Ｖinのレベル（電圧）とを比較する差動型の比較器であり、２はこの比較器１の出力Ｖａに応じて反転動作して該比較器１に設定する閾値Ｖref１,Ｖref２を変更する（切り換える）インバータである。尚、インバータ２の出力に応じて前記比較器１に設定する閾値を外部的に切り換えても良いことは言うまでもない。

ここで上記閾値Ｖref１,Ｖref２は上記入力信号Ｖinの変化幅（ダイナミックレンジ）内において、例えば［Ｖref１＞Ｖref２］なる関係に設定されている。そしてインバータ２は、基本的には前記入力信号Ｖinのレベルが第１の閾値Ｖref１よりも低く、これによって比較器１の出力Ｖａが所定の閾値Ｖrefを上回っているときにＬレベルの信号を出力して該比較器１に第１の閾値Ｖref１を設定し、逆に前記入力信号Ｖinのレベルが第２の閾値Ｖref２よりも高く、これによって比較器１の出力Ｖａが上記所定の閾値Ｖrefを下回っているときにＨレベルの信号を出力して該比較器１に第２の閾値Ｖref２を設定するものとなっている。

またこのヒステリシスコンパレータにおいては、上述したインバータ２とは独立に前記比較器１の出力Ｖａに応じて反転動作して出力信号Ｖoutを得るシュミット型インバータ３が設けられている。このシュミット型インバータ３は、前記比較器１の出力Ｖａが前述したインバータ２の閾値Ｖrefよりも高く設定された第１の閾値ＶrefＡを上回ったときに反転動作してＬレベルの信号Ｖoutを出力し、また前記比較器１の出力Ｖａが前記インバータ２の閾値Ｖrefよりも低く設定された第２の閾値ＶrefＢを下回ったときに反転動作してＨレベルの信号Ｖoutを出力するものである。

ちなみにシュミット型インバータ３は、例えば図２(ｂ)に示すように直列に接続されたＰ-ＭＯＳトランジスタとＮ-ＭＯＳトランジスタとにより構成された３段のインバータ回路と、２段目のインバータ回路の出力を１段目のインバータ回路に帰還することで、該１段目のインバータ回路に加えられる入力電圧の変化に拘わらずその出力電圧を保持する帰還回路（電圧保持部）と、この２段目のインバータ回路の出力を反転して出力する３段目のインバータ回路とにより構成される。

即ち、１段目のインバータ回路はゲートを共通に接続してソース・ドレイン間を順次直列に接続したＰ-ＭＯＳトランジスタ１１,１２およびＮ-ＭＯＳトランジスタ１３,１４により構成される。また２段目のインバータ回路はゲートを共通に接続してソース・ドレイン間を順次直列に接続したＰ-ＭＯＳトランジスタ１５およびＮ-ＭＯＳトランジスタ１６により構成され、更に３段目のインバータ回路はゲートを共通に接続してソース・ドレイン間を順次直列に接続したＰ-ＭＯＳトランジスタ１７およびＮ-ＭＯＳトランジスタ１８により構成される。そして２段目のインバータ回路の出力を１段目のインバータ回路に帰還する帰還回路は、前記Ｐ-ＭＯＳトランジスタ１１に並列接続されたＰ-ＭＯＳトランジスタ１９および前記Ｎ-ＭＯＳトランジスタ１４に並列接続されたＮ-ＭＯＳトランジスタ２０により構成される。

このように構成されたシュミット型インバータ３によれば、その入力電圧ＶａがＬレベルのときには、１段目のインバータ回路のＰ-ＭＯＳトランジスタ１１,１２がオンとなり、またＮ-ＭＯＳトランジスタ１３,１４がオフとなるのでその出力ＶｂはＨレベルとなる。そしてこの１段目のインバータ回路の出力Ｖｂを受けて２段目のインバータ回路の出力ＶｃはＬレベルとなり、更にこの２段目のインバータ回路の出力Ｖｃを受ける３段目のインバータ回路の出力（シュミット型インバータ３の出力）ＶoutはＨレベルとなる。

このような初期状態から前記入力電圧ＶａがＬレベルからＨレベルに向けて変化する過程においては、Ｐ-ＭＯＳトランジスタ１９は２段目のインバータ回路の出力Ｖｃを受けてオン状態に保たれており、またＮ-ＭＯＳトランジスタ２０がオフ状態に保たれているので、１段目のインバータ回路におけるＰ-ＭＯＳトランジスタ１２およびＮ-ＭＯＳトランジスタ１３の動作状態が或る程度そのまま維持される。この結果、入力電圧ＶａがＬレベルからＨレベルへと変化する過程においては、或るレベル変化点までは１段目のインバータ回路の出力ＶｂがＨレベルのまま保持される。その後、入力電圧ＶａがＬレベルからＨレベルへと大きく変化すると、これによって１段目のインバータ回路のＰ-ＭＯＳトランジスタ１１,１２がオフとなり、またＮ-ＭＯＳトランジスタ１３,１４がオンとなるのでその出力ＶｂはＬレベルに反転する。そしてこの１段目のインバータ回路の反転動作に伴って２段目のインバータ回路の出力ＶｃがＨレベルに反転し、更に３段目のインバータ回路の出力ＶoutがＬレベルに反転する。

一方、入力電圧ＶａがＨレベルからＬレベルへと反転する過程においては、逆に２段目のインバータ回路の出力Ｖｃを受けてＰ-ＭＯＳトランジスタ１９がオフ状態に保たれ、またＮ-ＭＯＳトランジスタ２０がオン状態に保たれているので、１段目のインバータ回路におけるＰ-ＭＯＳトランジスタ１２およびＮ-ＭＯＳトランジスタ１３の動作状態が或る程度そのまま維持される。この結果、入力電圧ＶａがＨレベルからＬレベルへと変化する過程においては、或るレベル変化点まで１段目のインバータ回路の出力ＶｂがＬレベルのまま保持される。そして入力電圧ＶａがＬレベルからＨレベルへと大きく変化すると、これによって１段目のインバータ回路のＰ-ＭＯＳトランジスタ１１,１２がオンとなり、またＮ-ＭＯＳトランジスタ１３,１４がオフとなるのでその出力ＶｂはＨレベルに反転する。そしてこの１段目のインバータ回路の反転動作に伴って２段目のインバータ回路の出力ＶｃがＬレベルに反転し、更に３段目のインバータ回路の出力ＶoutがＨレベルに反転することになる。従ってシュミット型インバータ３は、入力信号Ｖａのレベル変化に対して図３において破線Ａに示すような特性で、その出力電圧Ｖoutを変化させることになる。

このようにシュミット動作するシュミット型インバータ３に対して前述したインバータ２は、例えば図２(ａ)に示すように上述したシュミット型インバータ３の前段部と略同一の回路構成を採用して実現される。即ち、インバータ２は、ゲートを共通に接続してソース・ドレイン間を順次直列に接続したＰ-ＭＯＳトランジスタ２１,２２およびＮ-ＭＯＳトランジスタ２３,２４と、更にゲートを共通に接続して前記Ｐ-ＭＯＳトランジスタ２１およびＮ-ＭＯＳトランジスタ２４にそれぞれ並列に接続されるＰ-ＭＯＳトランジスタ２５およびＮ-ＭＯＳトランジスタ２６とにより構成される。

尚、これらのＰ-ＭＯＳトランジスタ２５およびＮ-ＭＯＳトランジスタ２６は、前述したシュミット型インバータ３におけるＰ-ＭＯＳトランジスタ１９およびＮ-ＭＯＳトランジスタ２０にそれぞれ相当するものであるが、そのゲートに入力信号Ｖａを受けることで、Ｐ-ＭＯＳトランジスタ２１,２２およびＮ-ＭＯＳトランジスタ２３,２４と共通に該入力信号Ｖａのレベルに応じて動作する。この結果、インバータ２は、入力信号Ｖａのレベル変化に応じて図３に実線Ｂで示すような特性で反転動作し、その出力電圧を反転させることになる。

このように比較器１の出力Ｖａを受けて反転動作するインバータ２と、前記比較器１の出力Ｖａを受けて出力電圧Ｖoutを得る前述したシュミット型インバータ３とを備えて構成されるヒステリシスコンパレータによれば、比較器１の出力Ｖａを受けてインバータ２が比較器１に設定する閾値を［Ｖref１］から［Ｖref２］へと切り換える際の電圧Ｖａ（インバータ２の閾値Ｖref）よりも、シュミット型インバータ３がその出力電圧ＶoutをＨレベルからＬレベルへと反転させる電圧（第１の閾値）ＶrefＡを高くすることができる［Ｖref＜ＶrefＡ］。また同時に前記比較器１の出力Ｖａを受けてインバータ２が比較器１に設定する閾値を［Ｖref２］から［Ｖref１］へと切り換える際の電圧Ｖａ（インバータ２のＶref）よりも、シュミット型インバータ３がその出力電圧ＶoutをＬレベルからＨレベルへと反転させる電圧（第２の閾値）ＶrefＢを低くすることができる［Ｖref＞ＶrefＢ］。

この結果、シュミット型インバータ３から得られる出力信号Ｖoutは、入力信号Ｖinのレベルに応じて比較器１の閾値Ｖrefが切り換えられた後に反転することになる。従って入力信号Ｖinにノイズが重畳し、そのレベルの揺らぎに起因してインバータ２により設定される比較器１の閾値が不本意に細かく変化するような場合であっても、これによってシュミット型インバータ３から得られる出力信号（ヒステリシスコンパレータの出力信号）Ｖoutが変化することがなく、異常出力振動を確実に防止することが可能となる。

また上述したようにインバータ２を、シュミット型インバータ３の前段部と略同一の回路構成としているので、その入力信号Ｖａに対する動作特性をほぼ揃えることができる。従ってこれらのインバータ２およびシュミット型インバータ３を前記比較器１と共に集積回路化するような場合、その製造プロセスにバラツキがあってもインバータ２およびシュミット型インバータ３の相対精度を維持することが可能となるので、その動作特性の安定化を図ることが可能となる。

ちなみにこのヒステリシスコンパレータを１チップＩＣ化する場合には、例えば図４に示すように回路構成するようにすれば良い。即ち、比較器１をＰ-ＭＯＳトランジスタ３１,３２を負荷とする一対のＮ-ＭＯＳトランジスタ３３,３４からなる差動増幅器として構成し、一方のＮ-ＭＯＳトランジスタ３３のゲートに与える閾値電圧をスイッチ用のＰ-ＭＯＳトランジスタ３５を介して選択的に切り換えるようにする。そしてこの比較器１を構成するＭＯＳトランジスタ回路に対して、前述した図２(ａ)(ｂ)にそれぞれ示すＭＯＳトランジスタ回路にて構成されたインバータ２とシュミット型インバータ３とを同時に集積するようにすれば良い。尚、図４における４つのＮ-ＭＯＳトランジスタ３６,３７,３８,３９はカレントミラー回路を形成して前述した比較器１，インバータ２およびシュミット型インバータ３のそれぞれを駆動する電流を制限する役割を担う。

かくして上述した如くＭＯＳトランジスタを用いて構成されるヒステリシスコンパレータによれば、その消費電力を十分に低く抑えながらインバータ２の制御の下で比較器１に設定する閾値を切り換えて内部ヒステリシスを付与すると共に、この閾値が切り換えられた後に反転動作するシュミット型インバータ３を介して異常出力振動を生じることのない出力信号Ｖoutを確実に得ることができる。しかもインバータ２とシュミット型インバータ３とがその相対精度を相互に保ちながら動作するので、安定した動作を期待することができる。従って各種センサからの信号を検出する為のセンシングアンプ等として実用上多大なる効果が奏せられる。

尚、本発明は上述した実施形態に限定されるものではない。例えばインバータ２とシュミット型インバータ３とを、前述した動作条件を満たすように設定すれば、それぞれ独立した回路として実現することも勿論可能である。また比較器１自体の構成も種々変形し得ることは言うまでもなく、要は本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

本発明の一実施形態に係るヒステリシスコンパレータの概略構成図。図１に示すヒステリシスコンパレータにも用いられるインバータ２とシュミット型インバータ３の構成例を示す図。入力信号Ｖaに対するインバータ２とシュミット型インバータ３の出力特性を対比して示す図。ＭＯＳトランジスタ回路を用いて実現されるヒステリシスコンパレータの回路構成の例を示す図。従来の異常出力振動を防止したヒステリスコンパレータの例を示す図。図５に示すヒステリスコンパレータの動作を説明する為の閾値と入出力特性との関係を示す図。

符号の説明

１比較器
２インバータ
３シュミット型インバータ
２１,２２,〜３９ＭＯＳトランジスタ

Claims

設定された閾値と入力信号レベルとの比較結果に応じた反転出力を得る比較器と、
この比較器の出力レベルに応じて反転動作して前記比較器に設定する上記閾値を変化させるインバータと、
前記比較器の出力を受けて上記インバータが反転動作するレベルよりも高いレベルでＬレベルに反転すると共に、前記インバータが反転動作するレベルよりも低いレベルでＨレベルに反転して前記入力信号レベルに対する出力信号を得るシュミット型インバータと
を具備したことを特徴とするヒステリシスコンパレータ。
前記インバータは、前記シュミット型インバータの一部と同一構成の回路として実現されるものである請求項１に記載のヒステリシスコンパレータ。
前記シュミット型インバータは、前記比較器の出力レベルに応じて反転動作する第１のインバータと、この第１のインバータの出力を反転すると共に、反転した出力電圧を前記第１のインバータに帰還して該第１のインバータの反転動作を規制する第２のインバータと、この第２のインバータの出力を反転する第３のインバータとを備えたものである請求項１に記載のヒステリシスコンパレータ。
前記インバータおよび前記シュミット型インバータにおける第１のインバータは、各ゲートを信号入力端として一対の電源供給端子間に直列に介挿された第１および第２のｎチャネルＭＯＳトランジスタおよび第１および第２のｐチャネルＭＯＳトランジスタと、上記第１のｎチャネルＭＯＳトランジスタに並列接続された第３のｎチャネルＭＯＳトランジスタおよび前記第１のｐチャネルＭＯＳトランジスタに並列接続された第３のｐチャネルＭＯＳトランジスタとからなる請求項３に記載のヒステリシスコンパレータ。