JP4860209B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4860209B2 JP4860209B2 JP2005243199A JP2005243199A JP4860209B2 JP 4860209 B2 JP4860209 B2 JP 4860209B2 JP 2005243199 A JP2005243199 A JP 2005243199A JP 2005243199 A JP2005243199 A JP 2005243199A JP 4860209 B2 JP4860209 B2 JP 4860209B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- internal
- current
- setting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000001514 detection method Methods 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 11
- 230000035945 sensitivity Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
この発明は、外部から複数の動作モードを選択して設定可能とした半導体装置に関するものである。
複数の動作モードを選択可能とした内部回路を搭載したチップでは、外部から各動作モードに対応する設定信号を供給する必要がある。このような設定信号をそれぞれ外部端子から供給しようとすると、端子数が限られている場合には、複数の動作モードに対応する設定信号を供給することが困難となる。そこで、複数の動作モードに対応する設定信号を一つの端子から内部回路に供給することが必要となっている。
複数の動作モードを選択可能とした内部回路を搭載したチップでは、外部から各動作モードに対応する設定信号を供給する必要がある。このような設定信号をそれぞれ外部端子から供給しようとすると、端子数が限られている場合には、複数の動作モードに対応する設定信号を供給することが困難となる。そこで、複数の動作モードに対応する設定信号を一つの端子から内部回路に供給することが必要となっている。
動作モードを設定するための設定信号を外部からチップ内に入力するための一手法として、モード設定用の外部端子から設定信号として所定の電圧レベルの信号を入力することが行われる。
このような入力方法では、設定信号の電圧レベルがＨレベルとＬレベルの２種類であれば、一つの外部端子で２種類の動作モードが設定可能となる。そこで、さらに多数の動作モードを設定する必要がある場合には、設定信号を入力するための外部端子数を増大させる必要がある。
また、端子数を増大させることなく、多種類の動作モード設定信号を入力するには、外部端子に多種類の電圧レベルの設定信号を入力可能とし、内部回路に電圧検出回路を搭載する必要がある。
特許文献１には、パッドに流れる電流を検出することにより、動作モードを検出する動作モード検出装置において、共通のパッドで複数の動作モードを検出可能とする構成が開示されている。
特許文献２には、出力端子に外部回路を接続することで、内部回路を電圧降下させ、その電圧変化に基づいて内部回路の機能を切り換える構成が開示されている。
特開平７−２６３５０５号公報
特開平５−１９０７７１号公報
多数の動作モードを設定する設定信号をそれぞれ独立した外部端子から入力すると、チップの端子数の増大を招き、端子数が限られている場合には、設定信号を入力するための端子を確保することが困難となる。
一つの外部端子で複数の動作モードを設定するために、多種類の電圧レベルの設定信号を入力する構成では、設定電圧を抵抗分圧により生成すると多種類の設定電圧の設定が容易である。
しかし、抵抗分割による設定電圧の生成は、電源電圧の変動による影響を受け易い。従って、動作モードを正確に設定することができない場合がある。
この発明の目的は、一つの外部端子から多数の動作モードを設定可能としながら、電源電圧に関わらず安定した動作モード設定動作を確保し得る半導体装置を提供することにある。
この発明の目的は、一つの外部端子から多数の動作モードを設定可能としながら、電源電圧に関わらず安定した動作モード設定動作を確保し得る半導体装置を提供することにある。
上記目的は、チップの外部端子に接続される外部抵抗と、前記外部抵抗に流れる電流に基づいて、設定信号を生成する電流検出回路と、前記設定信号に基づいて内部回路の動作モードを設定するモード設定回路とを備えを備え、前記電流検出回路は、複数の内部抵抗と、前記外部抵抗と前記各内部抵抗に同一電流を流す電流生成回路と、前記各内部抵抗で生成される電圧と基準電圧とを比較し、その比較結果を前記設定信号として出力する複数の比較器とを備え、前記電流生成回路には、パワーダウン信号の入力に基づいて消費電流を遮断する消費電流低減手段を設け、前記比較器には、当該比較器の出力信号をラッチするラッチ回路を接続した半導体装置により達成される。
本発明によれば、一つの外部端子から多数の動作モードを設定可能としながら、電源電圧に関わらず安定した動作モード設定動作を確保し得る半導体装置を提供することができる。
（第一の実施の形態）
図１は、多数の動作モードを設定可能としたチップを示す。チップ１上にはメイン回路２と電流検出回路３が搭載される。メイン回路２には、電流検出回路３から出力される設定信号群ＳＧに基づいてメイン回路２に複数の動作モードを設定可能とするモード設定回路４が搭載されている。
図１は、多数の動作モードを設定可能としたチップを示す。チップ１上にはメイン回路２と電流検出回路３が搭載される。メイン回路２には、電流検出回路３から出力される設定信号群ＳＧに基づいてメイン回路２に複数の動作モードを設定可能とするモード設定回路４が搭載されている。
前記電流検出回路３には、チップ１の一つの外部端子を介して外部抵抗Ｒｏが接続される。そして、外部抵抗Ｒｏの抵抗値を調整することにより、前記設定信号群ＳＧを変更可能となっている。
前記電流検出回路３の具体的構成を図２に示す。増幅器５の反転入力端子には基準電圧Ｖrefが入力され、出力端子はＰチャネルＭＯＳトランジスタＴr1〜Ｔr4のゲートに接続される。前記トランジスタＴr1〜Ｔr4のソースには電源Ｖccが供給される。
前記トランジスタＴr4のドレインは、前記外部抵抗Ｒｏを介してグランドＧＮＤに接続されるとともに、前記増幅器５の非反転入力端子に接続される。前記トランジスタＴr1のドレインは抵抗Ｒ１を介してグランドＧＮＤに接続される。
前記トランジスタＴr2のドレインは、抵抗Ｒ２を介してグランドＧＮＤに接続され、前記トランジスタＴr3のドレインは抵抗Ｒ３を介してグランドＧＮＤに接続される。前記抵抗Ｒ１〜Ｒ３は、チップ内に形成され、その抵抗値はＲ１＜Ｒ２＜Ｒ３となるように設定されている。
前記トランジスタＴr1のドレインは、比較器６ａのプラス側入力端子に接続され、その比較器６ａのマイナス側入力端子には基準電圧Ｖrefが入力される。
前記トランジスタＴr2のドレインは、比較器６ｂのプラス側入力端子に接続され、その比較器６ｂのマイナス側入力端子には基準電圧Ｖrefが入力される。
前記トランジスタＴr2のドレインは、比較器６ｂのプラス側入力端子に接続され、その比較器６ｂのマイナス側入力端子には基準電圧Ｖrefが入力される。
前記トランジスタＴr3のドレインは、比較器６ｃのプラス側入力端子に接続され、その比較器６ｃのマイナス側入力端子には基準電圧Ｖrefが入力される。
次に、上記のように構成された電流検出回路３の動作を説明する。
次に、上記のように構成された電流検出回路３の動作を説明する。
増幅器５は、トランジスタＴr4のドレイン電圧が基準電圧Ｖrefとなるような電圧を各トランジスタＴr1〜Ｔr4のゲートに出力する。従って、外部抵抗Ｒｏに流れる電流ＩｏはＶref／Ｒｏで求められる。
また、各トランジスタＴr1〜Ｔr4には同一のゲート電圧が供給されるため、各抵抗Ｒ１〜Ｒ３にも同一の電流Ｉｏが流れる。従って、各トランジスタＴr1〜Ｔr3は各抵抗Ｒ１〜Ｒ３に同一の電流Ｉｏを供給する電流生成回路として動作する。
すると、トランジスタＴr1のドレイン電圧Ｖ１は（Ｒ１／Ｒｏ）×Ｖrefとなり、トランジスタＴr2のドレイン電圧Ｖ２は（Ｒ２／Ｒｏ）×Ｖrefとなり、トランジスタＴr3のドレイン電圧Ｖ３は（Ｒ３／Ｒｏ）×Ｖrefとなる。
そこで、外部抵抗Ｒｏの抵抗値の設定により、各比較器６ａ〜６ｃの出力信号ＯＵＴ１〜ＯＵＴ３は図３に示す値となる。
すなわち、外部抵抗Ｒｏの抵抗値を抵抗Ｒ３より大きく設定すると、比較器６ａ〜６ｂの出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＬレベルとなる。
すなわち、外部抵抗Ｒｏの抵抗値を抵抗Ｒ３より大きく設定すると、比較器６ａ〜６ｂの出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ２＜Ｒｏ＜Ｒ３となるように設定すると、出力信号ＯＵＴ１はＨレベル、出力信号ＯＵＴ２，ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ１＜Ｒｏ＜Ｒ２となるように設定すると、出力信号ＯＵＴ１，ＯＵＴ２はＨレベル、出力信号ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ１＜Ｒｏ＜Ｒ２となるように設定すると、出力信号ＯＵＴ１，ＯＵＴ２はＨレベル、出力信号ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値を抵抗Ｒ１より小さく設定すると、出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＨレベルとなる。
従って、外部抵抗Ｒｏの抵抗値の４通りの設定により、４通りの出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力可能となる。
従って、外部抵抗Ｒｏの抵抗値の４通りの設定により、４通りの出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力可能となる。
図４は、前記チップ１をパッケージングした場合を示す。パッケージ７内には、チップ１と外部抵抗Ｒｏが配設され、外部抵抗Ｒｏはチップ１の外部端子に接続されるとともに、グランドＧＮＤ接続用のパッケージ端子に接続される。
上記のように構成されたチップ１では、次に示す作用効果を得ることができる。
（１）チップ１の一つの外部端子に接続する外部抵抗Ｒｏの抵抗値を調整することにより、電流検出回路３から４通りの設定信号群ＳＧをモード設定回路４に出力することができる。従って、一つの外部端子に接続する外部抵抗Ｒｏの抵抗値を調整することにより、メイン回路２を４種類の動作モードの中のいずれかで動作させることができる。
（２）外部抵抗に流れる電流Ｉｏと同一電流を内部抵抗Ｒ１〜Ｒ３に流し、各内部抵抗Ｒ１〜Ｒ３で生成される電圧Ｖ１〜Ｖ３と基準電圧Ｖrefとを比較することにより、出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力する。従って、電源Ｖccの電圧変動に関わらず、外部抵抗Ｒｏの抵抗値のみに基づいて安定した出力信号ＯＵＴ１〜ＯＵＴ３を出力することができる。
（第二の実施の形態）
図５は、電流検出回路の第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態の電流検出回路のトランジスタＴr2，Ｔr3を省略し、トランジスタＴr1のドレインとグランドＧＮＤとの間に抵抗Ｒ１〜Ｒ３を直列に接続した構成としたものである。増幅器５、トランジスタＴr4及び外部抵抗Ｒｏは第一の実施の形態と同様である。
（１）チップ１の一つの外部端子に接続する外部抵抗Ｒｏの抵抗値を調整することにより、電流検出回路３から４通りの設定信号群ＳＧをモード設定回路４に出力することができる。従って、一つの外部端子に接続する外部抵抗Ｒｏの抵抗値を調整することにより、メイン回路２を４種類の動作モードの中のいずれかで動作させることができる。
（２）外部抵抗に流れる電流Ｉｏと同一電流を内部抵抗Ｒ１〜Ｒ３に流し、各内部抵抗Ｒ１〜Ｒ３で生成される電圧Ｖ１〜Ｖ３と基準電圧Ｖrefとを比較することにより、出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力する。従って、電源Ｖccの電圧変動に関わらず、外部抵抗Ｒｏの抵抗値のみに基づいて安定した出力信号ＯＵＴ１〜ＯＵＴ３を出力することができる。
（第二の実施の形態）
図５は、電流検出回路の第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態の電流検出回路のトランジスタＴr2，Ｔr3を省略し、トランジスタＴr1のドレインとグランドＧＮＤとの間に抵抗Ｒ１〜Ｒ３を直列に接続した構成としたものである。増幅器５、トランジスタＴr4及び外部抵抗Ｒｏは第一の実施の形態と同様である。
増幅器５及びトランジスタＴr1，Ｔr4の動作により、抵抗Ｒ１〜Ｒ３には外部抵抗Ｒｏに流れる電流Ｉｏと同一電流が流れる。
すると、比較器６ａの非反転入力端子に入力される電圧Ｖ４は、（（Ｒ１+Ｒ２＋Ｒ３）／Ｒｏ）×Ｖrefとなる。また、比較器６ｂの非反転入力端子に入力される電圧Ｖ５は、（（Ｒ２＋Ｒ３）／Ｒｏ）×Ｖrefとなる。また、比較器６ｃの非反転入力端子に入力される電圧Ｖ６は、（Ｒ３／Ｒｏ）×Ｖrefとなる。
すると、比較器６ａの非反転入力端子に入力される電圧Ｖ４は、（（Ｒ１+Ｒ２＋Ｒ３）／Ｒｏ）×Ｖrefとなる。また、比較器６ｂの非反転入力端子に入力される電圧Ｖ５は、（（Ｒ２＋Ｒ３）／Ｒｏ）×Ｖrefとなる。また、比較器６ｃの非反転入力端子に入力される電圧Ｖ６は、（Ｒ３／Ｒｏ）×Ｖrefとなる。
そこで、外部抵抗Ｒｏの抵抗値の設定により、各比較器６ａ〜６ｃの出力信号ＯＵＴ１〜ＯＵＴ３は図６に示す値となる。
すなわち、外部抵抗Ｒｏの抵抗値をＲ１+Ｒ２＋Ｒ３より大きく設定すると、比較器６ａ〜６ｂの出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＬレベルとなる。
すなわち、外部抵抗Ｒｏの抵抗値をＲ１+Ｒ２＋Ｒ３より大きく設定すると、比較器６ａ〜６ｂの出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ２＋Ｒ３＜Ｒｏ＜Ｒ１+Ｒ２＋Ｒ３となるように設定すると、出力信号ＯＵＴ１はＨレベル、出力信号ＯＵＴ２，ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ３＜Ｒｏ＜Ｒ２＋Ｒ３となるように設定すると、出力信号ＯＵＴ１，ＯＵＴ２はＨレベル、出力信号ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ３＜Ｒｏ＜Ｒ２＋Ｒ３となるように設定すると、出力信号ＯＵＴ１，ＯＵＴ２はＨレベル、出力信号ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値を抵抗Ｒ３より小さく設定すると、出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＨレベルとなる。
従って、外部抵抗Ｒｏの抵抗値の４通りの設定により、４通りの出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力可能となる。
従って、外部抵抗Ｒｏの抵抗値の４通りの設定により、４通りの出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力可能となる。
上記のように構成された電流検出回路を備えたチップでは、前記第一の実施の形態と同様な作用効果を得ることができる。また、抵抗Ｒ１〜Ｒ３を直列に接続して外部抵抗Ｒｏに流れる電流Ｉｏと同一電流を流すことにより、電圧Ｖ４〜Ｖ６を生成する構成としたので、トランジスタの数および抵抗を削減することができる。
一方、抵抗Ｒｏと同Ｒ３を比較するとき、トランジスタＴr4，Ｔr1のドレイン電圧Ｖｏ，Ｖ４が異なるため、トランジスタＴr4，Ｔr1の定電流特性によってＩｏに誤差が生じる。従って、トランジスタＴr4，Ｔr1の定電流特性を十分に確保する必要がある。
（第三の実施の形態）
図７は、電流検出回路の第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態の電流検出回路に消費電力を低減するためのパワーダウン機能を備えたものである。パワーダウン機能以外の構成は、第一の実施の形態と同様である。
（第三の実施の形態）
図７は、電流検出回路の第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態の電流検出回路に消費電力を低減するためのパワーダウン機能を備えたものである。パワーダウン機能以外の構成は、第一の実施の形態と同様である。
トランジスタＴr1〜Ｔr4のドレインと抵抗Ｒ１〜Ｒ３，Ｒｏとの間にはＰチャネルＭＯＳトランジスタＴr5〜Ｔr8が消費電流低減手段として介在され、各トランジスタＴr5〜Ｔr8のゲートにはパワーダウン信号ＰＤが入力される。
パワーダウン信号ＰＤは、電源投入時等の動作モード設定動作時に限りＬレベルとなる信号である。従って、各トランジスタＴr5〜Ｔr8は動作モード設定動作時にオンされ、通常時にはオフされるスイッチとして動作する。
前記パワーダウン信号ＰＤは、増幅器５及び比較器６ａ〜６ｃにも入力される。そして、動作モード設定動作時にパワーダウン信号ＰＤがＬレベルとなると、増幅器５及び比較器６ａ〜６ｃが活性化され、通常時にパワーダウン信号ＰＤがＨレベルとなると、増幅器５及び比較器６ａ〜６ｃが不活性化される。
また、比較器６ａ〜６ｃの出力端子にはラッチ回路８ａ〜８ｃが接続されている。ラッチ回路８ａ〜８ｃは、比較器６ａ〜６ｃの出力信号ＯＵＴ１〜ＯＵＴ３をラッチして出力する。
上記のように構成された電流検出回路では、電源投入時等にパワーダウン信号ＰＤがＬレベルとなると、増幅器５及び比較器６ａ〜６ｃが活性化され、トランジスタＴr5〜Ｔr8がオンされるため、第一の実施の形態と同様に動作する。
パワーダウン信号ＰＤがＨレベルとなると、増幅器５及び比較器６ａ〜６ｃが不活性化され、トランジスタＴr5〜Ｔr8がオフされる。すると、抵抗Ｒ１〜Ｒ３，Ｒｏに流れる電流が遮断され、増幅器５及び比較器６ａ〜６ｃでも電流を消費しない。また、出力信号ＯＵＴ１〜ＯＵＴ３はラッチ回路８ａ〜８ｃから出力され続ける。
従って、この実施の形態では電源投入時以外の通常時には電流の消費を抑制することができるので、前記第一の実施の形態に比して、消費電力を低減することができる。
（第四の実施の形態）
図８は、上記第一〜第三の実施の形態のメイン回路２の具体例としてのＰＬＬ回路を示す。分周器９には水晶発振器から出力される基準クロック信号ＣＫが入力され、分周器９はその基準クロック信号ＣＫを１／Ｎに分周して位相比較器１０に出力する。
（第四の実施の形態）
図８は、上記第一〜第三の実施の形態のメイン回路２の具体例としてのＰＬＬ回路を示す。分周器９には水晶発振器から出力される基準クロック信号ＣＫが入力され、分周器９はその基準クロック信号ＣＫを１／Ｎに分周して位相比較器１０に出力する。
位相比較器１０には分周器１１の出力信号が入力される。そして、位相比較器１０は分周器９，１１の出力信号の位相を比較し、位相差信号をチャージポンプ１２に出力する。
チャージポンプ１２は位相比較器１０から出力される位相差信号を電圧に変換してＶＣＯ（電圧制御発振器）１３に出力する。ＶＣＯ１３は、チャージポンプ１２から出力される電圧に応じた周波数の出力信号ｆoutを出力する。なお、ＶＣＯ１３の入力端子とグランドＧＮＤとの間にループフィルター１４が配設され、チャージポンプ１２の出力信号から高周波成分を除去するようになっている。
チャージポンプ１２は位相比較器１０から出力される位相差信号を電圧に変換してＶＣＯ（電圧制御発振器）１３に出力する。ＶＣＯ１３は、チャージポンプ１２から出力される電圧に応じた周波数の出力信号ｆoutを出力する。なお、ＶＣＯ１３の入力端子とグランドＧＮＤとの間にループフィルター１４が配設され、チャージポンプ１２の出力信号から高周波成分を除去するようになっている。
また、ＶＣＯ１３の出力信号ｆoutは、前記分周器１１に出力され、分周器１１はＶＣＯ１３の出力信号ｆoutを１／Ｍに分周して前記位相比較器１０に出力する。
このように構成されたＰＬＬ回路は、分周器１１の出力信号の周波数が分周器９の出力信号の周波数より高い場合には、位相比較器１の位相差信号に基づいてチャージポンプ１２の出力電圧が低下し、ＶＣＯ１３の出力信号ｆoutの周波数が低下する。
このように構成されたＰＬＬ回路は、分周器１１の出力信号の周波数が分周器９の出力信号の周波数より高い場合には、位相比較器１の位相差信号に基づいてチャージポンプ１２の出力電圧が低下し、ＶＣＯ１３の出力信号ｆoutの周波数が低下する。
また、分周器１１の出力信号の周波数が分周器９の出力信号の周波数より低い場合には、位相比較器１の位相差信号に基づいてチャージポンプ１２の出力電圧が上昇し、ＶＣＯ１３の出力信号ｆoutの周波数が上昇する。
このような動作により、出力信号ｆoutの周波数は分周器９，１１の出力信号周波数が一致する周波数に収束する。
このようなＰＬＬ回路において、設定信号群ＳＧを分周器９に入力して、分周器９の分周比を設定信号群ＳＧにより切り替え可能とすることにより、ＶＣＯ１３の出力信号ｆoutの周波数の切り替え、すなわち動作モードを変更することができる。
（第五の実施の形態）
図９は、第五の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、分周器１１に設定信号群ＳＧを入力して、分周器１１の分周比を設定信号群ＳＧにより切り替え可能としたものである。
このようなＰＬＬ回路において、設定信号群ＳＧを分周器９に入力して、分周器９の分周比を設定信号群ＳＧにより切り替え可能とすることにより、ＶＣＯ１３の出力信号ｆoutの周波数の切り替え、すなわち動作モードを変更することができる。
（第五の実施の形態）
図９は、第五の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、分周器１１に設定信号群ＳＧを入力して、分周器１１の分周比を設定信号群ＳＧにより切り替え可能としたものである。
このような構成により、分周器１１の分周比を設定信号群ＳＧにより切り替えて、ＶＣＯ１３の出力信号ｆoutの周波数を切り替えることができる。
（第六の実施の形態）
図１０は、第六の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、位相比較器１０に設定信号群ＳＧを入力して位相比較器１０の感度あるいは利得を切り替え可能としたものである。
（第六の実施の形態）
図１０は、第六の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、位相比較器１０に設定信号群ＳＧを入力して位相比較器１０の感度あるいは利得を切り替え可能としたものである。
このような構成により、位相比較器１０の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第七の実施の形態）
図１１は、第七の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、チャージポンプ１２に設定信号群ＳＧを入力してチャージポンプ１２の感度あるいは利得を切り替え可能としたものである。
（第七の実施の形態）
図１１は、第七の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、チャージポンプ１２に設定信号群ＳＧを入力してチャージポンプ１２の感度あるいは利得を切り替え可能としたものである。
このような構成により、チャージポンプ１２の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第八の実施の形態）
図１２は、第八の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ループフィルター１４に設定信号群ＳＧを入力してループフィルター１４の減衰特性を切り替え可能としたものである。
（第八の実施の形態）
図１２は、第八の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ループフィルター１４に設定信号群ＳＧを入力してループフィルター１４の減衰特性を切り替え可能としたものである。
このような構成により、ループフィルター１４の減衰特性を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第九の実施の形態）
図１３は、第九の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ＶＣＯ１３に設定信号群ＳＧを入力してＶＣＯ１３の感度あるいは利得を切り替え可能としたものである。
（第九の実施の形態）
図１３は、第九の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ＶＣＯ１３に設定信号群ＳＧを入力してＶＣＯ１３の感度あるいは利得を切り替え可能としたものである。
このような構成により、ＶＣＯ１３の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第十の実施の形態）
図１４は、第十の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ＶＣＯ１３を構成する電流可変回路１６に設定信号群ＳＧを入力してＶＣＯ１３の感度あるいは利得を切り替え可能としたものである。
（第十の実施の形態）
図１４は、第十の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ＶＣＯ１３を構成する電流可変回路１６に設定信号群ＳＧを入力してＶＣＯ１３の感度あるいは利得を切り替え可能としたものである。
ＶＣＯ１３は、チャージポンプ１２の出力電圧を電流に変換するＶ−Ｉ変換回路１５と、Ｖ−Ｉ変換回路１５から出力される電流値を設定信号群ＳＧに基づいて切り替える電流可変回路１６と、電流可変回路１６から出力される電流値に応じた周波数の出力信号ｆoutを出力するＩＣＯ１７とで構成されている。
このような構成により、ＶＣＯ１３の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
上記実施の形態は、以下の態様で実施してもよい。
・第一の実施の形態において、外部抵抗Ｒｏはパッケージ７外に配置してもよい。
上記実施の形態は、以下の態様で実施してもよい。
・第一の実施の形態において、外部抵抗Ｒｏはパッケージ７外に配置してもよい。
１ チップ
２ 内部回路（内部回路）
３ 電流検出回路
４ モード設定回路
６ａ〜６ｃ 比較器
８ａ〜８ｃ ラッチ回路
Ｒｏ 外部抵抗
ＳＧ 設定信号
２ 内部回路（内部回路）
３ 電流検出回路
４ モード設定回路
６ａ〜６ｃ 比較器
８ａ〜８ｃ ラッチ回路
Ｒｏ 外部抵抗
ＳＧ 設定信号
Claims (8)
- チップの外部端子に接続される外部抵抗と、
前記外部抵抗に流れる電流に基づいて、設定信号を生成する電流検出回路と、
前記設定信号に基づいて内部回路の動作モードを設定するモード設定回路とを備え、
前記電流検出回路は、
複数の内部抵抗と、
前記外部抵抗と前記各内部抵抗に同一電流を流す電流生成回路と、
前記各内部抵抗で生成される電圧と基準電圧とを比較し、その比較結果を前記設定信号として出力する複数の比較器とを備え、
前記電流生成回路には、パワーダウン信号の入力に基づいて消費電流を遮断する消費電流低減手段を設け、前記比較器には、当該比較器の出力信号をラッチするラッチ回路を接続したことを特徴とする半導体装置。 - 前記各内部抵抗を前記電流生成回路に対し並列に接続したことを特徴とする請求項１記載の半導体装置。
- 前記各内部抵抗を前記電流生成回路に対し直列に接続したことを特徴とする請求項１記載の半導体装置。
- 前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成する分周器としたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成する位相比較器としたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成するチャージポンプとしたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成するループフィルターとしたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成する電圧制御発振器としたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005243199A JP4860209B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置 |
| TW095101870A TWI289206B (en) | 2005-08-24 | 2006-01-18 | Semiconductor device |
| US11/335,513 US7199653B2 (en) | 2005-08-24 | 2006-01-20 | Semiconductor device with operation mode set by external resistor |
| DE102006010284A DE102006010284A1 (de) | 2005-08-24 | 2006-03-02 | Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005243199A JP4860209B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007059625A JP2007059625A (ja) | 2007-03-08 |
| JP4860209B2 true JP4860209B2 (ja) | 2012-01-25 |
Family
ID=37715675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005243199A Active JP4860209B2 (ja) | 2005-08-24 | 2005-08-24 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7199653B2 (ja) |
| JP (1) | JP4860209B2 (ja) |
| DE (1) | DE102006010284A1 (ja) |
| TW (1) | TWI289206B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200823477A (en) * | 2006-11-24 | 2008-06-01 | Richtek Techohnology Corp | On-chip mode-setting circuit and method for a chip |
| US20080192446A1 (en) * | 2007-02-09 | 2008-08-14 | Johannes Hankofer | Protection For Circuit Boards |
| KR100851995B1 (ko) * | 2007-02-12 | 2008-08-13 | 주식회사 하이닉스반도체 | 수신기 회로 |
| US8522051B2 (en) * | 2007-05-07 | 2013-08-27 | Infineon Technologies Ag | Protection for circuit boards |
| JP6056411B2 (ja) * | 2012-11-22 | 2017-01-11 | 富士通株式会社 | 電圧検出回路及びトランジスタの特性測定方法 |
| CN107786189B (zh) * | 2016-08-26 | 2022-07-05 | 艾普凌科有限公司 | 半导体装置 |
| WO2018235403A1 (ja) * | 2017-06-23 | 2018-12-27 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2662874B1 (fr) * | 1990-05-30 | 1992-08-07 | Sgs Thomson Microelectronics | Circuit integre avec broche de detection de mode. |
| JP2760691B2 (ja) | 1992-01-10 | 1998-06-04 | 三菱電機株式会社 | モード変更可能な内部回路を有する電子回路 |
| JPH07263505A (ja) | 1994-03-17 | 1995-10-13 | Toshiba Corp | 回路動作モード検出装置 |
| JPH088345A (ja) * | 1994-06-22 | 1996-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH08105947A (ja) * | 1994-10-06 | 1996-04-23 | Canon Inc | Ｉｃ回路 |
| JPH11329178A (ja) * | 1998-05-19 | 1999-11-30 | Toshiba Corp | リモートコントロール発信装置 |
| JP4201426B2 (ja) * | 1999-03-31 | 2008-12-24 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置 |
| JP3945364B2 (ja) * | 2002-10-07 | 2007-07-18 | 富士電機ホールディングス株式会社 | 個体識別コード作成方式およびその回路 |
| US20050253627A1 (en) * | 2004-05-13 | 2005-11-17 | Claseman George R | Multi level fixed parameter assignment |
| US7049875B2 (en) * | 2004-06-10 | 2006-05-23 | Theta Microelectronics, Inc. | One-pin automatic tuning of MOSFET resistors |
-
2005
- 2005-08-24 JP JP2005243199A patent/JP4860209B2/ja active Active
-
2006
- 2006-01-18 TW TW095101870A patent/TWI289206B/zh active
- 2006-01-20 US US11/335,513 patent/US7199653B2/en active Active
- 2006-03-02 DE DE102006010284A patent/DE102006010284A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| TW200708752A (en) | 2007-03-01 |
| TWI289206B (en) | 2007-11-01 |
| US20070053122A1 (en) | 2007-03-08 |
| DE102006010284A1 (de) | 2007-03-01 |
| US7199653B2 (en) | 2007-04-03 |
| JP2007059625A (ja) | 2007-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
| JP4860209B2 (ja) | 半導体装置 | |
| US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
| US5764110A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
| JP4287678B2 (ja) | 内部電源回路 | |
| US7576524B2 (en) | Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit | |
| US20070210776A1 (en) | Switching power source apparatus | |
| JP2008086100A (ja) | 電源切換回路 | |
| JP2007086980A (ja) | トランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路 | |
| JP7209559B2 (ja) | ボルテージディテクタ | |
| JPWO2013042285A1 (ja) | 電圧検出回路及びそれを備えた電圧レギュレータ装置 | |
| JP4169670B2 (ja) | 出力制御回路と定電圧源ｉｃおよび電子機器 | |
| US7969253B2 (en) | VCO with stabilized reference current source module | |
| JP2008070977A (ja) | 電源降圧回路及び半導体装置 | |
| US9577661B2 (en) | Voltage-controlled oscillator and analog-digital converter | |
| JP2011103607A (ja) | 入力回路 | |
| JP5120154B2 (ja) | 信号形成回路 | |
| KR100804567B1 (ko) | 반도체 장치 | |
| KR100475891B1 (ko) | 파워온리셋회로 | |
| US8957646B2 (en) | Constant voltage circuit and electronic device including same | |
| JP2009282908A (ja) | レギュレータ | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| JP2004048690A (ja) | リング発振器 | |
| JP4756701B2 (ja) | 電源電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4860209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |