JP2007086980A - トランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路 - Google Patents
トランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路 Download PDFInfo
- Publication number
- JP2007086980A JP2007086980A JP2005273560A JP2005273560A JP2007086980A JP 2007086980 A JP2007086980 A JP 2007086980A JP 2005273560 A JP2005273560 A JP 2005273560A JP 2005273560 A JP2005273560 A JP 2005273560A JP 2007086980 A JP2007086980 A JP 2007086980A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- proportional
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】 特性の異なる誤差増幅回路の切り換えを行っても出力電圧が変動しないようにしたトランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路を得る。
【解決手段】 第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のオフセット電圧や増幅率の違いにより生じる出力電圧Ｖｏの誤差を、出力電圧検出回路６に設けた分圧抵抗Ｒ１〜Ｒ４と、抵抗Ｒ２及びＲ４に並列に接続したトリミングヒューズＦ１，Ｆ２やスイッチをなすＮＭＯＳトランジスタＭ２，Ｍ３を用いて、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のどちらを使用した場合においても同じ電圧の出力電圧Ｖｏを生成するようにした。
【選択図】 図１
【解決手段】 第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のオフセット電圧や増幅率の違いにより生じる出力電圧Ｖｏの誤差を、出力電圧検出回路６に設けた分圧抵抗Ｒ１〜Ｒ４と、抵抗Ｒ２及びＲ４に並列に接続したトリミングヒューズＦ１，Ｆ２やスイッチをなすＮＭＯＳトランジスタＭ２，Ｍ３を用いて、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のどちらを使用した場合においても同じ電圧の出力電圧Ｖｏを生成するようにした。
【選択図】 図１
Description
本発明は、小型電子機器に用いた定電圧回路に使用するトランジスタ駆動回路及びそのトランジスタ駆動方法に関し、特に高速動作モードと低消費電流モードの切り換え機能を備えた定電圧回路に使用するトランジスタ駆動回路及びそのトランジスタ駆動方法に関する。
従来、定電圧回路には、消費電流は大きいがリップル除去率や負荷過渡応答性を向上させた電源回路と、消費電流は小さいが応答性に劣る電源回路があった。
携帯電話等のように、通常の消費電流で動作する動作状態と、スリープモード等のように低消費電流となる待機状態とを有する機器では、高速応答性を必要としない待機状態では、定電圧回路による消費電流の無駄が大きかった。
このような問題を解決するため、図６に示すように、定電圧回路１００は、消費電流は大きいが高速応答性を有する第１誤差増幅回路１０４と、応答速度は遅いが低消費電流で動作する第２誤差増幅回路１０５の２つの誤差増幅回路と、基準電圧Ｖｒｅｆを生成する基準電圧発生回路１０２と、出力電圧Ｖｏに比例した電圧Ｖｆｂを生成するために出力端子ＯＵＴと接地電圧と間に直列に接続された抵抗Ｒ１０１，Ｒ１０２で構成された出力電圧検出回路１０３と、第１誤差増幅回路１０４及び第２誤差増幅回路１０５によって制御され、出力電圧Ｖｏを一定の電圧になるように制御する出力トランジスタＭ１０１とで構成されている。
携帯電話等のように、通常の消費電流で動作する動作状態と、スリープモード等のように低消費電流となる待機状態とを有する機器では、高速応答性を必要としない待機状態では、定電圧回路による消費電流の無駄が大きかった。
このような問題を解決するため、図６に示すように、定電圧回路１００は、消費電流は大きいが高速応答性を有する第１誤差増幅回路１０４と、応答速度は遅いが低消費電流で動作する第２誤差増幅回路１０５の２つの誤差増幅回路と、基準電圧Ｖｒｅｆを生成する基準電圧発生回路１０２と、出力電圧Ｖｏに比例した電圧Ｖｆｂを生成するために出力端子ＯＵＴと接地電圧と間に直列に接続された抵抗Ｒ１０１，Ｒ１０２で構成された出力電圧検出回路１０３と、第１誤差増幅回路１０４及び第２誤差増幅回路１０５によって制御され、出力電圧Ｖｏを一定の電圧になるように制御する出力トランジスタＭ１０１とで構成されている。
第１誤差増幅回路１０４は、作動又は停止の動作を制御装置１１０によって制御されている。制御装置１１０は、通常の動作を行う場合は、第１誤差増幅回路１０４を動作させ、低消費電流での動作を行う場合は、第１誤差増幅回路１０４の動作を停止させると共に、第１誤差増幅回路１０４に対して動作電流を削減させるようにしている。
特開２００２−３１２０４３号公報
しかし、図６の回路構成では、第１誤差増幅回路１０４と第２誤差増幅回路１０５に入力されている基準電圧Ｖｒｅｆと出力電圧Ｖｏに比例した電圧Ｖｆｂは同じ電圧であることから、第１誤差増幅回路１０４と第２誤差増幅回路１０５の入力オフセット電圧が異なっていると、第１誤差増幅回路１０４で制御しているときの出力電圧と、第２誤差増幅回路１０５で制御しているときの出力電圧とでは、オフセットの電圧差×（Ｖｏ／Ｖｆｂ）だけ出力電圧が変動するという問題があった。
更に、第１誤差増幅回路１０４と第２誤差増幅回路１０５の増幅率が違うことによっても出力電圧に差が出るという問題があった。
更に、第１誤差増幅回路１０４と第２誤差増幅回路１０５の増幅率が違うことによっても出力電圧に差が出るという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、特性の異なる誤差増幅回路の切り換えを行っても出力電圧が変動しないようにしたトランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路を得ることを目的とする。
この発明に係るトランジスタ駆動回路は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記出力電圧検出回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記比例電圧の比例定数を変えるものである。
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記出力電圧検出回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記比例電圧の比例定数を変えるものである。
また、前記出力電圧検出回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する比例電圧の比例定数を変えるようにした。
具体的には、前記出力電圧検出回路部は、
前記出力端子と接地電圧との間に直列に接続された第１から第４の各抵抗と、
前記第２の抵抗に並列に接続された第１のヒューズと、
前記第２の抵抗に並列に接続された第１のスイッチと、
前記第４の抵抗に並列に接続された第２のヒューズと、
前記第４の抵抗に並列に接続された第２のスイッチと、
を備え、
前記第２から第４の各抵抗はトリミングによって抵抗値が変わる可変抵抗であり、前記第１及び第２の各抵抗を直列に接続した第１の直列回路と、前記第３及び第４の各抵抗を直列に接続した第２の直列回路との接続部から前記比例電圧が出力され、前記第１及び第２の各スイッチは、誤差増幅回路部に入力された前記制御信号に応じてスイッチングを行い該比例電圧の比例定数を変えるようにした。
前記出力端子と接地電圧との間に直列に接続された第１から第４の各抵抗と、
前記第２の抵抗に並列に接続された第１のヒューズと、
前記第２の抵抗に並列に接続された第１のスイッチと、
前記第４の抵抗に並列に接続された第２のヒューズと、
前記第４の抵抗に並列に接続された第２のスイッチと、
を備え、
前記第２から第４の各抵抗はトリミングによって抵抗値が変わる可変抵抗であり、前記第１及び第２の各抵抗を直列に接続した第１の直列回路と、前記第３及び第４の各抵抗を直列に接続した第２の直列回路との接続部から前記比例電圧が出力され、前記第１及び第２の各スイッチは、誤差増幅回路部に入力された前記制御信号に応じてスイッチングを行い該比例電圧の比例定数を変えるようにした。
また、この発明に係るトランジスタ駆動回路は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記基準電圧の電圧値を変えるものである。
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記基準電圧の電圧値を変えるものである。
また、前記基準電圧発生回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する前記基準電圧の電圧値を変えるようにした。
具体的には、前記基準電圧発生回路部は、
所定の定電圧を生成して出力する定電圧生成回路と、
該定電圧生成回路からの定電圧と接地電圧との間に直列に接続された第１から第４の各抵抗と、
前記第２の抵抗に並列に接続された第１のヒューズと、
前記第２の抵抗に並列に接続された第１のスイッチと、
前記第４の抵抗に並列に接続された第２のヒューズと、
前記第４の抵抗に並列に接続された第２のスイッチと、
を備え、
前記第２から第４の各抵抗はトリミングによって抵抗値が変わる可変抵抗であり、前記第１及び第２の各抵抗を直列に接続した第１の直列回路と、前記第３及び第４の各抵抗を直列に接続した第２の直列回路との接続部から前記基準電圧が出力され、前記第１及び第２の各スイッチは、誤差増幅回路部に入力された前記制御信号に応じてスイッチングを行い該基準電圧の電圧値を変えるようにした。
所定の定電圧を生成して出力する定電圧生成回路と、
該定電圧生成回路からの定電圧と接地電圧との間に直列に接続された第１から第４の各抵抗と、
前記第２の抵抗に並列に接続された第１のヒューズと、
前記第２の抵抗に並列に接続された第１のスイッチと、
前記第４の抵抗に並列に接続された第２のヒューズと、
前記第４の抵抗に並列に接続された第２のスイッチと、
を備え、
前記第２から第４の各抵抗はトリミングによって抵抗値が変わる可変抵抗であり、前記第１及び第２の各抵抗を直列に接続した第１の直列回路と、前記第３及び第４の各抵抗を直列に接続した第２の直列回路との接続部から前記基準電圧が出力され、前記第１及び第２の各スイッチは、誤差増幅回路部に入力された前記制御信号に応じてスイッチングを行い該基準電圧の電圧値を変えるようにした。
また、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路において、
複数の基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、前記各誤差増幅回路に応じた所定の基準電圧をそれぞれ生成して対応する誤差増幅回路にそれぞれ出力するようにした。
複数の基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、前記各誤差増幅回路に応じた所定の基準電圧をそれぞれ生成して対応する誤差増幅回路にそれぞれ出力するようにした。
また、前記誤差増幅回路部は、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御される第１の誤差増幅回路と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御され該第１の誤差増幅回路よりも消費電流の小さい第２の誤差増幅回路と、
を備え、
前記第１及び第２の各誤差増幅回路は、前記入力された制御信号に応じていずれか一方が排他的に作動するようにした。
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御される第１の誤差増幅回路と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御され該第１の誤差増幅回路よりも消費電流の小さい第２の誤差増幅回路と、
を備え、
前記第１及び第２の各誤差増幅回路は、前記入力された制御信号に応じていずれか一方が排他的に作動するようにした。
また、前記誤差増幅回路部は、前記入力された制御信号に応じて、第１の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第３のスイッチを備えるようにした。
また、前記誤差増幅回路部は、前記入力された制御信号に応じて、第２の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第４のスイッチを備えるようにした。
また、前記基準電圧発生回路部、出力電圧検出回路部及び誤差増幅回路部は、１つのＩＣに集積されるようにしてもよい。
また、この発明に係るトランジスタ駆動方法は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、特性の異なる複数の誤差増幅回路を用いて前記出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動方法において、
作動する前記誤差増幅回路の特性に応じた比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行うようにした。
作動する前記誤差増幅回路の特性に応じた比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行うようにした。
また、この発明に係るトランジスタ駆動方法は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、特性の異なる複数の誤差増幅回路を用いて前記出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動方法において、
作動する前記誤差増幅回路の特性に応じた電圧の基準電圧を生成し、
所定の比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行うようにした。
作動する前記誤差増幅回路の特性に応じた電圧の基準電圧を生成し、
所定の比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行うようにした。
また、この発明に係るトランジスタ駆動方法は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、特性の異なる複数の誤差増幅回路を用いて前記出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動方法において、
前記各誤差増幅回路の特性に応じたそれぞれの基準電圧を生成し、
所定の比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が、作動する誤差増幅回路に対応する前記基準電圧になるように出力トランジスタの動作制御を行うようにした。
前記各誤差増幅回路の特性に応じたそれぞれの基準電圧を生成し、
所定の比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が、作動する誤差増幅回路に対応する前記基準電圧になるように出力トランジスタの動作制御を行うようにした。
また、この発明に係る定電圧回路は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路を備えた定電圧回路において、
前記トランジスタ駆動回路は、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記出力電圧検出回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する比例電圧の比例定数を変えるものである。
前記トランジスタ駆動回路は、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記出力電圧検出回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する比例電圧の比例定数を変えるものである。
具体的には、前記出力電圧検出回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する比例電圧の比例定数を変えるようにした。
また、この発明に係る定電圧回路は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路を備えた定電圧回路において、
前記トランジスタ駆動回路は、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記基準電圧の電圧値を変えるようにした。
前記トランジスタ駆動回路は、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記基準電圧の電圧値を変えるようにした。
具体的には、前記基準電圧発生回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する前記基準電圧の電圧値を変えるようにした。
また、この発明に係る定電圧回路は、制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路を備えた定電圧回路において、
前記トランジスタ駆動回路は、
複数の基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、前記各誤差増幅回路に応じた所定の基準電圧をそれぞれ生成して対応する誤差増幅回路にそれぞれ出力するものである。
前記トランジスタ駆動回路は、
複数の基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、前記各誤差増幅回路に応じた所定の基準電圧をそれぞれ生成して対応する誤差増幅回路にそれぞれ出力するものである。
また、前記誤差増幅回路部は、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御される第１の誤差増幅回路と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御され該第１の誤差増幅回路よりも消費電流の小さい第２の誤差増幅回路と、
を備え、
前記第１及び第２の各誤差増幅回路は、前記入力された制御信号に応じていずれか一方が排他的に作動するようにした。
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御される第１の誤差増幅回路と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御され該第１の誤差増幅回路よりも消費電流の小さい第２の誤差増幅回路と、
を備え、
前記第１及び第２の各誤差増幅回路は、前記入力された制御信号に応じていずれか一方が排他的に作動するようにした。
また、前記誤差増幅回路部は、前記入力された制御信号に応じて、第１の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第３のスイッチを備えるようにした。
また、前記誤差増幅回路部は、前記入力された制御信号に応じて、第２の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第４のスイッチを備えるようにした。
また、前記出力トランジスタ、基準電圧発生回路部、出力電圧検出回路部及び誤差増幅回路部は、１つのＩＣに集積されるようにしてもよい。
本発明のトランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路によれば、前記出力端子の電圧が前記所定の定電圧になるように、作動する誤差増幅回路に応じて、生成する比例電圧の比例定数を変えるようにしたことから、特性の異なる誤差増幅回路の切り換えを行っても出力電圧が変動しないようにすることができる。
また、本発明のトランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路によれば、前記出力端子の電圧が前記所定の定電圧になるように、作動する誤差増幅回路に応じて、生成する基準電圧の電圧値を変えるようにしたことから、特性の異なる誤差増幅回路の切り換えを行っても出力電圧が変動しないようにすることができる。
また、本発明のトランジスタ駆動回路、トランジスタ駆動方法及び定電圧回路によれば、前記出力端子の電圧が前記所定の定電圧になるように、前記各誤差増幅回路に応じた所定の基準電圧をそれぞれ生成して対応する誤差増幅回路にそれぞれ出力するようにしたことから、特性の異なる誤差増幅回路の切り換えを行っても出力電圧が変動しないようにすることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるトランジスタ駆動回路を使用した定電圧回路の構成例を示した図である。
図１において、定電圧回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏとして出力端子ＯＵＴから出力する。
定電圧回路１は、ゲートに入力された信号に応じて出力端子ＯＵＴに出力する電流の制御を行うＰＭＯＳトランジスタからなる出力トランジスタＭ１と、出力端子ＯＵＴの電圧が所定の定電圧になるように出力トランジスタＭ１の動作制御を行うトランジスタ駆動回路２とで構成されている。なお、特に明記しない限り、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタとだけ示したＭＯＳトランジスタは、エンハンスメント型のＭＯＳトランジスタである。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるトランジスタ駆動回路を使用した定電圧回路の構成例を示した図である。
図１において、定電圧回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏとして出力端子ＯＵＴから出力する。
定電圧回路１は、ゲートに入力された信号に応じて出力端子ＯＵＴに出力する電流の制御を行うＰＭＯＳトランジスタからなる出力トランジスタＭ１と、出力端子ＯＵＴの電圧が所定の定電圧になるように出力トランジスタＭ１の動作制御を行うトランジスタ駆動回路２とで構成されている。なお、特に明記しない限り、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタとだけ示したＭＯＳトランジスタは、エンハンスメント型のＭＯＳトランジスタである。
トランジスタ駆動回路２は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路５と、出力電圧Ｖｏの検出を行い該検出した出力電圧Ｖｏを分圧して生成した分圧電圧Ｖｆｂを出力する出力電圧検出回路６とを備えている。また、トランジスタ駆動回路２は、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタＭ１の動作制御を行う、消費電流は大きいが高速な動作を行うことができる第１の誤差増幅回路Ａ１と、同じく分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタＭ１の動作制御を行う、消費電流を抑制した第２の誤差増幅回路Ａ２とを備えている。
更に、トランジスタ駆動回路２は、第１の誤差増幅回路Ａ１の出力端と出力トランジスタＭ１のゲートとの接続制御を行うスイッチＳＷ１と、外部から入力されたスリープ信号ＳＬＰに応じて第１の誤差増幅回路Ａ１、第２の誤差増幅回路Ａ２、スイッチＳＷ１及び出力電圧検出回路６の動作制御をそれぞれ行う制御回路７とを備えている。なお、基準電圧発生回路５は基準電圧発生回路部を、出力電圧検出回路６は出力電圧検出回路部を、第１及び第２の各誤差増幅回路Ａ１，Ａ２並びにスイッチＳＷ１は誤差増幅回路部をそれぞれなす。また、抵抗Ｒ１〜Ｒ４は第１から第４の各抵抗を、ヒューズＦ１は第１のヒューズを、ヒューズＦ２は第２のヒューズを、ＮＭＯＳトランジスタＭ２は第１のスイッチを、ＮＭＯＳトランジスタＭ３は第２のスイッチを、スイッチＳＷ１は第３のスイッチをそれぞれなす。
出力電圧検出回路６は、抵抗Ｒ１〜Ｒ４、ＮＭＯＳトランジスタＭ２，Ｍ３及びヒューズＦ１，Ｆ２で構成され、抵抗Ｒ２〜Ｒ４は、トリミングによって抵抗値を設定することができる。また、制御回路７は、インバータＩＮＶ１，ＩＮＶ２で構成されている。
入力端子ＩＮと出力端子ＯＵＴとの間には、出力トランジスタＭ１が接続され、出力端子ＯＵＴと接地電圧との間に抵抗Ｒ１〜Ｒ４が直列に接続されている。また、抵抗Ｒ２には、ＮＭＯＳトランジスタＭ２とヒューズＦ１がそれぞれ並列に接続され、抵抗Ｒ４には、ＮＭＯＳトランジスタＭ３とヒューズＦ２がそれぞれ並列に接続されている。
入力端子ＩＮと出力端子ＯＵＴとの間には、出力トランジスタＭ１が接続され、出力端子ＯＵＴと接地電圧との間に抵抗Ｒ１〜Ｒ４が直列に接続されている。また、抵抗Ｒ２には、ＮＭＯＳトランジスタＭ２とヒューズＦ１がそれぞれ並列に接続され、抵抗Ｒ４には、ＮＭＯＳトランジスタＭ３とヒューズＦ２がそれぞれ並列に接続されている。
抵抗Ｒ２とＲ３との接続部から分圧電圧Ｖｆｂが出力され、該分圧電圧Ｖｆｂは、第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２の各非反転入力端にそれぞれ入力される。第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２の各反転入力端には、基準電圧Ｖｒｅｆがそれぞれ入力され、第１の誤差増幅回路Ａ１の出力端は、スイッチＳＷ１を介して出力トランジスタＭ１のゲートに接続され、第２の誤差増幅回路Ａ２の出力端は出力トランジスタＭ１のゲートに接続されている。
制御回路７は、インバータＩＮＶ１及びＩＮＶ２が直列に接続されてなり、インバータＩＮＶ１の入力端にはスリープ信号ＳＬＰが入力され、インバータＩＮＶ１の出力信号は第２の誤差増幅回路Ａ２の制御信号入力端とインバータＩＮＶ２の入力端にそれぞれ入力される。インバータＩＮＶ２の出力信号は、第１の誤差増幅回路Ａ１の制御信号入力端、スイッチＳＷ１の制御電極及びＮＭＯＳトランジスタＭ２，Ｍ３の各ゲートにそれぞれ入力されている。第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２は、制御信号入力端にハイレベルの信号が入力されると作動し、制御信号入力端にローレベルの信号が入力されると動作を停止して消費電流を低減する。
制御回路７は、インバータＩＮＶ１及びＩＮＶ２が直列に接続されてなり、インバータＩＮＶ１の入力端にはスリープ信号ＳＬＰが入力され、インバータＩＮＶ１の出力信号は第２の誤差増幅回路Ａ２の制御信号入力端とインバータＩＮＶ２の入力端にそれぞれ入力される。インバータＩＮＶ２の出力信号は、第１の誤差増幅回路Ａ１の制御信号入力端、スイッチＳＷ１の制御電極及びＮＭＯＳトランジスタＭ２，Ｍ３の各ゲートにそれぞれ入力されている。第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２は、制御信号入力端にハイレベルの信号が入力されると作動し、制御信号入力端にローレベルの信号が入力されると動作を停止して消費電流を低減する。
このような構成において、スリープ信号ＳＬＰがハイレベルの場合は、第１の誤差増幅回路Ａ１の制御信号入力端及びスイッチＳＷ１の制御電極にはそれぞれハイレベルの信号が入力されており、第１の誤差増幅回路Ａ１は作動状態になると共にスイッチＳＷ１はオンして導通状態になる。このとき、第２の誤差増幅回路Ａ２の制御信号入力端にはローレベルの信号が入力されており、第２の誤差増幅回路Ａ２は、動作を停止して消費電流をカットし、出力端をハイインピーダンス状態にする。また、ＮＭＯＳトランジスタＭ２及びＭ３がそれぞれオンすることから、ヒューズＦ１及びＦ２の状態に関係なく、出力端子ＯＵＴと接地電圧との間には抵抗Ｒ１及びＲ３が直列に接続された状態になる。この状態では、抵抗Ｒ３をトリミングして抵抗値を調整することにより、分圧電圧Ｖｆｂを調整して出力電圧Ｖｏが所定の電圧になるようにすることができる。
一方、スリープ信号ＳＬＰがローレベルの場合は、第１の誤差増幅回路Ａ１の制御信号入力端及びスイッチＳＷ１の制御電極にはそれぞれローレベルの信号が入力されており、第１の誤差増幅回路Ａ１は動作を停止して消費電流をカットすると共にスイッチＳＷ１及びＮＭＯＳトランジスタＭ２，Ｍ３はそれぞれオフして遮断状態になる。このとき、第２の誤差増幅回路Ａ２の制御信号入力端にはハイレベルの信号が入力されており、第２の誤差増幅回路Ａ２は作動状態になる。また、抵抗Ｒ２及びＲ３には、ヒューズＦ１及びＦ２が対応して並列に接続されていることから、この状態では、分圧電圧Ｖｆｂは、スリープ信号ＳＬＰがハイレベルのときと同じである。
ここで、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のオフセット電圧が異なると、出力電圧Ｖｏは、第１の誤差増幅回路Ａ１が作動しているときと、第２の誤差増幅回路Ａ２が作動しているときとでは、ΔＶｏだけずれる。ΔＶｏは、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２とのオフセット電圧差をΔＶｏｆｆとすると、下記（１）式で示すことができる。
ΔＶｏ＝ΔＶｏｆｆ×Ｖｏ／Ｖｆｂ………………（１）
ΔＶｏ＝ΔＶｏｆｆ×Ｖｏ／Ｖｆｂ………………（１）
前記（１）式から、ΔＶｏの値が負の場合は、出力電圧Ｖｏを上げるために、ヒューズＦ１をカットすると共に抵抗Ｒ２をトリミングして、出力電圧Ｖｏを、第１の誤差増幅回路Ａ１が選択されている場合の値になるようにする。
逆に、前記（１）式から、ΔＶｏの値が正の場合は、出力電圧Ｖｏを下げるために、ヒューズＦ２をカットする共に抵抗Ｒ４をトリミングして、出力電圧Ｖｏを、第１の誤差増幅回路Ａ１が選択されている場合の値になるようにする。
このようにして、通常状態で第１の誤差増幅回路Ａ１が作動している場合と、待機状態で第２の誤差増幅回路Ａ２が作動している場合とで、出力電圧Ｖｏの値を正確に一致させることができる。
逆に、前記（１）式から、ΔＶｏの値が正の場合は、出力電圧Ｖｏを下げるために、ヒューズＦ２をカットする共に抵抗Ｒ４をトリミングして、出力電圧Ｖｏを、第１の誤差増幅回路Ａ１が選択されている場合の値になるようにする。
このようにして、通常状態で第１の誤差増幅回路Ａ１が作動している場合と、待機状態で第２の誤差増幅回路Ａ２が作動している場合とで、出力電圧Ｖｏの値を正確に一致させることができる。
なお、図１において、第１の誤差増幅回路Ａ１の出力端と出力トランジスタＭ１のゲートとの間にスイッチＳＷ１を設けたが、制御信号入力端がローレベルになって第１の誤差増幅回路Ａ１が動作を停止すると、第１の誤差増幅回路Ａ１の出力端がハイインピーダンス状態になる場合は、スイッチＳＷ１を省略することができる。この場合、第１の誤差増幅回路Ａ１の出力端は出力トランジスタＭ１のゲートに接続される。また、制御信号入力端がローレベルになって第２の誤差増幅回路Ａ２が動作を停止すると、第２の誤差増幅回路Ａ２の出力端がハイインピーダンス状態にならない場合は、第２の誤差増幅回路Ａ２の出力端と出力トランジスタＭ１との間にスイッチＳＷ１と同様のスイッチＳＷ２を設け、該スイッチＳＷ２の制御電極にはインバータＩＮＶ１の出力信号が入力されるようにする。スイッチＳＷ２は、制御電極がハイレベルになるとオンして導通状態になり、制御電極がローレベルになるとオフして遮断状態になる。なお、スイッチＳＷ２は、第４のスイッチをなす。
第２の実施の形態．
前記第１の実施の形態では、第１の誤差増幅回路Ａ１が作動しているときと、第２の誤差増幅回路Ａ２が作動しているときとで出力電圧Ｖｏが同じになるように、出力電圧検出回路３から出力される分圧電圧Ｖｆｂを変えるようにしたが、分圧電圧Ｖｆｂを変えずに基準電圧Ｖｒｅｆを変えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態におけるトランジスタ駆動回路を使用した定電圧回路の構成例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
前記第１の実施の形態では、第１の誤差増幅回路Ａ１が作動しているときと、第２の誤差増幅回路Ａ２が作動しているときとで出力電圧Ｖｏが同じになるように、出力電圧検出回路３から出力される分圧電圧Ｖｆｂを変えるようにしたが、分圧電圧Ｖｆｂを変えずに基準電圧Ｖｒｅｆを変えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態におけるトランジスタ駆動回路を使用した定電圧回路の構成例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図２において、定電圧回路１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏとして出力端子ＯＵＴから出力する。
定電圧回路１ａは、出力トランジスタＭ１と、出力端子ＯＵＴの電圧が所定の定電圧になるように出力トランジスタＭ１の動作制御を行うトランジスタ駆動回路２ａとで構成されている。
トランジスタ駆動回路２ａは、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路５ａと、出力電圧Ｖｏの検出を行い該検出した出力電圧Ｖｏを分圧して生成した分圧電圧Ｖｆｂを出力する出力電圧検出回路６ａとを備えている。
定電圧回路１ａは、出力トランジスタＭ１と、出力端子ＯＵＴの電圧が所定の定電圧になるように出力トランジスタＭ１の動作制御を行うトランジスタ駆動回路２ａとで構成されている。
トランジスタ駆動回路２ａは、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路５ａと、出力電圧Ｖｏの検出を行い該検出した出力電圧Ｖｏを分圧して生成した分圧電圧Ｖｆｂを出力する出力電圧検出回路６ａとを備えている。
また、トランジスタ駆動回路２ａは、第１の誤差増幅回路Ａ１と、第２の誤差増幅回路Ａ２と、スイッチＳＷ１と、外部から入力されたスリープ信号ＳＬＰに応じて第１の誤差増幅回路Ａ１、第２の誤差増幅回路Ａ２、スイッチＳＷ１及び基準電圧発生回路５ａの各動作制御を行う制御回路７とを備えている。なお、基準電圧発生回路５ａは基準電圧発生回路部を、出力電圧検出回路６ａは出力電圧検出回路部をそれぞれなす。
基準電圧発生回路５ａは、所定の定電圧Ｖｓを生成して出力する定電圧生成回路１１，抵抗Ｒ１１〜Ｒ１４、ＮＭＯＳトランジスタＭ１２，Ｍ１３及びヒューズＦ１１，Ｆ１２で構成され、抵抗Ｒ１１，Ｒ１３，Ｒ１４は、トリミングによって抵抗値を調整することができる。出力電圧検出回路６ａは、抵抗Ｒ５，Ｒ６で構成されている。なお、抵抗Ｒ１１は第２の抵抗を、抵抗Ｒ１２は第１の抵抗を、抵抗Ｒ１３は第４の抵抗を、抵抗Ｒ１４は第３の抵抗をそれぞれなし、ヒューズＦ１１は第１のヒューズを、ヒューズＦ１２は第２のヒューズを、ＮＭＯＳトランジスタＭ１２は第１のスイッチを、ＮＭＯＳトランジスタＭ１３は第２のスイッチをそれぞれなす。
出力端子ＯＵＴと接地電圧との間に抵抗Ｒ５及びＲ６が直列に接続され、抵抗Ｒ５とＲ６との接続部から分圧電圧Ｖｆｂが出力され、該分圧電圧Ｖｆｂは、第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２の各非反転入力端にそれぞれ入力される。
出力端子ＯＵＴと接地電圧との間に抵抗Ｒ５及びＲ６が直列に接続され、抵抗Ｒ５とＲ６との接続部から分圧電圧Ｖｆｂが出力され、該分圧電圧Ｖｆｂは、第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２の各非反転入力端にそれぞれ入力される。
定電圧Ｖｓと接地電圧との間には抵抗Ｒ１１〜Ｒ１４が直列に接続され、抵抗Ｒ１１には、ＮＭＯＳトランジスタＭ１２とヒューズＦ１１がそれぞれ並列に接続され、抵抗Ｒ１３には、ＮＭＯＳトランジスタＭ１３とヒューズＦ１２がそれぞれ並列に接続されている。抵抗Ｒ１２とＲ１３との接続部から基準電圧Ｖｒｅｆが出力され、該基準電圧Ｖｒｅｆは、第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２の各反転入力端にそれぞれ入力される。また、インバータＩＮＶ２の出力信号は、第１の誤差増幅回路Ａ１の制御信号入力端、スイッチＳＷ１の制御電極及びＮＭＯＳトランジスタＭ１２，Ｍ１３の各ゲートにそれぞれ入力されている。
このような構成において、スリープ信号ＳＬＰがハイレベルの場合は、第１の誤差増幅回路Ａ１は作動状態になると共にスイッチＳＷ１はオンして導通状態になり、第２の誤差増幅回路Ａ２は、動作を停止して消費電流をカットし、出力端をハイインピーダンス状態にする。また、ＮＭＯＳトランジスタＭ１２及びＭ１３がそれぞれオンすることから、ヒューズＦ１１及びＦ１２の状態に関係なく、定電圧Ｖｓと接地電圧との間には抵抗Ｒ１２及びＲ１４が直列に接続された状態になる。この状態では、抵抗Ｒ１４をトリミングして抵抗値を調整することにより、基準電圧Ｖｒｅｆを調整して出力電圧Ｖｏが所定の電圧になるようにすることができる。
一方、スリープ信号ＳＬＰがローレベルの場合は、第１の誤差増幅回路Ａ１の制御信号入力端及びスイッチＳＷ１の制御電極にはそれぞれローレベルの信号が入力されており、第１の誤差増幅回路Ａ１は動作を停止して消費電流をカットすると共にスイッチＳＷ１及びＮＭＯＳトランジスタＭ１２，Ｍ１３はそれぞれオフして遮断状態になる。このとき、第２の誤差増幅回路Ａ２の制御信号入力端にはハイレベルの信号が入力されており、第２の誤差増幅回路Ａ２は作動状態になる。また、抵抗Ｒ１１及びＲ１３には、ヒューズＦ１１及びＦ１２が対応して並列に接続されていることから、この状態では、基準電圧Ｖｒｅｆは、スリープ信号ＳＬＰがハイレベルのときと同じである。
ここで、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のオフセット電圧が異なると、出力電圧Ｖｏは、第１の誤差増幅回路Ａ１が作動しているときと、第２の誤差増幅回路Ａ２が作動しているときとでは、前記（１）式で示したΔＶｏだけずれてしまう。また、出力電圧Ｖｏは、下記（２）式のように示すことができる。
Ｖｏ＝Ｋ×Ｖｒｅｆ………………（２）
但し、Ｋは定数である。
前記（２）式から分かるように、基準電圧Ｖｒｅｆを調整することによっても出力電圧Ｖｏを調整することができる。
Ｖｏ＝Ｋ×Ｖｒｅｆ………………（２）
但し、Ｋは定数である。
前記（２）式から分かるように、基準電圧Ｖｒｅｆを調整することによっても出力電圧Ｖｏを調整することができる。
そこで、ΔＶｏの値が負の場合は、出力電圧Ｖｏを上げるために、ヒューズＦ１２のみをカットすると共に抵抗Ｒ１３をトリミングして、基準電圧Ｖｒｅｆを上昇させ、出力電圧Ｖｏを、第１の誤差増幅回路Ａ１が選択されている場合の値になるようにする。
逆に、ΔＶｏの値が正の場合は、出力電圧Ｖｏを下げるために、ヒューズＦ１１のみをカットすると共に抵抗Ｒ１１をトリミングして、基準電圧Ｖｒｅｆを低下させ、出力電圧Ｖｏを、第１の誤差増幅回路Ａ１が選択されている場合の値になるようにする。
このようにして、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のオフセット電圧や増幅率の違いによって生じる出力電圧Ｖｏの誤差を、基準電圧Ｖｒｅｆの値を変えることによってなくすことができ、通常状態で第１の誤差増幅回路Ａ１が作動している場合と、待機状態で第２の誤差増幅回路Ａ２が作動している場合とで、出力電圧Ｖｏの値を正確に一致させることができる。
逆に、ΔＶｏの値が正の場合は、出力電圧Ｖｏを下げるために、ヒューズＦ１１のみをカットすると共に抵抗Ｒ１１をトリミングして、基準電圧Ｖｒｅｆを低下させ、出力電圧Ｖｏを、第１の誤差増幅回路Ａ１が選択されている場合の値になるようにする。
このようにして、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のオフセット電圧や増幅率の違いによって生じる出力電圧Ｖｏの誤差を、基準電圧Ｖｒｅｆの値を変えることによってなくすことができ、通常状態で第１の誤差増幅回路Ａ１が作動している場合と、待機状態で第２の誤差増幅回路Ａ２が作動している場合とで、出力電圧Ｖｏの値を正確に一致させることができる。
第３の実施の形態．
前記第２の実施の形態では、第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２の各反転入力端には同じ電圧の基準電圧Ｖｒｅｆが入力されていたが、異なる電圧の基準電圧が入力されるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図３は、本発明の第３の実施の形態におけるトランジスタ駆動回路を使用した定電圧回路の構成例を示した図である。なお、図３では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
前記第２の実施の形態では、第１の誤差増幅回路Ａ１及び第２の誤差増幅回路Ａ２の各反転入力端には同じ電圧の基準電圧Ｖｒｅｆが入力されていたが、異なる電圧の基準電圧が入力されるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図３は、本発明の第３の実施の形態におけるトランジスタ駆動回路を使用した定電圧回路の構成例を示した図である。なお、図３では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図３において、定電圧回路１ｂは、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力電圧Ｖｏとして出力端子ＯＵＴから出力する。
定電圧回路１ｂは、出力トランジスタＭ１と、出力端子ＯＵＴの電圧が所定の定電圧になるように出力トランジスタＭ１の動作制御を行うトランジスタ駆動回路２ｂとで構成されている。
トランジスタ駆動回路２ｂは、所定の第１基準電圧Ｖｒｅｆ１及び所定の第２基準電圧Ｖｒｅｆ２をそれぞれ生成して出力する基準電圧発生回路５ｂと、出力電圧検出回路６ａとを備えている。
定電圧回路１ｂは、出力トランジスタＭ１と、出力端子ＯＵＴの電圧が所定の定電圧になるように出力トランジスタＭ１の動作制御を行うトランジスタ駆動回路２ｂとで構成されている。
トランジスタ駆動回路２ｂは、所定の第１基準電圧Ｖｒｅｆ１及び所定の第２基準電圧Ｖｒｅｆ２をそれぞれ生成して出力する基準電圧発生回路５ｂと、出力電圧検出回路６ａとを備えている。
また、トランジスタ駆動回路２ｂは、分圧電圧Ｖｆｂが第１基準電圧Ｖｒｅｆ１になるように出力トランジスタＭ１の動作制御を行う、消費電流は大きいが高速な動作を行うことができる第１の誤差増幅回路Ａ１と、同じく分圧電圧Ｖｆｂが第２基準電圧Ｖｒｅｆ２になるように出力トランジスタＭ１の動作制御を行う、消費電流を抑制した第２の誤差増幅回路Ａ２とを備えている。更に、トランジスタ駆動回路２ｂは、スイッチＳＷ１と、外部から入力されたスリープ信号ＳＬＰに応じて第１の誤差増幅回路Ａ１、第２の誤差増幅回路Ａ２、スイッチＳＷ１及び基準電圧発生回路５ｂの各動作制御を行う制御回路７とを備えている。なお、基準電圧発生回路５ｂは基準電圧発生回路部をなす。
基準電圧発生回路５ｂは、定電圧生成回路１１，抵抗Ｒ２１〜Ｒ２４及びヒューズＦ２１，Ｆ２２で構成され、抵抗Ｒ２２，Ｒ２３は、トリミングによって抵抗値を設定することができる。
定電圧Ｖｓと接地電圧との間に抵抗Ｒ２１〜Ｒ２４が直列に接続され、抵抗Ｒ２２と抵抗Ｒ２３との接続部から第１基準電圧Ｖｒｅｆ１が出力され、該第１基準電圧Ｖｒｅｆ１は第１の誤差増幅回路Ａ１の反転入力端に入力されている。また、抵抗Ｒ２１と抵抗Ｒ２２との接続部は、ヒューズＦ２１を介して第２の誤差増幅回路Ａ２の反転入力端に接続され、抵抗Ｒ２３と抵抗Ｒ２４との接続部は、ヒューズＦ２２を介して第２の誤差増幅回路Ａ２の反転入力端に接続されている。
定電圧Ｖｓと接地電圧との間に抵抗Ｒ２１〜Ｒ２４が直列に接続され、抵抗Ｒ２２と抵抗Ｒ２３との接続部から第１基準電圧Ｖｒｅｆ１が出力され、該第１基準電圧Ｖｒｅｆ１は第１の誤差増幅回路Ａ１の反転入力端に入力されている。また、抵抗Ｒ２１と抵抗Ｒ２２との接続部は、ヒューズＦ２１を介して第２の誤差増幅回路Ａ２の反転入力端に接続され、抵抗Ｒ２３と抵抗Ｒ２４との接続部は、ヒューズＦ２２を介して第２の誤差増幅回路Ａ２の反転入力端に接続されている。
このような構成において、スリープ信号ＳＬＰがハイレベルで第１の誤差増幅回路Ａ１が選択されている場合の出力電圧Ｖｏが、スリープ信号ＳＬＰがローレベルで第２の誤差増幅回路Ａ２が選択されたときの出力電圧Ｖｏより大きい場合は、第２基準電圧Ｖｒｅｆ２の電圧を大きくして、第２の誤差増幅回路Ａ２が選択されたときの出力電圧Ｖｏを大きくする必要がある。このため、ヒューズＦ２２のみをカットすることで、第２基準電圧Ｖｒｅｆ２を第１基準電圧Ｖｒｅｆ１よりも大きくすることができる。第１基準電圧Ｖｒｅｆ１及び第２基準電圧Ｖｒｅｆ２の電圧設定は、抵抗Ｒ２２及びＲ２３をそれぞれトリミングして行う。
逆に、スリープ信号ＳＬＰがハイレベルで第１の誤差増幅回路Ａ１が選択されている場合の出力電圧Ｖｏが、スリープ信号ＳＬＰがローレベルで第２の誤差増幅回路Ａ２が選択されたときの出力電圧Ｖｏより小さい場合は、第２基準電圧Ｖｒｅｆ２の電圧を小さくして、第２の誤差増幅回路Ａ２が選択されたときの出力電圧Ｖｏを小さくする必要がある。このため、ヒューズＦ２１のみをカットすることで、第２基準電圧Ｖｒｅｆ２を第１基準電圧Ｖｒｅｆ１よりも小さくすることができる。第１基準電圧Ｖｒｅｆ１及び第２基準電圧Ｖｒｅｆ２の電圧調整は、抵抗Ｒ２２及びＲ２３をそれぞれトリミングして行う。
次に、図４は、本発明の第３の実施の形態におけるトランジスタ駆動回路を使用した定電圧回路の他の構成例を示した図である。なお、図４では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図４において、基準電圧発生回路５ｂは、デプレッション型のＮＭＯＳトランジスタＭ３１、カレントミラー回路を形成しているＰＭＯＳトランジスタＭ３２，Ｍ３３、ＮＭＯＳトランジスタＭ３４，Ｍ３５、抵抗Ｒ３１〜Ｒ３６及びヒューズＦ３１〜Ｆ３６で構成されている。
ＰＭＯＳトランジスタＭ３２及びＭ３３の各ソースは入力端子ＩＮにそれぞれ接続され、ＰＭＯＳトランジスタＭ３２及びＭ３３の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ３２のドレインに接続されている。ＰＭＯＳトランジスタＭ３２のドレインと接地電圧との間には、デプレッション型のＮＭＯＳトランジスタＭ３１が接続され、デプレッション型のＮＭＯＳトランジスタＭ３１は、ゲートが接地電圧に接続されて定電流源をなしている。
図４において、基準電圧発生回路５ｂは、デプレッション型のＮＭＯＳトランジスタＭ３１、カレントミラー回路を形成しているＰＭＯＳトランジスタＭ３２，Ｍ３３、ＮＭＯＳトランジスタＭ３４，Ｍ３５、抵抗Ｒ３１〜Ｒ３６及びヒューズＦ３１〜Ｆ３６で構成されている。
ＰＭＯＳトランジスタＭ３２及びＭ３３の各ソースは入力端子ＩＮにそれぞれ接続され、ＰＭＯＳトランジスタＭ３２及びＭ３３の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ３２のドレインに接続されている。ＰＭＯＳトランジスタＭ３２のドレインと接地電圧との間には、デプレッション型のＮＭＯＳトランジスタＭ３１が接続され、デプレッション型のＮＭＯＳトランジスタＭ３１は、ゲートが接地電圧に接続されて定電流源をなしている。
ＰＭＯＳトランジスタＭ３３のドレインと接地電圧との間には、ＮＭＯＳトランジスタＭ３４が接続され、ＰＭＯＳトランジスタＭ３３のドレインにはＮＭＯＳトランジスタＭ３５のゲートが接続されている。ＮＭＯＳトランジスタＭ３５のドレインは入力端子ＩＮに接続され、ＮＭＯＳトランジスタＭ３５のソースと接地電圧との間には抵抗Ｒ３１〜Ｒ３６が直列に接続されている。抵抗Ｒ３２〜Ｒ３５には、ヒューズＦ３１〜Ｆ３４が対応して並列に接続されている。抵抗Ｒ３１とＲ３２との接続部と第２の誤差増幅回路Ａ２の反転入力端との間にはヒューズＦ３５が接続され、抵抗Ｒ３５とＲ３６との接続部と第２の誤差増幅回路Ａ２の反転入力端との間にはヒューズＦ３６が接続されている。このようにして、第２の誤差増幅回路Ａ２の反転入力端には第２基準電圧Ｖｒｅｆ２が入力される。抵抗Ｒ３３と抵抗Ｒ３４との接続部は、ＮＭＯＳトランジスタＭ３４のゲートに接続されると共に第１の誤差増幅回路Ａ１の反転入力端に接続され、第１の誤差増幅回路Ａ１の反転入力端には第１基準電圧Ｖｒｅｆ１が入力される。
このような構成において、デプレッション型のＮＭＯＳトランジスタＭ３１のゲートとソースは共に接地電圧に接続されていることから、デプレッション型のＮＭＯＳトランジスタＭ３１のドレイン電流は、ゲートが０バイアス時の固定電流になる。該ドレイン電流はＰＭＯＳトランジスタＭ３２とＭ３３で構成されたカレントミラー回路を介して、ＮＭＯＳトランジスタＭ３４のドレイン電流になる。ＮＭＯＳトランジスタＭ３４に固定のドレイン電流が流れると、ＮＭＯＳトランジスタＭ３４のゲート電圧は、該ドレイン電流に見合った電圧でなければならないため、ＮＭＯＳトランジスタＭ３４のゲート電圧は定電圧になる。該定電圧が第１基準電圧Ｖｒｅｆ１になる。ヒューズＦ３１〜Ｆ３６が切断されていない状態では、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２は同じ電圧になる。
スリープ信号ＳＬＰがハイレベルで、第１の誤差増幅回路Ａ１が選択されている場合の出力電圧Ｖｏが、スリープ信号ＳＬＰがローレベルで第２の誤差増幅回路Ａ２が選択されている場合の出力電圧Ｖｏよりも大きいときは、第２基準電圧Ｖｒｅｆ２の電圧を上昇させて、第２の誤差増幅回路Ａ２が選択されたときの出力電圧Ｖｏを大きくする必要がある。このため、ヒューズＦ３６をカットすると共にヒューズＦ３１若しくはＦ３２のいずれか、又は両方をカットすることで、第２基準電圧Ｖｒｅｆ２を第１基準電圧Ｖｒｅｆ１よりも大きくすることができる。
逆に、第１の誤差増幅回路Ａ１が選択されている場合の出力電圧Ｖｏが、第２の誤差増幅回路Ａ２が選択されている場合の出力電圧Ｖｏよりも小さいときは、第２基準電圧Ｖｒｅｆ２を低下させて、第２の誤差増幅回路Ａ２が選択されたときの出力電圧Ｖｏを小さくする必要がある。このため、ヒューズＦ３５をカットすると共にヒューズＦ３３若しくはＦ３４のいずれか、又は両方をカットすることで、第２基準電圧Ｖｒｅｆ２を第１基準電圧Ｖｒｅｆ１よりも小さくすることができる。
逆に、第１の誤差増幅回路Ａ１が選択されている場合の出力電圧Ｖｏが、第２の誤差増幅回路Ａ２が選択されている場合の出力電圧Ｖｏよりも小さいときは、第２基準電圧Ｖｒｅｆ２を低下させて、第２の誤差増幅回路Ａ２が選択されたときの出力電圧Ｖｏを小さくする必要がある。このため、ヒューズＦ３５をカットすると共にヒューズＦ３３若しくはＦ３４のいずれか、又は両方をカットすることで、第２基準電圧Ｖｒｅｆ２を第１基準電圧Ｖｒｅｆ１よりも小さくすることができる。
このようにして、第１の誤差増幅回路Ａ１と第２の誤差増幅回路Ａ２のオフセット電圧や増幅率の違いによって生じる出力電圧Ｖｏの誤差を、第２基準電圧Ｖｒｅｆ２の値を変えることによってなくすことができ、通常状態で第１の誤差増幅回路Ａ１が作動している場合と、待機状態で第２の誤差増幅回路Ａ２が作動している場合とで、出力電圧Ｖｏの値を正確に一致させることができる。
なお、前記第１から第３の各実施の形態では、２つの誤差増幅回路を使用する場合を例にして説明したが、本発明はこれに限定するものではなく、複数の誤差増幅回路を備えてたトランジスタ駆動回路に適用するものである。また、前記第１から第３の各実施の形態では、第１の誤差増幅回路Ａ１の出力端と出力トランジスタＭ１のゲートとの間にスイッチＳＷ１を接続したが、第１の誤差増幅回路Ａ１は動作を停止すると出力端がハイインピーダンス状態になる場合はスイッチＳＷ１を省略して、第１の誤差増幅回路Ａ１の出力端は出力トランジスタＭ１のゲートに接続するようにすればよい。
また、前記第１から第３の各実施の形態では、第２の誤差増幅回路Ａ１の出力端を出力トランジスタＭ１のゲートに接続するようにしたが、第２の誤差増幅回路Ａ２は動作を停止すると出力端がハイインピーダンス状態にならない場合は、第２の誤差増幅回路Ａ２の出力端と出力トランジスタＭ１のゲートとの間にスイッチＳＷ１と同様のスイッチＳＷ２を接続するようにすればよい。この場合、スイッチＳＷ２は、インバータＩＮＶ１の出力信号によってスイッチングの制御が行われ、第４のスイッチをなす。また、前記第１から第３の各実施の形態におけるトリミングを行って抵抗値を設定する抵抗は、例えば図５で示すように、複数の抵抗が直列に接続されると共に該各抵抗に対応してヒューズがそれぞれ並列に接続されてなり、該各ヒューズを選択的に切断することによって所望の抵抗値に設定することができる。
１，１ａ，１ｂ 定電圧回路
２，２ａ，２ｂ トランジスタ駆動回路
５，５ａ，５ｂ 基準電圧発生回路
６，６ａ 出力電圧検出回路
７ 制御回路
１１ 定電圧生成回路
Ｍ１ 出力トランジスタ
Ａ１ 第１の誤差増幅回路
Ａ２ 第２の誤差増幅回路
ＳＷ１ スイッチ
Ｍ２，Ｍ３，Ｍ１２，Ｍ１３，Ｍ３４，Ｍ３５ ＮＭＯＳトランジスタ
Ｍ３１ デプレッション型のＮＭＯＳトランジスタ
Ｍ３２，Ｍ３３ ＰＭＯＳトランジスタ
Ｆ１，Ｆ２，Ｆ１１，Ｆ１２，Ｆ２１，Ｆ２２，Ｆ３１〜Ｆ３６ ヒューズ
Ｒ１〜Ｒ６，Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４，Ｒ３１〜Ｒ３６ 抵抗
ＩＮＶ１，ＩＮＶ２ インバータ
２，２ａ，２ｂ トランジスタ駆動回路
５，５ａ，５ｂ 基準電圧発生回路
６，６ａ 出力電圧検出回路
７ 制御回路
１１ 定電圧生成回路
Ｍ１ 出力トランジスタ
Ａ１ 第１の誤差増幅回路
Ａ２ 第２の誤差増幅回路
ＳＷ１ スイッチ
Ｍ２，Ｍ３，Ｍ１２，Ｍ１３，Ｍ３４，Ｍ３５ ＮＭＯＳトランジスタ
Ｍ３１ デプレッション型のＮＭＯＳトランジスタ
Ｍ３２，Ｍ３３ ＰＭＯＳトランジスタ
Ｆ１，Ｆ２，Ｆ１１，Ｆ１２，Ｆ２１，Ｆ２２，Ｆ３１〜Ｆ３６ ヒューズ
Ｒ１〜Ｒ６，Ｒ１１〜Ｒ１４，Ｒ２１〜Ｒ２４，Ｒ３１〜Ｒ３６ 抵抗
ＩＮＶ１，ＩＮＶ２ インバータ
Claims (23)
- 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記出力電圧検出回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記比例電圧の比例定数を変えることを特徴とするトランジスタ駆動回路。 - 前記出力電圧検出回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する比例電圧の比例定数を変えることを特徴とする請求項１記載のトランジスタ駆動回路。
- 前記出力電圧検出回路部は、
前記出力端子と接地電圧との間に直列に接続された第１から第４の各抵抗と、
前記第２の抵抗に並列に接続された第１のヒューズと、
前記第２の抵抗に並列に接続された第１のスイッチと、
前記第４の抵抗に並列に接続された第２のヒューズと、
前記第４の抵抗に並列に接続された第２のスイッチと、
を備え、
前記第２から第４の各抵抗はトリミングによって抵抗値が変わる可変抵抗であり、前記第１及び第２の各抵抗を直列に接続した第１の直列回路と、前記第３及び第４の各抵抗を直列に接続した第２の直列回路との接続部から前記比例電圧が出力され、前記第１及び第２の各スイッチは、誤差増幅回路部に入力された前記制御信号に応じてスイッチングを行い該比例電圧の比例定数を変えることを特徴とする請求項２記載のトランジスタ駆動回路。 - 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路において、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記基準電圧の電圧値を変えることを特徴とするトランジスタ駆動回路。 - 前記基準電圧発生回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する前記基準電圧の電圧値を変えることを特徴とする請求項４記載のトランジスタ駆動回路。
- 前記基準電圧発生回路部は、
所定の定電圧を生成して出力する定電圧生成回路と、
該定電圧生成回路からの定電圧と接地電圧との間に直列に接続された第１から第４の各抵抗と、
前記第２の抵抗に並列に接続された第１のヒューズと、
前記第２の抵抗に並列に接続された第１のスイッチと、
前記第４の抵抗に並列に接続された第２のヒューズと、
前記第４の抵抗に並列に接続された第２のスイッチと、
を備え、
前記第２から第４の各抵抗はトリミングによって抵抗値が変わる可変抵抗であり、前記第１及び第２の各抵抗を直列に接続した第１の直列回路と、前記第３及び第４の各抵抗を直列に接続した第２の直列回路との接続部から前記基準電圧が出力され、前記第１及び第２の各スイッチは、誤差増幅回路部に入力された前記制御信号に応じてスイッチングを行い該基準電圧の電圧値を変えることを特徴とする請求項５記載のトランジスタ駆動回路。 - 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路において、
複数の基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、前記各誤差増幅回路に応じた所定の基準電圧をそれぞれ生成して対応する誤差増幅回路にそれぞれ出力することを特徴とするトランジスタ駆動回路。 - 前記誤差増幅回路部は、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御される第１の誤差増幅回路と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御され該第１の誤差増幅回路よりも消費電流の小さい第２の誤差増幅回路と、
を備え、
前記第１及び第２の各誤差増幅回路は、前記入力された制御信号に応じていずれか一方が排他的に作動することを特徴とする請求項１、２、３、４、５、６又は７記載のトランジスタ駆動回路。 - 前記誤差増幅回路部は、前記入力された制御信号に応じて、第１の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第３のスイッチを備えることを特徴とする請求項８記載のトランジスタ駆動回路。
- 前記誤差増幅回路部は、前記入力された制御信号に応じて、第２の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第４のスイッチを備えることを特徴とする請求項８又は９記載のトランジスタ駆動回路。
- 前記基準電圧発生回路部、出力電圧検出回路部及び誤差増幅回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７、８、９又は１０記載のトランジスタ駆動回路。
- 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、特性の異なる複数の誤差増幅回路を用いて前記出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動方法において、
作動する前記誤差増幅回路の特性に応じた比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行うことを特徴とするトランジスタ駆動方法。 - 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、特性の異なる複数の誤差増幅回路を用いて前記出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動方法において、
作動する前記誤差増幅回路の特性に応じた電圧の基準電圧を生成し、
所定の比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行うことを特徴とするトランジスタ駆動方法。 - 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、特性の異なる複数の誤差増幅回路を用いて前記出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動方法において、
前記各誤差増幅回路の特性に応じたそれぞれの基準電圧を生成し、
所定の比例定数で、前記出力端子の電圧に比例した比例電圧を生成し、
該比例電圧が、作動する誤差増幅回路に対応する前記基準電圧になるように出力トランジスタの動作制御を行うことを特徴とするトランジスタ駆動方法。 - 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路を備えた定電圧回路において、
前記トランジスタ駆動回路は、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記出力電圧検出回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する比例電圧の比例定数を変えることを特徴とする定電圧回路。 - 前記出力電圧検出回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する比例電圧の比例定数を変えることを特徴とする請求項１５記載の定電圧回路。
- 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路を備えた定電圧回路において、
前記トランジスタ駆動回路は、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、作動する前記誤差増幅回路に応じて、生成する前記基準電圧の電圧値を変えることを特徴とする定電圧回路。 - 前記基準電圧発生回路部は、誤差増幅回路部に入力された前記制御信号に応じて、生成する前記基準電圧の電圧値を変えることを特徴とする請求項１７記載の定電圧回路。
- 制御電極に入力された信号に応じて入力端子から出力端子に出力する電流の制御を行う出力トランジスタに対して、該出力端子の電圧が所定の定電圧になるように動作制御を行うトランジスタ駆動回路を備えた定電圧回路において、
前記トランジスタ駆動回路は、
複数の基準電圧をそれぞれ生成して出力する基準電圧発生回路部と、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御をそれぞれ行い、入力された制御信号に応じて駆動する、特性の異なる複数の誤差増幅回路からなる誤差増幅回路部と、
を備え、
前記基準電圧発生回路部は、前記出力端子の電圧が前記所定の定電圧になるように、前記各誤差増幅回路に応じた所定の基準電圧をそれぞれ生成して対応する誤差増幅回路にそれぞれ出力することを特徴とする定電圧回路。 - 前記誤差増幅回路部は、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御される第１の誤差増幅回路と、
前記比例電圧が前記基準電圧になるように出力トランジスタの動作制御を行う、前記入力された制御信号によって動作制御され該第１の誤差増幅回路よりも消費電流の小さい第２の誤差増幅回路と、
を備え、
前記第１及び第２の各誤差増幅回路は、前記入力された制御信号に応じていずれか一方が排他的に作動することを特徴とする請求項１５、１６、１７、１８又は１９記載の定電圧回路。 - 前記誤差増幅回路部は、前記入力された制御信号に応じて、第１の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第３のスイッチを備えることを特徴とする請求項２０記載の定電圧回路。
- 前記誤差増幅回路部は、前記入力された制御信号に応じて、第２の誤差増幅回路から出力された信号に対する出力トランジスタの制御電極への出力制御を行う第４のスイッチを備えることを特徴とする請求項２０又は２１記載の定電圧回路。
- 前記出力トランジスタ、基準電圧発生回路部、出力電圧検出回路部及び誤差増幅回路部は、１つのＩＣに集積されることを特徴とする請求項１５、１６、１７、１８、１９、２０、２１又は２２記載の定電圧回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005273560A JP4805643B2 (ja) | 2005-09-21 | 2005-09-21 | 定電圧回路 |
| US11/525,058 US7541787B2 (en) | 2005-09-21 | 2006-09-20 | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor |
| KR1020060091172A KR100756614B1 (ko) | 2005-09-21 | 2006-09-20 | 트랜지스터 구동 회로, 트랜지스터 구동 방법 및 정전압회로 |
| CN200610164108XA CN1968011B (zh) | 2005-09-21 | 2006-09-21 | 用多误差放大电路的晶体管驱动电路、恒定电压电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005273560A JP4805643B2 (ja) | 2005-09-21 | 2005-09-21 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007086980A true JP2007086980A (ja) | 2007-04-05 |
| JP4805643B2 JP4805643B2 (ja) | 2011-11-02 |
Family
ID=37893118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005273560A Expired - Fee Related JP4805643B2 (ja) | 2005-09-21 | 2005-09-21 | 定電圧回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7541787B2 (ja) |
| JP (1) | JP4805643B2 (ja) |
| KR (1) | KR100756614B1 (ja) |
| CN (1) | CN1968011B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009037372A (ja) * | 2007-08-01 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 定電流・定電圧回路 |
| JP2009170495A (ja) * | 2008-01-11 | 2009-07-30 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US7885118B2 (en) | 2008-04-03 | 2011-02-08 | Samsung Electronics Co., Ltd. | Flash memory device and voltage generating circuit for the same |
| KR101449133B1 (ko) * | 2012-10-15 | 2014-10-13 | 단국대학교 산학협력단 | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 |
| JPWO2022249244A1 (ja) * | 2021-05-24 | 2022-12-01 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004011136A1 (de) * | 2004-03-08 | 2005-09-29 | Lisa Dräxlmaier GmbH | Türaufbau sowie Verfahren zu dessen Herstellung |
| US7956589B1 (en) * | 2008-02-25 | 2011-06-07 | Fairchild Semiconductor Corporation | Compensation network for error amplifier of a low dropout regulator |
| CN101546204B (zh) * | 2008-03-25 | 2011-02-02 | 联咏科技股份有限公司 | 具有动态电阻反馈控制的电压产生器 |
| CN102213967A (zh) * | 2010-04-12 | 2011-10-12 | 辉达公司 | 具有电压调节功能的gpu芯片及其制作方法 |
| CN102467144B (zh) * | 2010-11-05 | 2014-03-12 | 成都芯源系统有限公司 | 电压调节器的输出电压修调装置及修调方法 |
| WO2011144098A2 (zh) * | 2011-05-26 | 2011-11-24 | 华为终端有限公司 | 移动终端及其负载功率测量方法 |
| KR101444580B1 (ko) * | 2013-02-13 | 2014-09-25 | 삼성전기주식회사 | 정전용량 감지 장치 및 터치 스크린 장치 |
| CN105912059B (zh) * | 2016-05-23 | 2017-08-15 | 深圳创维－Rgb电子有限公司 | 集成电路的基准电压修调电路及系统 |
| CN106886241A (zh) * | 2017-03-29 | 2017-06-23 | 北京松果电子有限公司 | 低压差线性稳压器及其工作模式切换方法 |
| KR102324194B1 (ko) * | 2017-05-22 | 2021-11-10 | 삼성전자주식회사 | 안티퓨즈들을 포함하는 전압 트리밍 회로, 그것의 동작 방법, 그리고 그 전압 트리밍 회로를 포함하는 집적 회로 |
| JP7062494B2 (ja) * | 2018-04-02 | 2022-05-06 | ローム株式会社 | シリーズレギュレータ |
| CN110096089A (zh) * | 2019-04-26 | 2019-08-06 | 北京集创北方科技股份有限公司 | 驱动电路和显示装置 |
| US11411574B2 (en) * | 2020-04-06 | 2022-08-09 | M31 Technology Corporation | Clock and data recovery circuit with proportional path and integral path, and multiplexer circuit for clock and data recovery circuit |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785110A (en) * | 1980-11-18 | 1982-05-27 | Oki Electric Ind Co Ltd | Dc stabilized power supply circuit |
| JPS5836418A (ja) * | 1981-08-26 | 1983-03-03 | Showa Denko Kk | 吹込成形金型 |
| JP2001014040A (ja) * | 1999-07-02 | 2001-01-19 | Rohm Co Ltd | 電圧出力回路装置 |
| JP2001117650A (ja) * | 1999-08-06 | 2001-04-27 | Ricoh Co Ltd | 定電圧電源 |
| JP2001222331A (ja) * | 2000-02-08 | 2001-08-17 | Nec Saitama Ltd | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 |
| JP2002312043A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP2005148942A (ja) * | 2003-11-12 | 2005-06-09 | Ricoh Co Ltd | 定電圧回路 |
| JP2005190381A (ja) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | 定電圧電源 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60121931A (ja) * | 1983-12-06 | 1985-06-29 | 富士写真フイルム株式会社 | 直流電源装置 |
| US5177431A (en) * | 1991-09-25 | 1993-01-05 | Astec International Ltd. | Linear programming circuit for adjustable output voltage power converters |
| US5347211A (en) * | 1993-03-11 | 1994-09-13 | Innova Electronics Corporation | Selectable output power converter |
| JP3533842B2 (ja) | 1996-09-04 | 2004-05-31 | セイコーエプソン株式会社 | 定電圧回路 |
| JPH11338560A (ja) | 1998-05-29 | 1999-12-10 | Hitachi Ltd | 定電圧発生回路および半導体集積回路 |
| KR100289846B1 (ko) * | 1998-09-29 | 2001-05-15 | 윤종용 | 저 전력 소비의 전압 제어기 |
| JP3738280B2 (ja) * | 2000-01-31 | 2006-01-25 | 富士通株式会社 | 内部電源電圧生成回路 |
| JP3948944B2 (ja) * | 2001-11-27 | 2007-07-25 | ローム株式会社 | 電源装置 |
| JP2003173211A (ja) * | 2001-12-05 | 2003-06-20 | Rohm Co Ltd | レギュレータ |
| JP4175862B2 (ja) | 2002-10-24 | 2008-11-05 | 株式会社リコー | 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路 |
| DE602005018957D1 (de) * | 2004-11-12 | 2010-03-04 | Mediatek Inc | System und verfahren zur bereitstellung von spannungsregelung in einem mehrspannungsnetz |
| JP4667883B2 (ja) * | 2005-01-26 | 2011-04-13 | 株式会社リコー | 定電圧回路及びその定電圧回路を有する半導体装置 |
| US7068019B1 (en) * | 2005-03-23 | 2006-06-27 | Mediatek Inc. | Switchable linear regulator |
-
2005
- 2005-09-21 JP JP2005273560A patent/JP4805643B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-20 KR KR1020060091172A patent/KR100756614B1/ko not_active IP Right Cessation
- 2006-09-20 US US11/525,058 patent/US7541787B2/en not_active Expired - Fee Related
- 2006-09-21 CN CN200610164108XA patent/CN1968011B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785110A (en) * | 1980-11-18 | 1982-05-27 | Oki Electric Ind Co Ltd | Dc stabilized power supply circuit |
| JPS5836418A (ja) * | 1981-08-26 | 1983-03-03 | Showa Denko Kk | 吹込成形金型 |
| JP2001014040A (ja) * | 1999-07-02 | 2001-01-19 | Rohm Co Ltd | 電圧出力回路装置 |
| JP2001117650A (ja) * | 1999-08-06 | 2001-04-27 | Ricoh Co Ltd | 定電圧電源 |
| JP2001222331A (ja) * | 2000-02-08 | 2001-08-17 | Nec Saitama Ltd | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 |
| JP2002312043A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | ボルテージレギュレータ |
| JP2005148942A (ja) * | 2003-11-12 | 2005-06-09 | Ricoh Co Ltd | 定電圧回路 |
| JP2005190381A (ja) * | 2003-12-26 | 2005-07-14 | Ricoh Co Ltd | 定電圧電源 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009037372A (ja) * | 2007-08-01 | 2009-02-19 | Fuji Electric Device Technology Co Ltd | 定電流・定電圧回路 |
| JP2009170495A (ja) * | 2008-01-11 | 2009-07-30 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| US7885118B2 (en) | 2008-04-03 | 2011-02-08 | Samsung Electronics Co., Ltd. | Flash memory device and voltage generating circuit for the same |
| KR101449133B1 (ko) * | 2012-10-15 | 2014-10-13 | 단국대학교 산학협력단 | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 |
| JPWO2022249244A1 (ja) * | 2021-05-24 | 2022-12-01 | ||
| WO2022249244A1 (ja) * | 2021-05-24 | 2022-12-01 | リコー電子デバイス株式会社 | 定電圧発生回路 |
| JP7479402B2 (ja) | 2021-05-24 | 2024-05-08 | 日清紡マイクロデバイス株式会社 | 定電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100756614B1 (ko) | 2007-09-10 |
| KR20070033270A (ko) | 2007-03-26 |
| US20070069819A1 (en) | 2007-03-29 |
| US7541787B2 (en) | 2009-06-02 |
| JP4805643B2 (ja) | 2011-11-02 |
| CN1968011A (zh) | 2007-05-23 |
| CN1968011B (zh) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805643B2 (ja) | 定電圧回路 | |
| JP4616067B2 (ja) | 定電圧電源回路 | |
| US7196504B2 (en) | Constant-voltage circuit, semiconductor device using the same, and constant-voltage outputting method | |
| JP4774247B2 (ja) | 電圧レギュレータ | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| JP4937865B2 (ja) | 定電圧回路 | |
| JP5467845B2 (ja) | ボルテージレギュレータ | |
| JP4653046B2 (ja) | 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法 | |
| US8253404B2 (en) | Constant voltage circuit | |
| JP5008472B2 (ja) | ボルテージレギュレータ | |
| JP2010211788A (ja) | ボルテージレギュレータ | |
| US20070108949A1 (en) | Constant voltage generating apparatus with simple overcurrent/short-circuit protection circuit | |
| JP2007004591A (ja) | 定電圧回路、複数の定電圧回路を有する電源システム装置及びその制御方法 | |
| JP2017126259A (ja) | 電源装置 | |
| JP4823586B2 (ja) | レギュレータ回路 | |
| JP3986391B2 (ja) | 定電圧電源回路 | |
| JP4688581B2 (ja) | 定電圧回路 | |
| JP5068631B2 (ja) | 定電圧回路 | |
| JP2005293067A (ja) | ボルテージレギュレータ | |
| JP2006155501A (ja) | 電流制限回路、レギュレータ及びハイサイドスイッチ | |
| JP2013130937A (ja) | 定電圧回路及び電子機器 | |
| JP2006301946A (ja) | 定電圧電源回路及び定電圧電源回路の制御方法 | |
| JP2006209806A (ja) | 安定化電源回路 | |
| US6985031B2 (en) | Semiconductor integrated circuit | |
| KR100277879B1 (ko) | 센스앰프의초기바이어스회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |