JP2005148942A

JP2005148942A - 定電圧回路

Info

Publication number: JP2005148942A
Application number: JP2003382835A
Authority: JP
Inventors: Kozo Ito; 弘造伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-11-12
Filing date: 2003-11-12
Publication date: 2005-06-09
Anticipated expiration: 2023-11-12
Also published as: US7348834B2; US20050099224A1; JP4150326B2

Abstract

【課題】負荷の機能、目的に合わせて、複数の基準電圧発生回路の中から最適な基準電圧を選択できるようにし、待機モード時以外でも電源回路の省電力化が図れ、しかも各機能に必要な性能を確保できる定電圧回路を得る。
【解決手段】高精度である第１基準電圧発生回路２で生成された基準電圧Ｖｒ１と、低消費電流である第２基準電圧発生回路３で生成された基準電圧Ｖｒ２を、オーバラップ回路５によって、負荷１０である機器が要求する精度に応じて切り換えて誤差増幅回路ＡＭＰに基準電圧として入力し、抵抗Ｒ１及びＲ２で出力電圧Ｖｏを分圧した分圧電圧Ｖｄが誤差増幅回路ＡＭＰに入力された基準電圧になるようにＰＭＯＳトランジスタＰ１から出力される電流の制御を行うようにした。
【選択図】図１

Description

本発明は、複数の基準電圧発生回路を備えた定電圧回路に関するものであり、特に、特性の異なる複数の基準電圧発生回路を目的に応じて切り換えて使用することで、高精度で温度特性が優れ、しかも消費電流を削減することができる定電圧回路に関する。

近年、地球環境保護の観点から電子機器の省電力化が求められている。特に電池を電源にした携帯機器では、電池の長寿命化と相まって、機器の消費電力はもちろん電源回路自体においても消費電力の低減が求められている。
従来、電源回路の電力消費を低減する方法としては、図８及び図９に示すような方法があった。
図８の電源回路１００は、電源電圧の変動や負荷の変動に対する応答速度は速いが消費電流の大きい定電圧回路ＶＲ１と、応答速度は遅いが消費電流の小さい定電圧回路ＶＲ２と、負荷電流検出回路１０１とを備える。電源回路１００は、待機モードに移行して負荷電流が小さくなると、負荷電流検出回路１０１からの負荷電流検出信号Ｓａによって、定電圧回路ＶＲ１の動作を停止させると共に定電圧回路ＶＲ２を作動させて、待機モード時における電源回路自体の消費電流を小さくするようにしたものである。

図９の電源回路１１０は、１つの定電圧回路に、電源電圧変動や負荷変動に対する応答速度が速い誤差増幅回路Ａ１と、応答速度は遅いが消費電流の小さい
誤差増幅回路Ａ２と、負荷電流検出回路１１１とを備える。待機モードに移行して負荷電流が小さくなると、負荷電流検出信号Ｓａにより、誤差増幅回路Ａ１の動作を停止させ、誤差増幅回路Ａ２を作動させて、待機モード時における電源回路自体の消費電流を小さくするようにしたものである。

なお、従来、１つの直流安定化電源を共用し、出力電圧調整回路の回路規模を比較的小規模にすることにより、基板占有率を縮小し消費電力を確実に低減することができる基準電圧発生回路があった（例えば、特許文献１参照。）。また、充電開始から二次電池の最大許容電圧に近づいた、設定切換電圧までの充電は、低精度の基準電圧源による電圧検知で充電制御を行い、設定切換電圧以降は高精度の基準電圧源による電圧検知で定電圧充電制御を行うことにより、低消費電力で高精度の定電圧充電制御を行う充電制御方式があった（例えば、特許文献２参照。）。更に、高精度な基準電圧発生回路として、電界効果トランジスタの仕事関数差式の基準電圧発生回路があった（例えば、特許文献３参照。）。
特開昭６２−１５０９３５号公報特開平７−１０７６７６号公報特開２００１−２８４４６４号公報

一方、最近の携帯機器は非常に多くの機能を有しているが、電力消費を押さえるため、現在使用している機能にのみ電力を供給するようにしている。使用する機能によっては、電源電圧変動や負荷変動、温度特性に非常に厳しい性能を要求するものもあるが、多くの機能はそれほど厳しい性能を要求しない。しかしながら、電源回路を１つにすると、最も厳しい性能を要求する機能に合わせることになる。しかし、性能を厳しくすると電源回路の消費電流が増加するという問題あった。更に、従来の回路では、待機モード時でしか電源回路の省電力化を図ることができず、定電圧回路内で使用されている基準電圧回路の省電力化が行われていない等の問題があった。

本発明は、上記のような問題を解決するためになされたものであり、負荷の機能、目的に合わせて、複数の基準電圧発生回路の中から最適な基準電圧を選択できるようにし、待機モード時以外でも電源回路の省電力化が図れ、しかも各機能に必要な性能を確保できる定電圧回路を得ることを目的とする。

この発明に係る定電圧回路は、所定の出力端からの出力電圧を分圧した電圧が基準電圧Ｖｒｅｆになるように、入力端から供給される電流の該出力端への出力制御を行って、該入力端に入力された入力電圧を所定の電圧に変換して前記出力端から出力する定電圧回路において、
所定の定電圧Ｖｒ１を生成して出力する少なくとも１つの第１基準電圧発生回路からなる第１基準電圧発生回路部と、
該第１基準電圧発生回路よりも消費電流が小さく、所定の定電圧Ｖｒ２を生成して出力する少なくとも１つの第２基準電圧発生回路からなる第２基準電圧発生回路部と、
入力された制御信号に応じて、前記第１基準電圧発生回路部及び第２基準電圧発生回路部から出力された各定電圧の１つを選択して前記基準電圧Ｖｒｅｆとして出力する切換回路部と、
外部から入力された切換制御信号に応じて、前記第１基準電圧発生回路、第２基準電圧発生回路及び切換回路部の動作制御をそれぞれ行う制御回路部と、
を備え、
前記第１基準電圧発生回路は、第２基準電圧発生回路よりも、温度変化に対する出力電圧の変動が小さいものである。

また、前記制御回路部は、前記切換回路部に対して、入力された各定電圧を切り換えて基準電圧Ｖｒｅｆとして出力させる場合、所定の期間、該切り換え前後の２つの定電圧を同時に選択して基準電圧Ｖｒｅｆとして出力させるようにした。

具体的には、前記第１基準電圧発生回路に、バンドギャップ式基準電圧発生回路を使用した。

また具体的には、前記第２基準電圧発生回路に、電界効果トランジスタの仕事関数差式の基準電圧発生回路を使用した。

また、前記第２基準電圧発生回路は、第１の電界効果トランジスタのしきい値電圧と、該第１の電界効果トランジスタのソース‐ドレイン間電流の飽和特性とを用いた定電流回路と、ダイオード接続された第２の電界効果トランジスタで構成される基準電圧発生回路としてもよい。

また、前記第第１基準電圧発生回路は、電界効果トランジスタの仕事関数差式の基準電圧発生回路としてもよい。

また、前記制御回路部は、非選択時の基準電圧発生回路に対して、電源の供給を停止するようにした。

本発明の定電圧回路によれば、特性の異なる複数の基準電圧発生回路の中から、機器が現在使用している機能に最適な基準電圧を選択するようにしたことから、電源電圧の変動や負荷の変動、温度特性に優れた高精度な定電圧電源や、低消費電流の定電圧電源等、負荷の要求する特性に合わせた定電圧回路を構成することができ、必要な性能を維持することができると共に低消費電流化を図ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の構成例を示した図である。なお、図１では、２つの異なる特性の基準電圧発生回路を有する場合を例にして説明する。
図１の定電圧回路１において、所定の基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路２と、所定の基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路３と、出力端ＯＵＴから出力される電流を制御して出力端ＯＵＴの電圧Ｖｏｕｔを制御するＰＭＯＳトランジスタからなる出力トランジスタＰ１と、出力端ＯＵＴの電圧Ｖｏｕｔを分圧して出力する抵抗Ｒ１とＲ２との直列回路と、該出力電圧Ｖｏｕｔが抵抗Ｒ１とＲ２で分圧された分圧電圧Ｖｄが、入力された基準電圧になるように出力トランジスタＰ１の動作制御を行う誤差増幅回路ＡＭＰとを備えている。

更に、定電圧回路１は、第１基準電圧発生回路２から出力された基準電圧Ｖｒ１の、誤差増幅回路ＡＭＰの反転入力端への出力制御を行う第１スイッチＳＷ１と、第２基準電圧発生回路３から出力された基準電圧Ｖｒ２の、誤差増幅回路ＡＭＰの反転入力端への出力制御を行う第２スイッチＳＷ２と、外部から入力された切換制御信号Ｓｃ１に応じて、第１スイッチＳＷ１及び第２スイッチＳＷ２並びに第１基準電圧発生回路２及び第２基準電圧発生回路３の動作制御を行うオーバラップ回路５とを備えている。なお、第１基準電圧発生回路２は第１基準電圧発生回路部を、第２基準電圧発生回路３は第２基準電圧発生回路部を、第１スイッチＳＷ１及び第２スイッチＳＷ２は切換回路部を、オーバラップ回路５は制御回路部をそれぞれなす。

電源電圧Ｖｄｄと接地電圧ＧＮＤとの間には、出力トランジスタＰ１及び抵抗Ｒ１，Ｒ２の直列回路が直列に接続されている。出力トランジスタＰ１と抵抗Ｒ１との接続部は、出力端ＯＵＴに接続され、抵抗Ｒ１とＲ２との接続部は、誤差増幅回路ＡＭＰの非反転入力端に接続されている。出力トランジスタＰ１のゲートには、誤差増幅回路ＡＭＰの出力端が接続され、誤差増幅回路ＡＭＰの反転入力端には、第１スイッチＳＷ１を介しての基準電圧Ｖｒ１又は第２スイッチＳＷ２を介しての基準電圧Ｖｒ２のいずれかが入力される。また、出力端ＯＵＴと接地電圧との間には、負荷１０が接続されている。

オーバラップ回路５は、第１基準電圧発生回路２及び第１スイッチＳＷ１にそれぞれイネーブル信号ＣＥ１を出力し、第２基準電圧発生回路３及び第２スイッチＳＷ２にそれぞれイネーブル信号ＣＥ２を出力する。第１基準電圧発生回路２を作動させる場合は、第１スイッチＳＷ１をオンさせて導通状態にすると同時に第２基準電圧発生回路３の動作を停止させると共に第２スイッチＳＷ２をオフさせて遮断状態にする。なお、この場合、第２基準電圧発生回路３への電源供給を停止させるようにしてもよい。このようにして、誤差増幅回路ＡＭＰの反転入力端には基準電圧Ｖｒ１が入力される。また、オーバラップ回路５は、第１基準電圧発生回路２の作動を停止させる場合は、第１スイッチＳＷ１をオフさせて遮断状態にする。

同様に、オーバラップ回路５は、第２基準電圧発生回路３を作動させる場合は、第２スイッチＳＷ２をオンさせて導通状態にすると同時に第１基準電圧発生回路２の動作を停止させると共に第１スイッチＳＷ１をオフさせて遮断状態にする。なお、この場合、第１基準電圧発生回路２への電源供給を停止させるようにしてもよい。このようにして、誤差増幅回路ＡＭＰの反転入力端には基準電圧Ｖｒ２が入力される。また、オーバラップ回路５は、第２基準電圧発生回路３の作動を停止させる場合は、第２スイッチＳＷ２をオフさせて遮断状態にする。

ここで、第１基準電圧発生回路２には、消費電流は大きいが、非常に高精度でしかも温度特性のよい高精度基準電圧発生回路を使用し、第２基準電圧発生回路３には、消費電流は非常に小さいが、第１基準電圧発生回路２よりも温度特性がやや大きく、出力電圧の精度も劣る低消費基準電圧発生回路を使用する。これらの基準電圧発生回路の中から、オーバラップ回路５が、入力された切換制御信号Ｓｃ１に応じて使用中の負荷に最も適した基準電圧発生回路を選択する。オーバラップ回路５は、選択していない基準電圧発生回路の動作を停止させ、該基準電圧発生回路の消費電流がゼロになるように制御する。なお、オーバラップ回路５は、選択した基準電圧発生回路を切り換える場合には、図２に示すように、切り換え前後の両基準電圧発生回路の動作が共にオーバラップする期間を設けるようにしている。

図３は、図１の第１基準電圧発生回路２及び第２基準電圧発生回路３の回路構成例を示した図である。図３では、高精度基準電圧発生回路である第１基準電圧発生回路２にバンドギャップ式基準電圧発生回路が採用され、低消費基準電圧発生回路である第２基準電圧発生回路３には、電界効果トランジスタのしきい値電圧と、ソース‐ドレイン間電流の飽和特性を用いた定電流回路とで構成される定電圧発生回路を使用している。また、図３では、図１の第１スイッチＳＷ１が第１基準電圧発生回路２内に、図１の第２スイッチＳＷ２が第２基準電圧発生回路３内にそれぞれ設けられる場合を例にして示しているが、図３で示した第１スイッチＳＷ１及び第２スイッチＳＷ２は、それぞれ図１の第１スイッチＳＷ１及び第２スイッチＳＷ２と同様の働きをする。

図３において、第１基準電圧発生回路２は、演算増幅回路ＡＭＰ１、ＰＭＯＳトランジスタＰ１１、ダイオードＤ１１，Ｄ１２及び抵抗Ｒ１１〜Ｒ１３で構成されている。
電源電圧Ｖｄｄと接地電圧ＧＮＤとの間には、ＰＭＯＳトランジスタＰ１１、第１スイッチＳＷ１、抵抗Ｒ１１及びダイオードＤ１１が直列に接続され、第１スイッチＳＷ１と抵抗Ｒ１１との接続部と接地電圧ＧＮＤとの間には、抵抗Ｒ１２、Ｒ１３及びダイオードＤ１２が直列に接続されている。

演算増幅回路ＡＭＰ１において、反転入力端は抵抗Ｒ１１とダイオードＤ１１との接続部に接続され、非反転入力端は抵抗Ｒ１２及びＲ１３の接続部に接続されている。また、演算増幅回路ＡＭＰ１の出力端は、ＰＭＯＳトランジスタＰ１１のゲートに接続され、ＰＭＯＳトランジスタＰ１１及び第１スイッチＳＷ１との接続部は、誤差増幅回路ＡＭＰの反転入力端に接続されている。また、第１スイッチＳＷ１及び演算増幅回路ＡＭＰ１には、オーバラップ回路５からのイネーブル信号ＣＥ１がそれぞれ入力されている。第１基準電圧発生回路２は、ＰＭＯＳトランジスタＰ１１と第１スイッチＳＷ１との接続部から所定の基準電圧Ｖｒ１を出力する。

なお、バンドギャップ式基準電圧発生回路については多くの文献に紹介されているのでその動作説明は省略するが、第１基準電圧発生回路２からは、基準電圧Ｖｒ１として約１.２５Ｖの電圧が得られ、該基準電圧Ｖｒ１は、温度特性が数十ＰＰＭと非常に小さい。しかし、バンドギャップ式基準電圧発生回路をなす第１基準電圧発生回路２は、数十μＡ程度の電流を消費する。

次に、第２基準電圧発生回路３は、演算増幅回路ＡＭＰ２、ＰＭＯＳトランジスタＰ１２、定電圧発生回路１５、可変抵抗Ｒ１４及び抵抗Ｒ１５で構成されている。
電源電圧Ｖｄｄと接地電圧ＧＮＤとの間には、ＰＭＯＳトランジスタＰ１２、第２スイッチＳＷ２、可変抵抗Ｒ１４及び抵抗Ｒ１５が直列に接続されている。演算増幅回路ＡＭＰ２において、反転入力端には、定電圧発生回路１５からの定電圧Ｖｓ２が入力され、非反転入力端は、可変抵抗Ｒ１４と抵抗Ｒ１５との接続部に接続されている。演算増幅回路ＡＭＰ２の出力端は、ＰＭＯＳトランジスタＰ１２のゲートに接続され、ＰＭＯＳトランジスタＰ１２及び第２スイッチＳＷ２との接続部は、誤差増幅回路ＡＭＰの反転入力端に接続されている。

また、第２スイッチＳＷ２及び演算増幅回路ＡＭＰ２には、オーバラップ回路５からのイネーブル信号ＣＥ２がそれぞれ入力されている。第２基準電圧発生回路３は、ＰＭＯＳトランジスタＰ１２と第２スイッチＳＷ２との接続部から所定の基準電圧Ｖｒ２を出力する。
ここで、図４は、定電圧発生回路１５の例を示した回路図である。
図４において、定電圧発生回路１５は、デプレッション型ＮＭＯＳトランジスタＤ１とエンハンスメント型ＮＭＯＳトランジスタＥ１とで構成されている。なお、デプレッション型ＮＭＯＳトランジスタＤ１が第１の電界効果トランジスタをなし、エンハンスメント型ＮＭＯＳトランジスタＥ１が第２の電界効果トランジスタをなす。

電源電圧Ｖｄｄと接地電圧ＧＮＤとの間には、デプレッション型ＮＭＯＳトランジスタＤ１とエンハンスメント型ＮＭＯＳトランジスタＥ１が直列に接続されている。ＮＭＯＳトランジスタＤ１及びＥ１の各ゲートは接続され、該接続部は、ＮＭＯＳトランジスタＤ１のソースとＮＭＯＳトランジスタＥ１のドレインとの接続部に接続され、該接続部から定電圧Ｖｓ２が出力される。また、ＮＭＯＳトランジスタＤ１及びＥ１の各サブストレートゲートは、それぞれ接地電圧ＧＮＤに接続されている。

図５は、図４のＮＭＯＳトランジスタＤ１及びＥ１のドレイン電流−ゲート電圧特性を示した図である。ＮＭＯＳトランジスタＤ１において、ゲートはソースに接続されているので、ゲート電圧は０Ｖである。ＮＭＯＳトランジスタＤ１のゲート電圧が０Ｖのときのドレイン電流は、図５のｉＤ１である。この電流はＮＭＯＳトランジスタＥ１のドレイン電流になるので、このときのＮＭＯＳトランジスタＥ１のゲート電圧が、定電圧Ｖｓ２になる。

このように、定電圧発生回路１５は回路が単純であることから、１μＡ以下の消費電流にすることも容易であるが、温度特性は約±１００ＰＰＭ／℃（ＭＡＸ±３００ＰＰＭ／℃）と前記バンドギャップ式の基準電圧発生回路と比較してやや大きくなっている。また、出力電圧が０.６Ｖから１Ｖ程度と範囲が大きいので、図３で示すように演算増幅回路で増幅すると共に、抵抗Ｒ１４のトリミングを行って基準電圧Ｖｒ２の設定を行う。

第１基準電圧発生回路２と第２基準電圧発生回路３の出力は共通接続されていることから、一方の基準電圧発生回路の出力端から他方の基準電圧発生回路に無駄な電流が流れないように、第１スイッチＳＷ１及び第２スイッチＳＷ２が設けられている。
負荷１０をなす機器が高精度の電源を要求しているときは、オーバラップ回路５から出力されるイネーブル信号ＣＥ１及びＣＥ２によって、第１基準電圧発生回路２の演算増幅回路ＡＭＰ１が作動すると共に第１スイッチＳＷ１がオンし、第２基準電圧発生回路３の演算増幅回路ＡＭＰ２は動作を停止すると共に第２スイッチＳＷ２はオフする。

逆に、負荷１０をなす機器がそれほど高精度の電源を要求しないときは、オーバラップ回路５から出力されるイネーブル信号ＣＥ１及びＣＥ２によって、第２基準電圧発生回路３の演算増幅回路ＡＭＰ２が作動すると共に第２スイッチＳＷ２がオンし、第１基準電圧発生回路２の演算増幅回路ＡＭＰ１は動作を停止し、第１スイッチＳＷ１はオフする。
前述したように、第１基準電圧発生回路２と第２基準電圧発生回路３との切り換わりでは、オーバラップ回路５は、第１基準電圧発生回路２及び第２基準電圧発生回路３を共に作動させるようにして、誤差増幅回路ＡＭＰに入力される基準電圧Ｖｒｅｆの瞬断が起こらないようにする。

次に、図６は、図１の第１基準電圧発生回路２及び第２基準電圧発生回路３の他の例を示した回路図である。なお、図６では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図３との相違点のみ説明する。
図６における図３との相違点は、図３の第１基準電圧発生回路２の回路構成を変えて第１基準電圧発生回路２に電界効果トランジスタの仕事関数差式基準電圧発生回路を採用したことにある。
図６において、第１基準電圧発生回路２は、ＰＭＯＳトランジスタＰ１１、演算増幅回路ＡＭＰ１、第１スイッチＳＷ１、可変抵抗Ｒ２１、抵抗Ｒ２２及び仕事関数差式基準電圧発生回路をなす定電圧発生回路２１で構成されている。

電源電圧Ｖｄｄと接地電圧ＧＮＤとの間には、ＰＭＯＳトランジスタＰ１１、第１スイッチＳＷ１、可変抵抗Ｒ２１及び抵抗Ｒ２２が直列に接続されている。演算増幅回路ＡＭＰ１において、反転入力端には、定電圧発生回路２１からの定電圧Ｖｓ１が入力され、非反転入力端は、可変抵抗Ｒ２１と抵抗Ｒ２２との接続部に接続されている。演算増幅回路ＡＭＰ１の出力端は、ＰＭＯＳトランジスタＰ１１のゲートに接続され、ＰＭＯＳトランジスタＰ１１及び第１スイッチＳＷ１との接続部は、誤差増幅回路ＡＭＰの反転入力端に接続されている。また、第１スイッチＳＷ１及び演算増幅回路ＡＭＰ１には、オーバラップ回路５からのイネーブル信号ＣＥ１がそれぞれ入力されている。第１基準電圧発生回路３は、ＰＭＯＳトランジスタＰ１１と第１スイッチＳＷ１との接続部から所定の基準電圧Ｖｒ１を出力する。

電界効果トランジスタの仕事関数差式基準電圧発生回路については、本出願人がすでに出願している特開２００１−２８４４６４号公報に詳細が述べられているのでその詳細な説明は省略するが、不純物濃度の異なるゲートを有する電界効果トランジスタを用いて、基準電圧発生回路を構成することで、温度特性の優れた基準電圧を得ることができる回路である。

図７は、仕事関数差式基準電圧発生回路の例を示した回路図である。
電界効果トランジスタＭ１〜Ｍ４はすべてｎチャネル型であり、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウエル内に形成され、各電界効果トランジスタの基板電圧はソース電圧と等しくなるようにしてある。
電界効果トランジスタＭ１は、高濃度ｎ型のゲートのデプレッション型であり、ゲートとソースを結線して定電流源となる。電界効果トランジスタＭ２は、高濃度ｐ型のゲートを持ち、ｎ型チャネルの電界効果トランジスタＭ５と抵抗Ｒ３２（図７の抵抗Ｒ３１がなく短絡された場合）からなるソースフォロア回路によりゲート電圧が与えられる。電界効果トランジスタＭ３は、高濃度ｎ型のゲートのデプレッション型であり、電界効果トランジスタＭ４は、低濃度ｎ型のゲートのデプレッション型でゲートとソースが結線されて定電流源となる。

１対の電界効果トランジスタＭ１とＭ２は、同一の電流が流れるため、電界効果トランジスタＭ２のゲート‐ソース間電圧Ｖ１は負の温度係数を持つ電圧ＶＰＮとなる。また、１対の電界効果トランジスタＭ３とＭ４は、同一の電流が流れるため、電界効果トランジスタＭ３のゲート‐ソース間電圧Ｖ２は正の温度係数を持つ電圧（−ＶＰＴＡＴ）となる。
したがって、電界効果トランジスタＭ３のソース電圧Ｖ３は、下記（１）式のようになる。
Ｖ３＝ＶＰＮ−（−ＶＰＴＡＴ）＝ＶＰＮ＋ＶＰＴＡＴ………………（１）

所望の温度特性は、高濃度ｎ型のゲート、低濃度ｎ型のゲート、ｐ型のゲートの不純物濃度を変えることにより任意に設定することができる。
更に、図７に示すようにソースフォロア回路に抵抗Ｒ３１を挿入し、抵抗Ｒ３１の抵抗値をＲ３１、抵抗Ｒ３２の抵抗値をＲ３２とすると、
Ｖ３＝ＶＰＮ×Ｒ３２／（Ｒ３１＋Ｒ３２）＋ＶＰＴＡＴ
となり、所望の温度特性を抵抗比でも設定することができる基準電圧源ができる。

なお、図７で示した電界効果トランジスタの仕事関数差式基準電圧発生回路は一例であり、前記特開２００１−２８４４６４号公報には、更に多くの実施例が掲載されており、これらが本発明に使用できることは言うまでもない。また、前記説明では、１つの高精度基準電圧発生回路と１つの低消費基準電圧発生回路を備えた場合を例にして示したが、これは一例であり、本発明は、少なくとも１つの高精度基準電圧発生回路及び少なくとも１つの低消費基準電圧発生回路を備えるものである。

このように、本第１の実施の形態における定電圧回路は、高精度である第１基準電圧発生回路２で生成された基準電圧Ｖｒ１と、低消費電流である第２基準電圧発生回路３で生成された基準電圧Ｖｒ２を、オーバラップ回路５によって、負荷１０である機器が要求する精度に応じて切り換えて誤差増幅回路ＡＭＰに基準電圧として入力し、抵抗Ｒ１及びＲ２で出力電圧Ｖｏを分圧した分圧電圧Ｖｄが誤差増幅回路ＡＭＰに入力された基準電圧になるようにＰＭＯＳトランジスタＰ１から出力される電流の制御を行うようにした。このことから、負荷の機能、目的に合わせて、複数の基準電圧発生回路の中から最適な基準電圧を選択することができ、待機モード時以外でも電源回路の省電力化を図ることができると共に各機能に必要な性能を確保することができる。

本発明の第１の実施の形態における定電圧回路の構成例を示した図である。図１の誤差増幅回路ＡＭＰに入力される基準電圧の例を示した図である。図１の第１基準電圧発生回路２及び第２基準電圧発生回路３の回路構成例を示した図である。図３の定電圧発生回路１５の例を示した回路図である。図４のＮＭＯＳトランジスタＤ１及びＥ１のドレイン電流‐ゲート電圧特性を示した図である。図１の第１基準電圧発生回路２及び第２基準電圧発生回路３の他の例を示した回路図である。仕事関数差式基準電圧発生回路の例を示した回路図である。従来の電源回路の例を示したブロック図である。従来の電源回路の他の例を示した回路図である。

符号の説明

１定電圧回路
２第１基準電圧発生回路
３第２基準電圧発生回路
５オーバラップ回路
１０負荷
ＡＭＰ誤差増幅回路
ＳＷ１第１スイッチ
ＳＷ２第２スイッチ
Ｐ１出力トランジスタ
Ｒ１，Ｒ２抵抗

Claims

所定の出力端からの出力電圧を分圧した電圧が基準電圧Ｖｒｅｆになるように、入力端から供給される電流の該出力端への出力制御を行って、該入力端に入力された入力電圧を所定の電圧に変換して前記出力端から出力する定電圧回路において、
所定の定電圧Ｖｒ１を生成して出力する少なくとも１つの第１基準電圧発生回路からなる第１基準電圧発生回路部と、
該第１基準電圧発生回路よりも消費電流が小さく、所定の定電圧Ｖｒ２を生成して出力する少なくとも１つの第２基準電圧発生回路からなる第２基準電圧発生回路部と、
入力された制御信号に応じて、前記第１基準電圧発生回路及び第２基準電圧発生回路から出力された各定電圧の１つを選択して前記基準電圧Ｖｒｅｆとして出力する切換回路部と、
外部から入力された切換制御信号に応じて、前記第１基準電圧発生回路部、第２基準電圧発生回路部及び切換回路部の動作制御をそれぞれ行う制御回路部と、
を備え、
前記第１基準電圧発生回路は、第２基準電圧発生回路よりも、温度変化に対する出力電圧の変動が小さいことを特徴とする定電圧回路。
前記制御回路部は、前記切換回路部に対して、入力された各定電圧を切り換えて基準電圧Ｖｒｅｆとして出力させる場合、所定の期間、該切り換え前後の２つの定電圧を同時に選択して基準電圧Ｖｒｅｆとして出力させることを特徴とする請求項１記載の定電圧回路。
前記第１基準電圧発生回路は、バンドギャップ式基準電圧発生回路であることを特徴とする請求項１又は２記載の定電圧回路。
前記第２基準電圧発生回路は、電界効果トランジスタの仕事関数差式の基準電圧発生回路であることを特徴とする請求項１、２又は３記載の定電圧回路。
前記第２基準電圧発生回路は、第１の電界効果トランジスタのしきい値電圧と、該第１の電界効果トランジスタのソース‐ドレイン間電流の飽和特性とを用いた定電流回路と、ダイオード接続された第２の電界効果トランジスタで構成される基準電圧発生回路であることを特徴とする請求項１、２又は３記載の定電圧回路。
前記第第１基準電圧発生回路は、電界効果トランジスタの仕事関数差式の基準電圧発生回路であることを特徴とする請求項１、２又は５記載の定電圧回路。
前記制御回路部は、非選択時の基準電圧発生回路に対して、電源の供給を停止することを特徴とする請求項２記載の定電圧回路。